thiết kế và mô phỏng ô nhớ sram công suất thấp

Bộ nhớ đệm SRAM, với tốc độ truy c¿p nhanh và khÁ nng giữ dữliệu mà không cần làm mới, trở thành lựa chọn phổ biến cho các āng dụng yêu cầuhiệu suất cao và các thiết bị điện tử tiêu thụ

BỘ GIÁO DỤC VÀ ĐÀO TẠO

TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT

THÀNH PHỐ HỒ CHÍ MINH

ĐỒ ÁN TỐT NGHIỆP NGÀNH CÔNG NGHỆ KỸ THUẬT ĐIỆN TỬ - VIỄN THÔNG

THIẾT KẾ VÀ MÔ PHỎNG Ô NHỚ SRAM

CÔNG SUẤT THẤP

GVHD: ThS LÊ MINH THÀNH SVTH: TRẦN QUANG ĐỊNH

SKL013298

đồ án

TR¯àNG ĐẠI HỌC S¯ PHẠM KỸ THUÀT THÀNH PHỐ HỒ CHÍ MINH

KHOA ĐIỆN ĐIỆN TỬ

BỘ MÔN KỸ THUẬT MÁY TÍNH – VIỄN THÔNG

ĐỒ ÁN TỐT NGHIỆP

TP HỒ CHÍ MINH - 06/2024

NGÀNH CÔNG NGHỆ KỸ THUẬT ĐIỆN TỬ - VIỄN THÔNG

THIẾT KẾ VÀ MÔ PHỎNG Ô NHỚ SRAM

CÔNG SUẤT THẤP

Sinh viên: TRẦN QUANG ĐỊNH

MSSV: 20161304

đồ án

TR¯àNG ĐẠI HỌC S¯ PHẠM KỸ THUÀT THÀNH PHỐ HỒ CHÍ MINH

KHOA ĐIỆN ĐIỆN TỬ

BỘ MÔN KỸ THUẬT MÁY TÍNH – VIỄN THÔNG

MSSV: 20161304

đồ án

LâI CÀM ¡N

Trong suốt quá trình thực hiện đồ án, sinh viên đã được may mÁn nh¿n được rấtnhiều sự hỗ trợ và giúp đỡ Trước hết, sinh viên xin bày tỏ lòng biết ơn sâu sÁc đếnTh.S Lê Minh Thành, người Thầy hướng dẫn t¿n tình cÿa mình, nhờ những kiến thācsâu rộng và sự hướng dẫn t¿n tình cÿa Thầy nên sinh viên mới có thß hoàn thành đồ ánnày Sinh viên cũng xin gửi lời cÁm ơn chân thành đến quý Thầy Cô cÿa khoa Điện -Điện tử và bộ môn Kỹ thu¿t Máy tính - Vián thông đã chỉ d¿y các kiến thāc chuyênmôn đß sinh viên có đÿ cơ sở thực hiện đồ án

Vì h¿n chế về kiến thāc chuyên môn nên đồ án còn nhiều sai sót, sinh viên rấtmong nh¿n được sự cÁm thông cùng nhiều lời góp ý, chỉ dẫn, chỉnh sửa quý báu từThầy đß đồ án được đầy đÿ, hoàn chỉnh hơn

Lời cuối cùng, sinh viên xin được phép gửi lời chúc đến Thầy Lê Minh Thành cùngquý Thầy Cô bộ môn một lời chúc sāc khỏe và một lời chào trân trọng nhất

Trân trọng cÁm ơn!

đồ án

TÓM TÀT

Trong thế giới kỹ thu¿t số ngày nay, xu hướng công nghệ đang dần dịch chuyßn đếnviệc tối ưu hóa Bộ nhớ đệm SRAM, với tốc độ truy c¿p nhanh và khÁ nng giữ dữliệu mà không cần làm mới, trở thành lựa chọn phổ biến cho các āng dụng yêu cầuhiệu suất cao và các thiết bị điện tử tiêu thụ ít nng lượng Điều này phÁn ánh xuhướng tng cường sự t¿p trung vào hiệu suất và tiết kiệm nng lượng trong thiết kếgiúp t¿o ra những sÁn phẩm và dịch vụ có khÁ nng ho¿t động m¿nh mẽ và hiệu quÁhơn Mang mong muốn tìm hißu được nhiều hơn về kiến thāc cùng cách thực hiệnmục tiêu trên, sinh viên quyết định thực hiện đồ án <Thiết kế và mô phỏng bộ nhớSRAM công suất thấp=

Nội dung đồ án <Thiết kế và mô phỏng bộ nhớ SRAM công suất thấp= nhằm nghiêncāu về thiết kế mô phỏng ô nhớ SRAM công suất thấp, phân tích và mô phỏng ô nhớSRAM 6T và ô nhớ SRAM 10T có sử dụng transistor ngÿ, m¿ch pMOS dẫn Tiếnhành mô phỏng các ô nhớ SRAM, đánh giá hiệu quÁ thiết kế và Ánh hưởng cÿa nhiệtđộ đến thiết kế đß chāng minh sử dụng ô nhớ SRAM 10T kß trên là phương pháp tốiưu thiết kế

đồ án

2.3.2 Công suất tiêu thụ 8

2.4 Pull-up ratio và cell ratio 11

3.4 Thiết kế chi tiết các khối 24

4.1.2 Tính toán độ trá, công suất ô nhớ SRAM 6T 33

4.2 Kết quÁ mô phỏng ô nhớ SRAM 10T 39

4.2.1 D¿ng sóng ô nhớ SRAM 10T 39

4.2.2 Tính toán độ trá, công suất ô nhớ SRAM 10T 39

4.3 Đánh giá hiệu quÁ thiết kế 45

4.4 Ành hưởng cÿa nhiệt độ đến thiết kế 45

4.5 Kết quả mô phỏng mạch nạp trước 46

4.6 Kết quả mô phỏng mạch ghi 47

4.7 Kết quả mô phỏng mạch đọc 49

4.8 Kết quả mô phỏng mạch giải mã 3 sang 8 51

4.9 Kết quả mô phỏng bộ nhớ SRAM 1 bit 51

4.10 Kết quả mô phỏng bộ nhớ SRAM 64 bit 53

4.11 Thảo luận và đánh giá kết quả 53

DANH MþC HÌNH ÀNH

Hình 2.1 IC có sử dụng công nghệ CMOS 5

Hình 2.3 Thời gian trá lan truyền và thời gian chuyßn c¿nh lên/xuống 7

Hình 2.4 Các lo¿i dòng rò trong CMOS 10

Hình 2.8 Cấu t¿o m¿ch đọc dữ liệu 20

Hình 2.9 Cấu t¿o m¿ch giÁi mã 3 sang 8 có ngõ ra tích cực māc cao 21

Hình 3.1 Sơ đồ khối bộ nhớ SRAM 1 bit 22

Hình 3.2 Sơ đồ khối bộ nhớ SRAM 64 bit 23

Hình 3.3 Sơ đồ nguyên lý cÿa ô nhớ SRAM 6T 24

Hình 3.13 Sơ đồ nguyên lý m¿ch giÁi mã 3 sang 8 32

Hình 3.14 Đóng gói m¿ch giÁi mã 3 sang 8 32

Hình 4.1 Mô phỏng d¿ng sóng cÿa ô nhớ SRAM 6T 33

Hình 4.2 Độ trá lan truyền từ thấp lên cao cÿa ô nhớ SRAM 6T ở 1V và -27ºC 34

Hình 4.3 Độ trá lan truyền từ cao xuống thấp cÿa ô nhớ SRAM 6T ở 1V và -27ºC 34 Hình 4.4 Độ trá lan truyền từ thấp lên cao cÿa ô nhớ SRAM 6T ở 1V và 27ºC 35

Hình 4.5 Độ trá lan truyền từ cao xuống thấp cÿa ô nhớ SRAM 6T ở 1V và 27ºC 35 Hình 4.6 Độ trá lan truyền từ thấp lên cao cÿa ô nhớ SRAM 6T ở 1V và 127ºC 36

Hình 4.7 Độ trá lan truyền từ cao xuống thấp cÿa ô nhớ SRAM 6T ở 1V và 127ºC 36

đồ án

Hình 4.8 Công suất tiêu thụ cÿa ô nhớ SRAM 6T ở 1V và -27ºC 37

Hình 4.9 Công suất tiêu thụ cÿa ô nhớ SRAM 6T ở 1V và 27ºC 37

Hình 4.10 Công suất tiêu thụ cÿa ô nhớ SRAM 6T ở 1V và 127ºC 37

Hình 4.11 Công suất tiêu thụ cÿa ô nhớ SRAM 6T ở 27ºC và 0.8V 38

Hình 4.12 Công suất tiêu thụ cÿa ô nhớ SRAM 6T ở 27ºC và 1.2V 38

Hình 4.13 Công suất tiêu thụ cÿa ô nhớ SRAM 6T ở 27ºC và 1.5V 38

Hình 4.14 Mô phỏng d¿ng sóng cÿa ô nhớ SRAM 10T 39

Hình 4.15 Độ trá lan truyền từ thấp lên cao cÿa ô nhớ SRAM 10T ở 1V và -27ºC 40

Hình 4.16 Độ trá lan truyền từ cao xuống thấp cÿa ô nhớ SRAM 10T ở 1V và -27ºC 40

Hình 4.17 Độ trá lan truyền từ thấp lên cao cÿa ô nhớ SRAM 10T ở 1V và 27ºC 41

Hình 4.18 Độ trá lan truyền từ cao xuống thấp cÿa ô nhớ SRAM 10T ở 1V và 27ºC 41

Hình 4.19 Độ trá lan truyền từ thấp lên cao cÿa ô nhớ SRAM 10T ở 1V và 127ºC 42

Hình 4.20 Độ trá lan truyền từ cao xuống thấp cÿa ô nhớ SRAM 10T ở 1V và 127ºC 42

Hình 4.21 Công suất tiêu thụ cÿa ô nhớ SRAM 10T ở 1V và -27ºC 43

Hình 4.22 Công suất tiêu thụ cÿa ô nhớ SRAM 10T ở 1V và 27ºC 43

Hình 4.23 Công suất tiêu thụ cÿa ô nhớ SRAM 10T ở 1V và 127ºC 43

Hình 4.24 Công suất tiêu thụ cÿa ô nhớ SRAM 10T ở 27ºC và 0.8V 44

Hình 4.25 Công suất tiêu thụ cÿa ô nhớ SRAM 10T ở 27ºC và 1.2V 44

Hình 4.26 Công suất tiêu thụ cÿa ô nhớ SRAM 10T ở 27ºC và 1.5V 44

Hình 4.27 Mô phỏng d¿ng sóng m¿ch n¿p trước 46

Hình 4.28 Mô phỏng d¿ng sóng m¿ch ghi 47

Hình 4.29 Độ trá lan truyền từ thấp lên cao cÿa m¿ch ghi 47

Hình 4.30 Độ trá lan truyền từ cao xuống thấp cÿa m¿ch ghi 48

Hình 4.31 Công suất tiêu thụ cÿa m¿ch ghi 48

Hình 4.32 Mô phỏng d¿ng sóng cÿa m¿ch đọc 49

Hình 4.33 Độ trá lan truyền từ thấp lên cao cÿa m¿ch đọc 49

Hình 4.34 Độ trá lan truyền từ cao xuống thấp cÿa m¿ch đọc 50

Hình 4.35 Công suất tiêu thụ cÿa m¿ch đọc 50

Hình 4.36 Mô phỏng d¿ng sóng m¿ch giÁi mã 3 sang 8 51

Hình 4.37 Sơ đồ nguyên lý SRAM 1 bit sử dụng SRAM 10T 52

Hình 4.38 Đóng gói SRAM 1 bit sử dụng SRAM 10T 53

Hình 4.39 Sơ đồ nguyên lý SRAM 64 bit sử dụng SRAM 10T 53

đồ án

DANH MþC BÀNG

BÁng 2.1 Tr¿ng thái cÿa ô nhớ SRAM 6T ở chế độ chờ 14

BÁng 2.2 Tr¿ng thái cÿa ô nhớ SRAM 6T ở chế độ đọc 15

BÁng 2.3 Tr¿ng thái cÿa ô nhớ SRAM 6T ở chế độ ghi 15

BÁng 2.4 Tr¿ng thái cÿa ô nhớ SRAM 10T ở chế độ chờ 17

BÁng 2.5 Tr¿ng thái cÿa ô nhớ SRAM 10T ở chế độ đọc 17

BÁng 2.6 Tr¿ng thái cÿa ô nhớ SRAM 10T ở chế độ ghi 18

BÁng 3.1 Thông số mô phỏng SRAM 6T 25

BÁng 3.2 Thông số mô phỏng SRAM 10T 26

BÁng 3.3 Thông số mô phỏng các thành phần còn l¿i cÿa bộ nhớ 28

BÁng 4.1 Công suất và độ trá lan truyền 45

BÁng 4.2 Công suất tiêu thụ với các māc điện áp khác nhau 45

BÁng 4.3 Ành hưởng cÿa nhiệt độ t¿i điện áp 1V 46

đồ án

DANH MþC CÁC TỪ VI¾T TÀT

MOSFET Metal-Oxide-Semiconductor Field Effect Transistors

CH¯¡NG 1: TàNG QUAN

1.1 Giái thiáu

Xu hướng công nghệ hiện nay đang thay đổi cách con người sống, làm việc vàtương tác với thế giới Một số xu hướng quan trọng mà chúng ta đang chāng kiến nhưWeb3.0 được xây dựng dựa trên công nghệ Machine Learning, Trí tuệ nhân t¿o (AI)và Blockchain Đißm đột phá so với các thế hệ trước đó chính là cách thāc lưu trữ dữliệu phi t¿p trung, thay vì được lưu trữ t¿p trung thông qua các nền tÁng trung giankhác Internet of Things (IoT), IoT kết nối giữa các đồ v¿t, thiết bị, cho phép chúngthu th¿p và chia sẻ dữ liệu với nhau Āng dụng cÿa IoT trong đời sống bao gồm môhình nhà thông minh, thành phố thông minh, hệ thống chm sóc sāc khỏe thông minh,nông nghiệp thông minh và nhiều lĩnh vực khác Trí tuệ nhân t¿o (AI) và MachineLearning, AI mô phỏng quá trình suy nghĩ và học t¿p cÿa con người cho máy móc Sựtiến bộ cÿa AI và Machine Learning đang thúc đẩy sự đa d¿ng và sáng t¿o trong cáchviết mã và giÁi quyết các vấn đề phāc t¿p Những xu hướng này đang t¿o ra cơ hội vàthách thāc cho rất nhiều lĩnh vực trong xã hội Việc hißu rõ tác động cÿa chúng có thßgiúp con người t¿n dụng lợi ích và tránh những khó khn tiềm ẩn

Ngày nay, người ta đang tìm kiếm những giÁi pháp gọn nhẹ, tối ưu hóa truy c¿p vàxử lý dữ liệu với tốc độ nhanh Trong tình hình này, bộ nhớ đệm đã trở thành một côngcụ quan trọng Được thiết kế đß làm việc với tốc độ vượt trội, bộ nhớ đệm t¿m thờinày giúp tối ưu hóa hiệu suất cÿa hệ thống Khi một yêu cầu truy c¿p dữ liệu đượcthực hiện, hệ thống đầu tiên sẽ kißm tra xem liệu dữ liệu đã được lưu trữ trong bộ nhớđệm hay không Nếu có, quá trình truy c¿p dián ra một cách trôi chÁy và nhanh chóng.Bộ nhớ đệm lưu trữ những dữ liệu mà người dùng sử dụng thường xuyên Điều nàygiúp giÁm thời gian phÁn hồi cÿa hệ thống và tối ưu hóa tốc độ truy xuất Bộ nhớ đệmthường được āng dụng trong các lĩnh yêu cầu xử lý dữ liệu nhanh như truyền thông(giúp tÁi nhanh các trang web, video và āng dụng trực tuyến), trò chơi điện tử (giúp tốiưu hóa tốc độ tÁi và trÁi nghiệm chơi game), trí tuệ nhân t¿o và phân tích dữ liệu (hỗtrợ xử lý dữ liệu nhanh chóng) Một trong những lo¿i bộ nhớ đệm phổ biến là SRAM(Static Random-Access Memory), được sử dụng rộng rãi trong các thiết bị điện tử vàmáy tính

đồ án

Trong [1] trình bày t¿p trung vào bộ nhớ đệm được t¿o ra từ các ô nhớ truy xuấtngẫu nhiên tĩnh (SRAM), đã tiến hành phân tích và so sánh các ưu đißm cÿa thiết kế 8transistor (8T) so với 6 transistor (6T) trong việc xây dựng các ô nhớ SRAM Thiết kế8T không chỉ có diện tích nhỏ hơn mà còn có khÁ nng cÁi thiện đáng kß độ ổn địnhcÿa hệ thống Nghiên cāu này đã trình bày một cách chi tiết về ho¿t động cÿa bộ nhớ32 bit, sử dụng công cụ thiết kế CADENCE SPECTRE trên công nghệ bán dẫn CMOSkích thước 90nm Bằng cách phân tích và so sánh chi tiết về công suất tiêu thụ và thờigian trá dưới các điều kiện ho¿t động khác nhau, nghiên cāu đã cung cấp cái nhìn rõràng về hiệu suất cÿa từng thiết kế Tuy nhiên, đißm yếu cÿa bài báo là chưa t¿p trungđề c¿p đến cách thāc ho¿t động cụ thß cÿa ô nhớ SRAM.

Trong [2] đã thực hiện một phân tích mô phỏng sâu và chi tiết về hiệu suất cÿaSRAM CMOS tích hợp với OPDK (Organic Process Design Kit), sử dụng transistormàng mỏng với v¿t liệu hữu cơ như Pentacene cho kênh P và Fullerene cho kênh Ntrong môi trường thiết kế vi m¿ch cÿa Cadence Qua việc kißm tra ho¿t động cơ bÁncÿa m¿ch, đã xác định rằng m¿ch hữu cơ được thiết kế chính xác và đáp āng với yêucầu cÿa SRAM T¿p trung vào việc nghiên cāu các đặc tính cÿa SRAM khi transistorkênh P thay đổi ngưỡng điện áp, các dữ liệu mô phỏng đã phÁn ánh rằng sự thay đổinày tương āng với các cơ chế v¿t lý cÿa OTFT (Organic Thin - Film Transistor) kênhP có thß điều chỉnh ngưỡng điện áp Qua đó, đóng góp vào quá trình tối ưu hóa cấuhình cho SRAM sử dụng transistor hữu cơ Tuy nhiên, báo cáo chưa cung cấp một cáinhìn rõ ràng về sơ đồ m¿ch chi tiết cÿa từng thành phần trong m¿ch

Trong [3], đã trình bày quá trình xây dựng một mÁng bộ nhớ SRAM với kích thước8 hàng x 8 bit, sử dụng công nghệ CMOS 65nm MÁng SRAM này có khÁ nng truyc¿p thông qua một bộ giÁi mã 3-8, với việc sử dụng một địa chỉ 3 bit Thiết kế cÿa ônhớ SRAM được tối ưu hóa đß đÁm bÁo tiêu thụ điện nng thấp nhất và độ nhiáu tĩnhphù hợp, đồng thời ho¿t động ở tần số 100 MHz cho cÁ chu kỳ đọc và ghi Việc môphỏng được thực hiện thông qua Cadence Virtuoso, cung cấp một cái nhìn toàn diệnvề chāc nng, hiệu suất và đặc tính nng lượng cÿa mÁng SRAM Đây là một bướctiến quan trọng trong việc phát trißn thiết kế bộ nhớ SRAM trong ngữ cÁnh cÿa côngnghệ CMOS hiện đ¿i, mở ra những cơ hội tối ưu hóa hiệu quÁ nng lượng và giÁmnhiáu cho các āng dụng thực tế Tuy nhiên, báo cáo này t¿p trung chÿ yếu vào các vấn

đồ án

đề liên quan đến nhiáu, nguồn cung cấp và công suất tiêu thụ, cũng như bố trí layoutcÿa các ô nhớ Chưa thß hiện rõ schematic cÿa các thành phần và ho¿t động cụ thß cÿacác ô nhớ.

Trong [4] đã trình bày về thiết kế bố trí một m¿ch bộ nhớ SRAM 1KB theo phongcách tùy chỉnh đầy đÿ Mục tiêu cÿa dự án là t¿o ra một kiến trúc SRAM hiệu quÁ vàtối ưu Đß đÁm bÁo tính chính xác và toàn vẹn cÿa bố trí, quá trình kißm tra DRC(Design Rule Check) và LVS (Layout Versus Schematic) đã được thực hiện Công cụCadence EDA đã được sử dụng cho cÁ thiết kế schematic và layout Báo cáo đã mô tÁchi tiết quá trình thiết kế và bố trí tùy chỉnh đầy đÿ cÿa kiến trúc SRAM 1KB, với việcnhấn m¿nh vào việc sử dụng các kỹ thu¿t bố trí và các quy trình xác nh¿n đß đÁm bÁotính tin c¿y và tính nng cÿa thiết kế Tuy nhiên, báo cáo chỉ t¿p trung chÿ yếu vào cáckhía c¿nh cÿa bố trí, cÁi thiện diện tích khi layout nên chưa nhÁc đến các yếu tố nhưcông suất tiêu thụ và độ trá lan truyền cÿa tín hiệu cũng như mô phỏng d¿ng sóng cÿathiết kế

Bộ nhớ đệm SRAM là một thành phần quan trọng trong hệ thống máy tính, được sửdụng đß lưu trữ dữ liệu mà bộ xử lý trung tâm thường xuyên sử dụng Sự hiện diện cÿaSRAM giúp tng tốc độ ho¿t động cÿa máy tính bằng cách cho phép truy c¿p dữ liệunhanh chóng Cấu trúc cÿa SRAM bao gồm nhiều ô nhớ, mỗi ô nhớ lưu trữ một bit dữliệu Dung lượng cÿa SRAM có thß đ¿t hàng triệu ô nhớ, tùy thuộc vào kích thước vàdung lượng cÿa nó Việc đọc và ghi dữ liệu vào các ô nhớ này rất quan trọng trong quátrình lưu trữ Đặc đißm quan trọng cÿa SRAM là khÁ nng ho¿t động với ngưỡng điệnáp thấp và độ ổn định cao, giúp tng tốc độ truy c¿p và giÁm tỉ lệ lỗi bit Mang mongmuốn tìm hißu được nhiều kiến trúc SRAM cũng như những phương pháp cÁi thiệnmục đích trên, sinh viên đã thực hiện đề tài nghiên cāu <Thiết kế và mô phỏng bộ nhớSRAM công suất thấp=

1.2 Mÿc tiêu

Tìm hißu kiến trúc SRAM tiêu chuẩn và thiết kế ô nhớ SRAM nhằm cÁi thiệnnhững khuyết đißm cÿa ô nhớ trước đó, đ¿t mục tiêu ho¿t động với tỉ lệ lỗi bit thấp,mô phỏng ho¿t động đọc - ghi trên bißu đồ d¿ng sóng với từng ho¿t động cụ thß, từ đóđánh giá công suất và độ trá cÿa ô nhớ Tiến hành layout từng thành phần và ghép l¿ithành một tệp hoàn chỉnh

đồ án

1.3 Giái h¿n

Nghiên cāu được thực hiện trên phần mềm Cadence Virtuoso, sử dụng công nghệ90nm Ph¿m vi cÿa nghiên cāu t¿p trung vào việc mô phỏng và tính toán công suấtcũng như độ trá cÿa các thiết kế, không bao gồm việc mô phỏng và tính toán các yếutố liên quan đến độ ổn định đọc và công suất rò rỉ Quá trình thiết kế và kißm thử hoàntoàn dựa trên phần mềm, và các kết quÁ thu được chỉ mang tính chất tham khÁo ĐßđÁm bÁo tính chính xác, các kết quÁ này cần được kißm chāng trên các công nghệ tiêntiến hơn hoặc trên phần cāng cụ thß nếu cần

CH¯¡NG 2: C¡ SÞ LÝ THUY¾T

2.1 Công nghá CMOS

Công nghệ CMOS bÁt đầu vào những nm 1960 với các nghiên cāu về transistorMOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) Nm 1963, FrankWanlass và Chih-Tang Sah đã đưa ra ý tưởng về transistor CMOS tương thích, mở ramột bước tiến quan trọng trong ngành công nghiệp điện tử Ý tưởng này đã t¿o ra nềntÁng cho việc phát trißn công nghệ CMOS hiện đ¿i [5] Sự phát trißn tiếp theo cÿacông nghệ CMOS đã thấy sự tiến bộ đáng kß qua các th¿p kỷ Trong những nm 1970,CMOS đã trở thành công nghệ chính cho vi m¿ch tích hợp (IC), thay thế các côngnghệ trước đó như TTL (Transistor-Transistor Logic) và NMOS (N-channelMetal-Oxide-Semiconductor)

Hình 2.1 IC có sử dụng công nghệ CMOS

TrÁi qua th¿p kỷ 1980 và 1990, công nghệ CMOS đã tiếp tục phát trißn với tốc độnhanh chóng Các kỹ thu¿t sÁn xuất đã được cÁi thiện, giúp tng cường hiệu suất vàgiÁm kích thước cÿa các vi m¿ch CMOS Sự xuất hiện cÿa quy trình sÁn xuất mới nhưquy trình 0.5μm, 0.25μm, 0.18μm và tiếp tục thu nhỏ độ chi tiết cÿa vi m¿ch đã làmcho công nghệ CMOS trở nên ngày càng m¿nh mẽ và linh ho¿t Vào những nm gầnđây, công nghệ CMOS tiếp tục định hình cÁ ngành công nghiệp điện tử Việc sử dụngCMOS trong các āng dụng kỹ thu¿t số và analog ngày càng phổ biến, từ vi xử lý chođến cÁm biến, thiết bị y tế và hệ thống ô tô Công nghệ CMOS tiếp tục tiến xa trongviệc cÁi thiện hiệu suất, tính linh ho¿t và tiêu thụ nng lượng, đồng thời mở ra nhiềucơ hội mới trong các lĩnh vực công nghiệp và tiêu dùng

đồ án

2.2 Táng quan vß bß nhá SRAM 2.2.1 Giái thiáu

SRAM (Static Random Access Memory) là một d¿ng bộ nhớ trong máy tính cóchāc nng lưu giữ dữ liệu t¿m thời và cung cấp truy c¿p nhanh chóng vào dữ liệu đó.SRAM được gọi là "static" vì dữ liệu được lưu trữ trong nó không cần phÁi được làmmới như trong bộ nhớ DRAM (Dynamic Random Access Memory)

Hình 2.2 Thanh SRAM 2.2.2 Đặc điám

Bộ nhớ SRAM được xây dựng từ các flip-flop, mỗi flip-flop lưu trữ một bit dữ liệu.Mỗi ô nhớ trong SRAM thường bao gồm một số lượng lớn các flip-flop, tùy thuộc vàokích thước cÿa bộ nhớ SRAM cung cấp thời gian truy c¿p nhanh và dữ liệu được lưutrữ ổn định trong SRAM, tāc là không cần phÁi được làm mới định kỳ như trongDRAM Điều này làm cho SRAM là lựa chọn phù hợp trong các tình huống yêu cầusự an toàn và độ đáng tin c¿y cÿa dữ liệu Thế nhưng SRAM tiêu thụ nng lượng caohơn và chiếm diện tích lớn hơn so với DRAM Do đó, việc quyết định sử dụng SRAMphụ thuộc vào các yêu cầu cụ thß cÿa āng dụng, việc truy c¿p dữ liệu một cách nhanhchóng và đÁm bÁo tính ổn định cÿa dữ liệu được đặt lên hàng đầu

2.2.3 Āng dÿng

SRAM đóng vai trò quan trọng trong nhiều āng dụng công nghệ Nó thường đượctích hợp vào bộ nhớ cache trong các hệ thống vi xử lý SRAM cũng làm bộ nhớ đệmtrong các thiết bị lưu trữ, m¿ng, điện tho¿i di động đß cung cấp truy c¿p nhanh đến dữliệu SRAM cũng được khai thác tối đa trong việc lưu trữ t¿m thời trong vi xử lý số vàcác hệ thống nhúng

đồ án

Bộ nhớ SRAM đóng vai trò quan trọng trong việc cung cấp truy c¿p nhanh chóngđến dữ liệu trong các hệ thống điện tử và máy tính hiện đ¿i Tuy nhiên, sự ổn định vàtốc độ cao thường đi đôi với tiêu thụ nng lượng và chi phí cao hơn so với bộ nhớDRAM.

2.3 Đß trß tín hiáu và công suất tiêu thÿ 2.3.1 Đß trß tín hiáu

Trong quá trình v¿n hành cÿa SRAM, hiệu suất và ổn định cÿa hệ thống sẽ phụthuộc vào một lo¿t các yếu tố xung quanh cùng các thành phần khác nhau đß kißm soátviệc đọc/ghi vào các bitcell Điều này đặt ra nhu cầu cân nhÁc và điều chỉnh thời giantrá cÿa các thiết bị đß đÁm bÁo rằng hiệu suất cÿa thiết kế được tối ưu

Trong quá trình đọc, cần chú ý điều chỉnh thời gian đặt và giữ cÿa địa chỉ đß đÁmbÁo rằng dữ liệu được đọc chính xác từ vị trí mong muốn Trái l¿i, khi tiến hành ghi dữliệu, thời gian đặt và giữ cÿa cÁ địa chỉ và dữ liệu đều phÁi được kißm soát chặt chẽ,t¿o ra sự ổn định cần thiết đß ghi dữ liệu chính xác vào bitcell cần ghi

Hình 2.3 Thời gian trá lan truyền và thời gian chuyßn c¿nh lên/xuống

đồ án

Trong đó, các thông số được xác định như sau:

Propagation Delay Time (ÿ�㕃Ā): Là thời gian tối đa từ lúc tín hiệu ngõ vào đi qua

giá trị 50% cho đến khi tín hiệu ngõ ra đi qua giá trị 50% Thß hiện thời gian mất đi từtín hiệu đầu vào đến khi tín hiệu đầu ra phÁn ánh thay đổi tương āng

Rise Time ( ): Là thời gian mà d¿ng sóng tng lên từ 10% lên 90% cÿa giá trị ổnāÿ

định Dùng đß đo lường tốc độ tng cÿa tín hiệu và thời gian cần cho sự chuyßn đổi từtr¿ng thái thấp lên tr¿ng thái cao

Fall Time ( ): Là thời gian mà d¿ng sóng giÁm từ 90% xuống 10% cÿa giá trị ổnāĄ

định Dùng đß đo lường tốc độ giÁm cÿa tín hiệu và thời gian cần cho sự chuyßn đổi từtr¿ng thái cao xuống tr¿ng thái thấp

Edge Rate ( ): Là tỷ lệ trung bình giữa thời gian tng (rise time, tr) và thời gianāÿĄgiÁm (fall time, tf) Được tính đß cung cấp một cái nhìn tổng quan về tốc độ chuyßnđộng cÿa tín hiệu, giúp đánh giá sự nhanh ch¿m và độ ổn định cÿa nó

Tốc độ c¿nh sẽ được tính theo công thāc:

(2.1)

āÿĄ = āÿ + āĄ

2Độ trá tín hiệu còn được gọi là thời gian trá lan truyền là thời gian lớn nhất tính từlúc tín hiệu ngõ vào đi ngang 50% giá trị ổn định đến khi tín hiệu ngõ ra đi ngang 50%giá trị ổn định [9] Độ trá tín hiệu được cho bởi công thāc:

(2.2)

ÿ�㕃Ā = ā�㕃ÿÿ + ā�㕃ÿÿ

2Trong đó:

: Độ trá lan truyền (Propagation delay time).ÿ�㕃Ā

: Độ trá lan truyền từ māc thấp lên māc cao (Propagation low to high).ā�㕃ÿÿ

: Độ trá lan truyền từ māc cao xuống māc thấp (Propagation high to low).ā�㕃ÿÿ

2.3.2 Công suất tiêu thÿ

Trong nhiều hệ thống và thiết bị, giá trị mà người ta quan tâm nhiều nhất là côngsuất tiêu thụ, giá trị này tác động đến nhiều khía c¿nh khác nhau cÿa thiết kế Đây làyếu tố trực tiếp liên quan đến hiệu quÁ nng lượng, với những thiết bị và hệ thống tiêu

đồ án

thụ ít công suất thường có hiệu suất nng lượng cao QuÁn lý nhiệt độ cũng là một yếutố quan trọng khác, vì công suất tiêu thụ có thß t¿o ra lượng nhiệt và cần phÁi đượckißm soát đß duy trì sự ổn định cÿa hệ thống.

Trong quá trình phát trißn thiết kế mới, thông tin về công suất tiêu thụ đóng vai tròquyết định trong việc lựa chọn v¿t liệu, kích thước, và các linh kiện khác đß cÁi thiệnvề mặt hiệu suất và giÁm thißu tiêu thụ nng lượng Trong chuyên ngành thiết kế vim¿ch, công suất trở thành mấu chốt thiết yếu, với ho¿t động cÿa chip thường bị giớih¿n bởi diện tích và bị ràng buộc thêm về công suất Điều này thúc đẩy việc đánh đổitrong quá trình thiết kế, khi cần phÁi cân nhÁc kỹ lưỡng giữa các yếu tố đß đÁm bÁocân bằng tối ưu giữa hiệu suất và tiêu thụ nng lượng

Công suất tiêu thụ được mô tÁ là công suất tāc thời P(t) mà một phần tử cÿa m¿chtiêu thụ hoặc cung cấp, được tính bởi tích cÿa dòng điện đi qua phần tử đó với điện ápđược áp dụng lên phần tử đó:

∫ �㕃 (ā) Ăā

Công suất tiêu thụ trong m¿ch logic:

Công suất tích cực (Active power, �㕃ÿāāÿăă) là nng lượng tiêu tiêu thụ khi m¿ch

logic (cổng logic) chuyßn m¿ch (switching)

Công suất đßng (Dynamic power, �㕃Ă�㕦Ąÿăÿā) còn gọi là công suất chuyßn m¿ch

(switching power), là nng lượng cần có cho việc n¿p hoặc xÁ trên tụ điện ở tÁi ngõ ra(load capacitance)

Công suất ngÁn m¿ch (short circuit power,�㕃Āā) là nng lượng tiêu hao do dòng

ngÁn m¿ch từ nguồn (source) đến đất (ground) xuất hiện trong khi các CMOS chuyßntr¿ng thái

đồ án

Công suất tĩnh (static power) còn gọi là công suất rò (leakage power,�㕃Ăăÿāÿąă) lànng lượng hao tổn do dòng rò, sinh ra khi logic trong tr¿ng thái ổn định (steady-state), không có sự chuyßn m¿ch Các nguồn dòng rò gồm:

I1: Dòng rõ dưới ngưỡng (Subthreshold leakage, ISUB), ký hiệu là Isub, là dòng từcực D đến cực S Dòng rò này sinh ra do phân cực yếu, dưới māc ngưỡng

I2: DIBL (Drain-Induced Barrier Lowering).I2’: Dòng puchthrough (Channel punchthrough current).I3: Dòng rò đường ống trực tiếp từ cực G (Gate direct-tunneling leakage current)sinh ra do độ dày lớp <gate oxide= mỏng nên có các điện tử di chuyßn qua l¿i giữa cựcG và chất nền

I4: Dòng rò cực D do cÁm āng cực G (Gate-induced drain leakage current, GIDL).I5: Dòng rò ngược trên lớp tiếp giáp p-n (reverse-biased junction leakage current),còn gọi là dòng rò diode Dòng này chÁy từ cực S hoặc D đến chất nền (substrate)

I6: Dòng cực cổng G do tiêm chất mang nóng (Gate current due to hot-carrierinjection)

Hình 2.4 Các lo¿i dòng rò trong CMOS

đồ án

Từ những nh¿n định trên, người ta rút ra được công suất cÿa toàn m¿ch là:

(2.5) �㕃Ă�㕦Ąÿăÿā = �㕃ĀĄÿāāℎÿĄą + �㕃ĀℎąÿāāÿÿāĂÿā

(2.6) �㕃Āāÿāÿā = (ĀĀĂĀ + Āąÿāă + ĀĀĂĄāā + ĀāąĄāăĄāÿąĄ) āĀĀ

(2.7) �㕃āąāÿĂ = �㕃Ă�㕦Ąÿăÿā + �㕃Āāÿāÿā

2.4 Pull-up ratio và cell ratio 2.4.1 Pull-up ratio

Pull-up ratio là tỷ số giữa khÁ nng điều khißn dòng điện cÿa transistor kéo lên vàtransistor truy c¿p trong một ô nhớ SRAM Được cho bởi công thāc:

(2.8)�㕃�㕅 = (Ă�㕃Ā/ÿ�㕃Ā) / (Ă�㔴ÿ/ÿ�㔴ÿ)

Trong đó:�㕣à là chiều rộng và chiều dài kênh dẫn cÿa transistor kéo lên cung cấpĂ�㕃Ā ÿ�㕃Ā

dòng điện đß duy trì tr¿ng thái logic "1" cÿa ô nhớ

�㕣à là chiều rộng và chiều dài kênh dẫn cÿa transistor truy c¿p đß đọc/ghiĂ�㔴ÿ ÿ�㔴ÿ

dữ liệu cÿa ô nhớ SRAM.Pull-up ratio quan trọng đối với việc xác định khÁ nng nâng từ māc logic thấp lênmāc logic cao Tỷ lệ này quyết định tốc độ và hiệu suất ho¿t động cÿa m¿ch, đặc biệtlà trong việc n¿p và giữ các giá trị logic ở các đầu ra cÿa m¿ch Việc lựa chọn pull-upratio phù hợp đòi hỏi sự cân nhÁc giữa tốc độ ho¿t động, nng lượng tiêu thụ và độ ổnđịnh cÿa ô nhớ SRAM

2.4.2 Cell ratio

Cell ratio là tỷ số giữa khÁ nng điều khißn dòng điện cÿa transistor kéo xuống vàtransistor truy c¿p trong một ô nhớ SRAM Được cho bởi công thāc:

(2.9)ÿ�㕅 = (Ă�㕃Ā/ÿ�㕃Ā) / (Ă�㔴ÿ/ÿ�㔴ÿ)

Trong đó:�㕣à là chiều rộng và chiều dài kênh dẫn cÿa transistor kéo xuống duy trìĂ�㕃Ā ÿ�㕃Ā

tr¿ng thái logic "0" cÿa ô nhớ

�㕣à là chiều rộng và chiều dài kênh dẫn cÿa transistor truy c¿p đß đọc/ghiĂ�㔴ÿ ÿ�㔴ÿ

dữ liệu cÿa ô nhớ SRAM

đồ án

Cell ratio quan trọng đối với việc xác định khÁ nng h¿ từ māc logic cao xuốngmāc logic thấp Nếu cell ratio lớn có thß mang l¿i hiệu suất ghi và đọc dữ liệu tốt hơn.Ô nhớ lớn hơn cung cấp khÁ nng chāa nhiều dữ liệu hơn và có thß tng cường khÁnng điều khißn dòng điện, giúp cÁi thiện tốc độ truy xuất dữ liệu Tuy nhiên, điều nàythường đồng nghĩa với việc tiêu thụ nng lượng cao hơn, do kích thước lớn cÿa cell.Ngược l¿i, cell ratio nhỏ hơn có thß giÁm tiêu thụ nng lượng, nhưng thường đi kèmvới hiệu suất truy c¿p dữ liệu thấp hơn Ô nhớ nhỏ hơn giới h¿n dung lượng và có thßgiÁm khÁ nng điều khißn dòng điện, Ánh hưởng đến tốc độ truy c¿p và ghi dữ liệu.Cuối cùng, cell ratio cũng có thß Ánh hưởng đến độ ổn định cÿa dữ liệu trong mỗi cell.Do đó, cần xem xét kỹ lưỡng về cell ratio đß cân đối các giá trị hiệu suất, tiêu thụ nnglượng và các yếu tố khác như diện tích, độ ổn định dữ liệu.

2.5 Mßt số y¿u tố Ánh h°ßng đ¿n ho¿t đßng cÿa thi¿t k¿

Trong suốt quá trình khÁo sát cơ chế làm việc cÿa SRAM, các yếu tố như nhiệt độvà điện áp cung cấp cũng cần được chú trọng Sự biến đổi cÿa các đặc đißm này cũngsẽ tác động đến độ hiệu quÁ cÿa thiết kế

Các phân tích đã chỉ ra rằng tng giÁm nhiệt độ có thß làm thay đổi điện áp ngưỡng,sự thay đổi cÿa nhiệt độ cũng tác động đáng kß đến khÁ nng dẫn điện và v¿n tốc bãohòa cÿa MOSFET, từ đó làm Ánh hưởng đến hiệu suất cũng như công suất m¿ch Khinhiệt độ tng lên, độ linh động cÿa electron và điện áp ngưỡng giÁm, dẫn đến giÁm tầnsố cÿa CMOS [6]

Điện áp cung cấp cũng là một nguyên nhân quan trọng tác động tới công suất cũngnhư độ trá cÿa m¿ch, việc thay đổi điện áp cung cấp cũng giống như lựa chọn giữa độtrá và công suất m¿ch Đißm hệ số nhiệt bằng không ZTC (Zero TemperatureCoefficient) là đißm mà t¿i đó điện áp nguồn cÿa transistor không phụ thuộc vào nhiệtđộ Đißm ZTC cho phép ho¿t động cÿa transistor không bị chi phối bởi sự thay đổi cÿanhiệt độ, điều này quan trọng trong việc thiết kế m¿ch CMOS đß đÁm bÁo hiệu suất ổnđịnh dưới các điều kiện nhiệt độ khác nhau Đißm ZTC cũng thay đổi khi chiều dàikênh cÿa transistor thay đổi Có một điện áp cung cấp mà t¿i đó, tần số cÿa dao độngCMOS trở nên độc l¿p với nhiệt độ, được gọi là đißm cÁt tần số Trước đißm này, tầnsố thß hiện sự phụ thuộc nhiệt độ ngược l¿i, tāc là tần số tng khi nhiệt độ tng [6]

đồ án

Điện áp ngưỡng cũng là một điều kiện quan trọng khi thay đổi nhiệt độ Điện ápngưỡng tng khi nhiệt độ giÁm, đối với các thiết bị kênh dài thì điện áp ngưỡng phụthuộc tuyến tính vào nhiệt độ Đißm ZTC xÁy ra khi có sự cân bằng giữa Ánh hưởngcÿa nhiệt độ tới độ dẫn điện với điện áp ngưỡng cÿa MOSFET Lưu ý rằng điện ápngưỡng cũng phụ thuộc vào chiều dài kênh, và việc thay đổi chiều dài kênh sẽ làmdịch chuyßn đißm ZTC [6] [7].

Tóm l¿i, việc tối ưu hóa thiết kế phụ thuộc vào việc điều chỉnh các thông số cÿathiết bị sao cho hiệu suất m¿ch không còn phụ thuộc vào sự biến đổi nhiệt độ nhằmđ¿t được độ ổn định cho m¿ch CMOS

2.6 Ki¿n trúc ô nhá SRAM 6T 2.6.1 K¿t cấu ô nhá SRAM 6T

Ô nhớ SRAM 6T là một trong những lo¿i bộ nhớ động lưu trữ dữ liệu trong cácm¿ch tích hợp Cấu trúc bao gồm 6 transistor, được sÁp xếp thành một cặp transistord¿ng chốt đß lưu trữ một bit dữ liệu

Hình 2.5 Kết cấu ô nhớ SRAM 6T

Kết cấu cÿa SRAM 6T bao gồm sáu transistor CMOS: bốn transistor M1 và M3,M2 và M4 hình thành hai cổng NOT phục vụ cho việc lưu trữ tr¿ng thái cÿa ô nhớ, hai

đồ án

transistor M5 bên trái và M6 bên phÁi được điều khißn bởi tín hiệu WL có chāc nngtruy xuất giá trị trong ô nhớ Hai đường BL và BLB sử dụng đß đọc – ghi dữ liệu trongô nhớ.

BÁng 2.1 Tr¿ng thái cÿa ô nhớ SRAM 6T ở chế độ chờ

Chế độ chờ giúp tiết kiệm nng lượng bằng cách h¿n chế hoặc xóa bỏ việc tiêu thụnng lượng không cần thiết trong ô nhớ SRAM khi không có ho¿t động nào xÁy ra.Tuy nhiên, khi có yêu cầu truy c¿p dữ liệu, ô nhớ SRAM sẽ phÁi thoát khỏi chế độ chờvà chuyßn sang chế độ ho¿t động bình thường đß thực hiện các thao tác đọc hoặc ghidữ liệu

b) Chế độ đọc

Khi chế độ đọc,các đường bit phÁi được n¿p trước thÁ nổi ở māc cao T¿i hai nútlưu trữ, māc điện áp đối l¿p nhau, nghĩa là khi một nút có māc điện áp là "0", nút kiasẽ kéo đường bit tương āng xuống đất Điều này dẫn đến sự đối l¿p logic giữa BL vàBLB Trong quá trình đọc, m¿ch sẽ xác định māc logic được lưu trữ t¿i ô nhớ bằngcách kißm tra tình tr¿ng cÿa hai đường bit Nếu BL = 0 và BLB = 1, ô nhớ sẽ lưu trữbit "0", ngược l¿i nếu BL = 1 và BLB = 0, ô nhớ sẽ lưu trữ bit "1"

đồ án

BÁng 2.2 Tr¿ng thái cÿa ô nhớ SRAM 6T ở chế độ đọc

c) Chế độ ghi

Khi WL = 1, ô nhớ sẽ ở chế độ ghi, m¿ch ghi sẽ phân cực ngược hai đường bit BLvà BLB cũng được kích ho¿t đß truyền dữ liệu đã chuẩn bị trước t¿i BL và BLB vàocác transistor M1, M3, M2, M4 thông qua các transistor truy c¿p M5, M6

BÁng 2.3 Tr¿ng thái cÿa ô nhớ SRAM 6T ở chế độ ghi

đồ án

2.7 Ki¿n trúc ô nhá SRAM 10T 2.7.1 K¿t cấu ô nhá SRAM 10T

Hình 2.6 Kết cấu ô nhớ SRAM 10T

Ô nhớ SRAM 10T sử dụng 10 transistor bao gồm hai transistor truy c¿p, batransistor ngÿ, hai m¿ch pMOS dẫn và một m¿ch đÁo chiều như Hình 2.7 Cáctransistor ngÿ được sử dụng như công tÁc đß ngÁt nguồn cung cấp điện cho m¿ch trongchế độ chờ, giúp tng cường ổn định m¿ch và giÁm công suất không mong muốn.M¿ch pMOS dẫn có khÁ nng thực hiện cÁ hai ho¿t động đọc và ghi, giúp giÁm côngsuất tiêu thụ cÿa ô nhớ

2.7.2 Nguyên lý ho¿t đßng

Các transistor ngÿ có thß là pMOS hoặc nMOS với điện áp ngưỡng cao Chúngđược sử dụng như công tÁc đß ngÁt nguồn cấp cho m¿ch thiết kế Công tÁc đầu đượcnối với VDD còn công tÁc cuối được nối với GND Transistor ngÿ giúp tng sự ổnđịnh cÿa m¿ch, giÁm bớt sự chuyßn m¿ch không mong muốn từ đó giÁm điện nngtiêu thụ cÿa m¿ch thiết kế [8]

M¿ch pMOS dẫn có khÁ nng thực hiện cÁ hai quá trình đọc và ghi Nó còn t¿ođường dẫn liên tục từ GND đến ngõ ra mà không bị gián đo¿n trong quá trình ghi giúpcÁi thiện hiệu suất và giÁm độ trá trong quá trình truy c¿p dữ liệu [8]

đồ án

Ô nhớ SRAM 10T có ba tr¿ng thái làm việc: chế độ chờ, chế độ đọc và chế độ ghi.

a) Chế độ chờ

Khi WL = 0, các transistor truy c¿p M9 và M10 ngÁt kết nối ô nhớ với các đườngdẫn bit BL và BLB, khi đó BL và BLB được n¿p lên māc cao, tr¿ng thái trước đó cÿaô nhớ được giữ nguyên

BÁng 2.4 Tr¿ng thái cÿa ô nhớ SRAM 10T ở chế độ chờ

BÁng 2.5 Tr¿ng thái cÿa ô nhớ SRAM 10T ở chế độ đọc

c) Chế độ ghi

Khi WL = 1, ô nhớ sẽ ở chế độ ghi, m¿ch ghi sẽ phân cực ngược hai đường bit.Māc logic sẽ được hai transistor truy c¿p M9 và M10 n¿p từ đường bit vào nút lưu trữ

đồ án

BÁng 2.6 Tr¿ng thái cÿa ô nhớ SRAM 10T ở chế độ ghi

2.8 Các thành phần cÿa bß nhá SRAM 2.8.1 M¿ch n¿p tr°ác

Hình 2.7 Cấu t¿o m¿ch n¿p trước

M¿ch n¿p trước hay còn gọi là m¿ch pre–charge có chāc nng s¿c hai đường bit cócùng māc điện áp trước khi chốt địa chỉ M¿ch n¿p trước cấu t¿o gồm 3 transistorCMOS: Q8, Q9 có nhiệm vụ s¿c, Q7 có nhiệm vụ cân bằng điện áp 2 đường bit

M¿ch n¿p trước ho¿t động khi có tín hiệu PRE = 0 Khi PRE = 0, nếu điện áp giữahai dòng bit chênh lệch nhau thì Q7 sẽ thực hiện việc phóng điện đối với bên có điệnáp cao hơn và n¿p điện cho bên có điện áp thấp hơn cho đến khi māc điện áp được cânbằng (có giá trị gần bằng nhau) KhoÁng thời gian thực hiện việc phóng và n¿p điệnnày được gọi là giai đo¿n s¿c trước Việc truy xuất bộ nhớ chỉ được thực hiện khi kếtthúc giai đo¿n này

đồ án

Nếu tín hiệu WE =1, DATA = 0, ngõ ra cổng AND thā nhất Q1 = 0, ngõ ra cổngAND thā hai Q2 = 1 và BL được kéo xuống māc 0 Ô nhớ lưu trữ tr¿ng thái Q = 0,QB = 1.

Nếu tín hiệu WE = DATA = 1, ngõ ra cổng AND thā nhất Q1 = 1 đồng thời kéoBLB xuống <0=, ngõ ra cổng AND thā Q2 = 0 Ô nhớ lưu trữ tr¿ng thái Q = 1, QB = 0

2.8.3 M¿ch đọc

M¿ch đọc hay còn gọi là m¿ch khuếch đ¿i cÁm nh¿n (sense amplifier) được sử dụngđß đọc giá trị bên trong ô nhớ Cấu t¿o m¿ch đọc gồm một cặp vi sai MN9 và MN10được kết nối với các đường bit cÿa ô nhớ cùng với tÁi phÁn chiếu dòng điện MP7 vàMP8 NM2 được sử dụng đß duy trì dòng điện không đổi trong m¿ch Ngõ ra được lấytừ cổng cÿa MP8 sau đó thông qua một bộ inverter

Hình 2.8 Cấu t¿o m¿ch đọc dữ liệu

Tín hiệu được đưa vào m¿ch đọc là tín hiệu từ các đường bit cÿa một cột ô nhớSRAM Trong mỗi lần đọc chỉ có một hàng dữ liệu được truy xuất nên chỉ đọc đượcmột ô nhớ trong mỗi cột cÿa bộ nhớ SRAM Vì v¿y, trong mỗi cột ô nhớ SRAM ta chỉcần một m¿ch đọc đß khuếch đ¿i tín hiệu

đồ án

M¿ch đọc được phép ho¿t động khi SE = 1 GiÁ sử BL =1 và BLB = 0, khi đóMN10 b¿t và MN9 tÁt dẫn đến ngõ vào inverter kéo xuống <0= và ngõ ra inverter lên1, lúc này m¿ch đọc đọc ô nhớ lưu trữ māc <1= Ngược l¿i BL = 0, BLB = 1 thì MN10tÁt và MN9 b¿t, ngõ vào inverter kéo lên <1= và ngõ ra xuống <0=, m¿ch đọc đọc ô nhớlưu trữ māc <0=.

2.8.4 M¿ch giÁi mã 3 sang 8

M¿ch giÁi mã đóng vai trò rất quan trọng trong thiết kế bộ nhớ nói chung và bộ nhớSRAM nói riêng Chúng sẽ đưa ra tín hiệu kích ho¿t ô nhớ tương āng với giá trị cÿangõ vào địa chỉ Từ đó, việc đọc và ghi trên một bộ nhớ có nhiều ô nhớ sẽ dián rachính xác về mặt vị trí Một bộ giÁi mã có n ngõ vào địa chỉ sẽ có2Ąngõ ra Với mỗiđịa chỉ ngõ vào sẽ kích ho¿t một tín hiệu māc cao ở một ngõ ra (theo thā tự từ 0 đếnn-1) tương āng

Hình 2.9 Cấu t¿o m¿ch giÁi mã 3 sang 8 có ngõ ra tích cực māc cao

đồ án

Khi tín hiệu ngõ vào cho phép E không tích cực (E = 0), tất cÁ các ngõ ra đều ởmāc thấp Khi tín hiệu ngõ vào cho phép E tích cực (E = 1), āng với mỗi tổ hợp ngõvào (A0, A1, A2) sẽ có một ngõ ra tương āng lên māc cao.

đồ án

CH¯¡NG 3: THI¾T K¾

3.1 Yêu cầu thi¿t k¿

- Thực hiện đầy đÿ chāc nng đọc - ghi dữ liệu vào ô nhớ.- Sử dụng công nghệ 90nm cho việc thiết kế và mô phỏng.- Tính toán được công suất, thời gian trá lan truyền cÿa thiết kế

3.2 Bß nhá SRAM 1 bit

Hình 3.1 Sơ đồ khối bộ nhớ SRAM 1 bit

Thiết kế sẽ gồm 4 khối chính:Khối ô nhớ (Memory Cell): Là các thành phần chính được thiết kế đß đóng vai tròlưu trữ thông tin, thực hiện các tính toán đß xác định nng lượng và thời gian trá

Khối m¿ch n¿p trước: Khi tín hiệu PRE ở māc thấp, khối m¿ch n¿p trước sẽ tiếnhành n¿p các giá trị bit lên đến māc điện áp cao, chuẩn bị cho quá trình đọc hoặc ghidữ liệu sÁp tới

Khối m¿ch ghi: Khi tín hiệu WE ở māc cao, khối m¿ch ghi sẽ tiếp nh¿n dữ liệu từtín hiệu đầu vào Data Dữ liệu này sẽ được truyền qua các đường dẫn BL và BLB đßđược lưu trữ trong các ô nhớ

Khối m¿ch đọc: Chāc nng chính là tng cường và khuếch đ¿i tín hiệu được đọc từcác ô nhớ, nhằm đÁm bÁo tính chính xác và đáng tin c¿y cÿa dữ liệu

đồ án

3.3 Bß nhá SRAM 64 bit

Bộ nhớ SRAM 64 bit được xây dựng dựa trên một cấu trúc ma tr¿n 8 hàng và 8 cột,tổng cộng bao gồm 64 ô nhớ SRAM 1 bit Mỗi ô nhớ 1 bit đóng vai trò là một đơn vịlưu trữ độc l¿p, giữ l¿i một bit thông tin Sự chọn lựa các hàng cÿa ma tr¿n được thựchiện thông qua m¿ch giÁi mã 3 sang 8 với các đầu vào (A0, A1, A2), t¿o ra các tínhiệu điều khißn WL ở māc cao đß kích ho¿t một trong 8 hàng cÿa bộ nhớ

Hình 3.2 Sơ đồ khối bộ nhớ SRAM 64 bit

Phương án thiết kế này mang l¿i nhiều lợi ích, bao gồm khÁ nng lưu trữ dữ liệu vàthực hiện các thao tác đọc/ghi trên nhiều ô nhớ cùng một lúc Thiết kế thông qua cáchsÁp xếp này giúp kết hợp nhiều ô nhớ đơn giÁn thành một bộ nhớ lớn một cách hiệuquÁ Tuy nhiên, việc thiết kế bộ nhớ SRAM 64 bit cũng gặp phÁi một số h¿n chế, baogồm công đo¿n thiết kế và nối dây giữa các khối ô nhớ 1 bit với nhau khá phāc t¿p.Khi mở rộng dung lượng bằng cách tng số lượng ô nhớ, cấu trúc ma tr¿n sẽ chiếmnhiều diện tích trên bề mặt chip hơn

đồ án

3.4 Thi¿t k¿ chi ti¿t các khối 3.4.1 Thi¿t k¿ ô nhá SRAM 6T

Sơ đồ nguyên lý cÿa kiến trúc ô nhớ SRAM 6T được mô phỏng như Hình 3.3, baogồm cặp inverter được ghép chéo cùng với hai transistor truy c¿p:

Hình 3.3 Sơ đồ nguyên lý cÿa ô nhớ SRAM 6T

Đối với công nghệ 90nm, các giá trị cell ratio khoÁng 2 đến 3 và pull-up ratiokhoÁng 1 đến 1.5 là phù hợp cho bộ nhớ SRAM, cụ thß là:

Đối với pull-up ratio: Nếu pull-up ratio quá thấp (dưới 1) thì tốc độ truy xuất ch¿m.Nếu quá cao (trên 1.5) thì làm tng điện dòng rò và tiêu thụ điện nng

Đối với cell ratio: Nếu cell ratio quá thấp (dưới 2) thì khÁ nng phân biệt 0/1 kém,SRAM dá bị nhiáu Nếu quá cao (trên 3) thì tiêu tốn diện tích chip và điện nng

Như v¿y, với công nghệ 90nm, người thực hiện đề tài đã quyết định chọn pull-upratio bằng 1.2 và cell ratio bằng 2.5 đß đÁm bÁo SRAM ho¿t động tốt

Các transistor cÿa ô nhớ SRAM 6T được mô phỏng với tỉ lệ W/L được điều chỉnhsao cho đÁm bÁo hai yếu tố: Không phá hÿy dữ liệu đã được lưu trữ trong quá trìnhđọc và sửa đổi dữ liệu được lưu trữ trong quá trình ghi Dựa vào các công thāc đãtrình bày ở phần 2.5 Thông số kích thước cÿa nMOS, pMOS và các transistor truy c¿pđược trình bày như BÁng 3.1

đồ án