thiết kế và mô phỏng bộ nhớ sram 32×32 theo công nghệ 90nm

Bá nhã này đóng vai trò quan tráng trong viÉc l°u tră các lÉnh, dă liÉu đang xā lý và nhăng thông tin cÅn thiÁt cho ho¿t đáng căa hÉ thång, do đó, viÉc phát triÅn bá nhã này đ°ÿc chú trá

THÀNH PHỐ HỒ CHÍ MINH

BỘ GIÁO DỤC VÀ ĐÀO TẠO

TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT

ĐỒ ÁN TỐT NGHIỆP NGÀNH CÔNG NGHỆ KỸ THUẬT ĐIỆN TỬ - VIỄN THÔNG

GVHD: PGS.TS PHAN VĂN CA SVTH: NGUYỄN THÀNH TRUNG NGÔ MINH NHẬT

THIẾT KẾ VÀ MÔ PHỎNG BỘ NHỚ SRAM

32X32 THEO CÔNG NGHỆ 90NM

S K L 0 1 3 3 5 2đồ án

TR¯äNG Đ¾I HàC S¯ PH¾M KĀ THUÀT TP Hæ CHÍ MINH

KHOA ĐIÈN ĐIÈN TĀ

BÞ MÔN KỸ THU¾T MÁY TÍNH - VIÄN THÔNG

Đæ ÁN TäT NGHIÈP

THI¾T K¾ VÀ MÔ PHàNG BÞ NHà SRAM

32X32 THEO CÔNG NGHÆ 90NM

NGÀNH CÔNG NGHÆ KỸ THU¾T ĐIÆN TỬ - VIÄN THÔNG

TR¯äNG Đ¾I HàC S¯ PH¾M KĀ THUÀT THÀNH PHä Hæ CHÍ MINH

KHOA ĐIÈN ĐIÈN TĀ Bà MÔN KĀ THUÀT MÁY TÍNH - VIÆN THÔNG

THÔNG TIN LU¾N VN 1 Thông tin sinh viên

Há và tên: NguyÇn Thành Trung MSSV: 20161387 Email: 20161387@student.hcmute.edu.vn SĐT : 0979072941 Há và tên: Ngô Minh NhÁt MSSV: 20161346 Email: 20161346@student.hcmute.edu.vn SĐT : 0942283478

2 Thông tin đÁ tài

- Tên đà tài: ThiÁt kÁ và mô phãng bá nhã SRAM 32x32 theo công nghÉ 90nm - Quá trình thąc hiÉn: tÿ ngày 19 / 02 /2024 đÁn ngày 09 / 06 /2024

- Thåi gian bÁo vÉ: Ngày 25 / 06 /2024

3 Lãi cam đoan cāa sinh viên

Đà tài này là sÁn phẩm căa nhóm cùng vãi są h°ãng d¿n căa giÁng viên PGS TS Phan Văn Ca Nhăng nái dung, các så liÉu căa đà tài hoàn toàn không có są sao chép thông tin và nái dung tÿ đç án khác, các nguçn tài liÉu đ°ÿc sā dāng cho quá trình tham khÁo đã đ°ÿc nhóm trích d¿n mát cách hÿp lý

TP.HCM, ngày & tháng & năm 2024

SV thąc hiÉn đç án đồ án

đồ án

LâI CÀM ¡N

Nhóm em muån cÁm ¢n thÅy Phan Văn Ca đÅu tiên vì thÅy là ng°åi đã h°ãng d¿n cho nhóm căa em đç án tåt nghiÉp Tÿ khoÁng thåi gian chán đà tài cho đÁn khi đç án đ°ÿc hoàn thiÉn, nhóm luôn đ°ÿc thÅy chỉ d¿n mát cách tÁn tình Nhå

có są h°ãng d¿n căa thÅy mà đç án căa nhóm đã hoàn thành mát cách thuÁn lÿi và đúng thåi h¿n

Nhóm em cÁm ¢n các giÁng viên căa tr°ång vì đã giúp sinh viên có nÃn tÁng văng chắc đÅ có thÅ áp dāng đ°ÿc các kiÁn thąc vào cuác sång, hác tÁp và nghiên cąu Do khoÁng thåi gian thąc hiÉn giãi h¿n và sinh viên thąc hiÉn còn thiÁu nhiÃu kinh nghiÉm, đç án căa nhóm không tránh khãi còn tçn t¿i nhiÃu h¿n chÁ Nhóm em mong đ°ÿc các thÅy cô nhÁn xét đÅ nhóm có thÅ giúp cho đà tài này phát triÅn thêm trong t°¢ng lai

Trân tráng! Sinh viên thąc hiÉn

NguyÇn Thành Trung Ngô Minh NhÁt đồ án

TÓM TÀT

Trong båi cÁnh công nghÉ så hóa ngày càng tiên tiÁn, ngành vi m¿ch bán d¿n đang trç thành tâm điÅm đÅ tÁp trung phát triÅn Nß ląc tích hÿp så l°ÿng lãn các phÅn tā CMOS vãi kích th°ãc nhã nhÃt có thÅ trong khi v¿n duy trì hiÉu suÃt cao đang là māc tiêu đ°ÿc °u tiên hàng đÅu ĐÅ mát hÉ thång vi

m¿ch vÁn hành tåt đçng thåi thąc hiÉn đ°ÿc nhiÃu nhiÉm vā thì yÁu tå then

chåt chính là bá nhã Bá nhã này đóng vai trò quan tráng trong viÉc l°u tră các lÉnh, dă liÉu đang xā lý và nhăng thông tin cÅn thiÁt cho ho¿t đáng căa hÉ thång, do đó, viÉc phát triÅn bá nhã này đ°ÿc chú tráng đặc biÉt ĐÅ hiÅu

thêm và cÃu trúc căa bá nhã và cách thąc ho¿t đáng căa nó, mát bá nhã

SRAM 32x32 theo công nghÉ 90nm đã đ°ÿc thiÁt kÁ ThiÁt kÁ có đă các thành phÅn SRAM nh° m¿ch n¿p tr°ãc, m¿ch giÁi mã, m¿ch đác, m¿ch ghi và phÅn quan tráng nhÃt là ô nhã SRAM Sau khi phân tích ho¿t đáng đác và ghi bằng phÅn mÃm mô phãng, chúng tôi s¿ tính toán đá trÇ, đá dą tră nhiÇu và công suÃt tiêu thā cho tÿng thiÁt kÁ ô nhã khác nhau Các kÁt quÁ này s¿ đ°ÿc nhóm chúng tôi so sánh đÅ xác đßnh thiÁt kÁ ô nhã tåi °u nhÃt Cuåi cùng, nhóm s¿ thąc hiÉn quá trình kÁt hÿp các thành phÅn chąc năng và ô nhã có thiÁt kÁ tåi °u đÅ có thÅ t¿o ra bá nhã SRAM 32x32 hoàn chỉnh

đồ án

MþC LþC

DANH M þC HÌNH X DANH M þC BÀNG XIV CÁC T Ą VI¾T TÀT XVI

4.1 KÀT QUÀ MÔ PHâNG CÁC Ô NHâ SRAM 28

4.1.1 KÁt quÁ mô phãng m¿ch nguyên lý ô nhã 28

4.1.2 PhÅn ghi dă liÉu căa các ô nhã 30

4.1.2.1 PhÅn ghi dă liÉu ô nhã SRAM 4T 30

4.1.2.2 PhÅn ghi dă liÉu ô nhã SRAM 6T 33

4.1.2.3 PhÅn ghi dă liÉu ô nhã SRAM 7T 36

4.1.2.4 PhÅn ghi dă liÉu ô nhã SRAM 8T 38

4.1.2.5 PhÅn ghi dă liÉu ô nhã SRAM 9T 41

4.1.3 PhÅn đác dă liÉu căa các ô nhã 44

4.1.3.1 PhÅn đác dă liÉu ô nhã SRAM 4T 44

4.1.3.2 PhÅn đác dă liÉu ô nhã SRAM 6T 46

4.1.3.3 PhÅn đác dă liÉu ô nhã SRAM 7T 48

4.1.3.4 PhÅn đác dă liÉu ô nhã SRAM 8T 51

4.1.3.5 PhÅn đác dă liÉu ô nhã SRAM 9T 53

4.2 SO SÁNH VÀ LĄA CHàN Ô NHâ SRAM CHO THIÀT KÀ 54

4.2.1 So sánh các cÃu trúc ô nhã khác trong ho¿t đáng ghi 56

4.2.2 So sánh các cÃu trúc ô nhã khác trong ho¿t đáng đác 57

4.2.3 So sánh các cÃu trúc ô nhã căa đà tài 58

4.3 KÀT QUÀ THIÀT KÀ CÁC THÀNH PHÄN SRAM 59

đồ án

4.4.4 Công suÃt tiêu thā 70

4.5 KÀT QUÀ THIÀT KÀ SRAM 32X32 71

DANH MþC HÌNH

Hình 2.1: Thåi gian lan truyÃn trÇ và tăng giÁm căa tín hiÉu 8

Hình 2.2: Đßnh nghĩa biên đá dą tră nhiÇu 10

Hình 2.3: Biên đá nhiÇu biÁn tÅn CMOS 11

Hình 3.1: S¢ đç khåi ho¿t đáng căa ô nhã SRAM 12

Hình 3.2 M¿ch nguyên lý căa khåi n¿p tr°ãc 13

Hình 3.3: CÃu trúc và s¢ đç khåi căa m¿ch giÁi mã 2 sang 4 15

Hình 3.4: M¿ch nguyên lý và s¢ đç khåi căa m¿ch giÁi mã 3 sang 8 16

Hình 3.5: CÃu trúc ghép nåi m¿ch giÁi mã 5 sang 32 17

Hình 3.6: Khåi m¿ch giÁi mã 5 sang 32 17

Hình 3.7: CÃu trúc căa m¿ch ghi 19

Hình 4.6: Ho¿t đáng ghi căa m¿ch ô nhã SRAM 4T 31

Hình 4.7: Đá trÇ tÿ mąc áp thÃp đÁn cao ô nhã 4T trong quá trình ghi 31

Hình 4.8: Đá trÇ tÿ mąc áp cao đÁn thÃp ô nhã 4T trong quá trình ghi 32

Hình 4.9: NhiÇu trong phÅn ghi căa ô nhã SRAM 4T 32

Hình 4.10: Công suÃt tiêu thā trung bình ghi dă liÉu ô nhã SRAM 4T 33

Hình 4.11: Ho¿t đáng ghi căa m¿ch ô nhã SRAM 6T 33

Hình 4.12: Đá trÇ tÿ mąc áp thÃp đÁn cao ô nhã 6T trong quá trình ghi 34

Hình 4.13: Đá trÇ tÿ mąc áp cao đÁn thÃp ô nhã 6T trong quá trình ghi 34

Hình 4.14: NhiÇu trong phÅn ghi căa ô nhã SRAM 6T 35

Hình 4.15: Công suÃt tiêu thā trung bình ghi dă liÉu ô nhã SRAM 6T 35

Hình 4.16: Ho¿t đáng ghi căa m¿ch ô nhã SRAM 7T 36

Hình 4.17: Đá trÇ tÿ mąc áp thÃp đÁn cao ô nhã 7T trong quá trình ghi 37

Hình 4.18: Đá trÇ tÿ mąc áp cao đÁn thÃp ô nhã 7T trong quá trình ghi 37

Hình 4.19: NhiÇu trong phÅn ghi căa ô nhã SRAM 7T 38

Hình 4.20: Công suÃt tiêu thā trung bình ghi dă liÉu ô nhã SRAM 7T 38

Hình 4.21: Ho¿t đáng ghi căa m¿ch ô nhã SRAM 8T 39

Hình 4.22: Đá trÇ tÿ mąc áp thÃp đÁn cao ô nhã 8T trong quá trình ghi 39

Hình 4.23: Đá trÇ tÿ mąc áp cao đÁn thÃp ô nhã 8T trong quá trình ghi 40

Hình 4.24: NhiÇu trong phÅn ghi căa ô nhã SRAM 8T 40

Hình 4.25: Công suÃt tiêu thā trung bình ghi dă liÉu ô nhã SRAM 8T 41

Hình 4.26: Ho¿t đáng ghi căa m¿ch ô nhã SRAM 9T 41

Hình 4.27: Đá trÇ tÿ mąc áp thÃp đÁn cao ô nhã 9T trong quá trình ghi 42

Hình 4.28: Đá trÇ tÿ mąc áp cao đÁn thÃp ô nhã 9T trong quá trình ghi 42

Hình 4.29: NhiÇu trong phÅn ghi căa ô nhã SRAM 9T 43

đồ án

Hình 4.30: Công suÃt tiêu thā trung bình ghi dă liÉu ô nhã SRAM 9T 43

Hình 4.31: Ho¿t đáng đác căa m¿ch ô nhã SRAM 4T 44

Hình 4.32: Đá trÇ tÿ mąc áp thÃp đÁn cao ô nhã 4T trong quá trình đác 44

Hình 4.33: Đá trÇ tÿ mąc áp cao đÁn thÃp ô nhã 4T trong quá trình đác 45

Hình 4.34: NhiÇu trong phÅn đác căa ô nhã SRAM 4T 45

Hình 4.35: Công suÃt tiêu thā trung bình đác dă liÉu ô nhã SRAM 4T 46

Hình 4.36: Ho¿t đáng đác căa m¿ch ô nhã SRAM 6T 46

Hình 4.37: Đá trÇ tÿ mąc áp thÃp đÁn cao ô nhã 6T trong quá trình đác 47

Hình 4.38: Đá trÇ tÿ mąc áp cao đÁn thÃp ô nhã 6T trong quá trình đác 47

Hình 4.39: NhiÇu trong phÅn đác căa ô nhã SRAM 6T 48

Hình 4.40: Công suÃt tiêu thā trung bình đác dă liÉu ô nhã SRAM 6T 48

Hình 4.41: Ho¿t đáng đác căa m¿ch ô nhã SRAM 7T 49

Hình 4.42: Đá trÇ tÿ mąc áp thÃp đÁn cao ô nhã 7T trong quá trình đác 49

Hình 4.43: Đá trÇ tÿ mąc áp cao đÁn thÃp ô nhã 7T trong quá trình đác 50

Hình 4.44: NhiÇu trong phÅn đác căa ô nhã SRAM 7T 50

Hình 4.45: Công suÃt tiêu thā trung bình đác dă liÉu ô nhã SRAM 7T 51

Hình 4.46: Ho¿t đáng đác căa m¿ch ô nhã SRAM 8T 51

Hình 4.47: Đá trÇ tÿ mąc áp thÃp đÁn cao ô nhã 8T trong quá trình đác 52

Hình 4.48: Đá trÇ tÿ mąc áp cao đÁn thÃp ô nhã 8T trong quá trình đác 52

Hình 4.49: NhiÇu trong phÅn đác căa ô nhã SRAM 8T 53

Hình 4.50: Công suÃt tiêu thā trung bình đác dă liÉu ô nhã SRAM 8T 53

Hình 4.51: Ho¿t đáng đác căa m¿ch ô nhã SRAM 9T 54

Hình 4.52: Đá trÇ tÿ mąc áp thÃp đÁn cao ô nhã 9T trong quá trình đác 54

Hình 4.53: Đá trÇ tÿ mąc áp cao đÁn thÃp ô nhã 9T trong quá trình đác 55

đồ án

Hình 4.54: NhiÇu trong phÅn đác căa ô nhã SRAM 9T 55

Hình 4.55: Công suÃt tiêu thā trung bình đác dă liÉu ô nhã SRAM 9T 56

Hình 4.68: Mô phãng và đóng gói m¿ch giÁi mã 2 sang 4 65

Hình 4.69: Mô phãng và đóng gói m¿ch giÁi mã 3 sang 8 65

Hình 4.70: Mô phãng m¿ch giÁi mã 5 sang 32 66

Hình 4.71: Đóng gói m¿ch giÁi mã 5 sang 32 66

Hình 4.72: D¿ng sóng m¿ch giÁi mã 5 sang 32 66

Hình 4.73: Công suÃt m¿ch giÁi mã 5 sang 32 67

Hình 4.74: Mô phãng và đóng gói m¿ch SRAM 1 BIT hoàn chỉnh 68

Hình 4.75: D¿ng sóng căa m¿ch SRAM 1 BIT hoàn chỉnh 68

Hình 4.76: Đá trÇ tÿ mąc áp thÃp đÁn cao SRAM 1 BIT quá trình ghi 69

Hình 4.77: Đá trÇ tÿ mąc áp cao đÁn thÃp SRAM 1 BIT quá trình ghi 69

đồ án

Hình 4.78: Đá trÇ tÿ mąc áp thÃp đÁn cao SRAM 1 BIT quá trình đác 70

Hình 4.79: Đá trÇ tÿ mąc áp cao đÁn thÃp SRAM 1 BIT quá trình đác 70

Hình 4.80: Công suÃt căa SRAM 1 BIT 71

Hình 4.81: M¿ch nguyên lý căa m¿ch SRAM 32X32 71

Hình 4.82: Đóng gói m¿ch SRAM 32X32 72

Hình 4.83: D¿ng sóng đÅu vào căa m¿ch SRAM 32X32 72

Hình 4.84: D¿ng sóng đÅu ra căa m¿ch SRAM 32X32 72

Hình 4.85: Công suÃt tiêu thā căa m¿ch SRAM 32X32 73

đồ án

DANH MþC BÀNG

BÁng 3.1: Các tr¿ng thái ho¿t đáng căa m¿ch giÁi mã 2 sang 4 14

BÁng 3.2: Các tr¿ng thái ho¿t đáng căa m¿ch giÁi mã 3 sang 8 15

BÁng 3.3: BÁng tr¿ng thái m¿ch giÁi mã 5 sang 32 ngõ ra tích cąc cao 18

BÁng 3.4: BÁng tr¿ng thái căa m¿ch ghi SRAM 19

BÁng 4.1: Các thông så trong ho¿t đáng ghi các ô nhã căa đà tài 56

BÁng 4.2: Các thông så trong ho¿t đáng ghi ô nhã căa thiÁt kÁ [12], [8] 57

BÁng 4.3: Các thông så trong ho¿t đáng đác các ô nhã căa đà tài 57

BÁng 4.4: Các thông så trong ho¿t đáng đác ô nhã căa thiÁt kÁ [12],[10] 58

đồ án

CÁC TĄ VI¾T TÀT 4T 4 Transistors

6T 6 Transistors 7T 7 Transistors 8T 8 Transistors 9T 9 Transistors

BLB Bit Line Bar CMOS Complementary Metal-Oxide-Semiconductor CPU Central Processing Unit

RAM Random Access Memory RBL Read Bit Line

ROM Read Only Memory RSNM Read Static Noise Margin RWL Read Word Line

SDRAM Synchronous Dynamic Random Access Memory SRAM Static Random-Access Memory

TSMC Taiwan Semiconductor Manufacturing Co., Ltd

đồ án

UMC United Microelectronics Corporation VTC Voltage Transfer Characteristics WBL Write Bit Line

WBLB Write Bit Line Bar WE Write Enable

WSNM Write Static Noise Margin WWL Write Word Line

đồ án

CH¯¡NG 1 TæNG QUAN

HiÉn nay, các ngành điÉn tā và công nghÉ thông tin phát triÅn cąc kỳ nhanh chóng đã d¿n đÁn są ra đåi căa các thiÁt bß hiÉn đ¿i cùng vãi nhăng sÁn phẩm công nghÉ cao Các thiÁt bß và sÁn phẩm này đã và đang giúp ích rÃt nhiÃu cho đåi sång và xã hái, góp phÅn hß trÿ nâng cao chÃt l°ÿng cuác sång cho con ng°åi cũng nh° đem l¿i ý nghĩa vô cùng to lãn trong công cuác ch¿y đua phát triÅn công nghÉ giăa nhăng n°ãc phát triÅn trên thÁ giãi Khi nói đÁn są thành công căa cuác cách m¿ng

công nghiÉp hiÉn nay thì không thÅ bã qua są quan tráng căa lĩnh vąc chÁ t¿o vi

m¿ch điÉn tā, lĩnh vąc đã t¿o ra nhăng con chip khá nhã bé nh°ng mang mát ý nghĩa to lãn và là mát thành phÅn không thÅ thiÁu trong các m¿ch điÉn tā Są phát triÅn căa lĩnh vąc sÁn xuÃt vi m¿ch điÉn tā đã d¿n đÁn są phát triÅn m¿nh m¿ căa ngành nhúng và IoT, điÃu này giúp t¿o ra các hÉ thång đáp ąng các ąng dāng đòi hãi są phąc t¿p, nhanh chóng, hiÉu quÁ, hiÉn đ¿i và tÿ đó khiÁn các lĩnh vąc đåi sång căa con ng°åi đ°ÿc cÁi thiÉn mát cách đáng kÅ ĐÅ có thÅ ho¿t đáng đ°ÿc mát cách chính xác và hiÉu quÁ thì các hÉ thång phÁi đ°ÿc lÁp trình các chąc năng bằng nhăng câu lÉnh và sau đó l°u các chąc năng này vào bên trong bá nhã

Bá nhã đã có đ°ÿc są phát triÅn đáng kÅ so vãi giai đo¿n nhăng năm tr°ãc đây và hiÉn nay đã rÃt nhiÃu xu h°ãng phát triÅn trong lĩnh vąc này Dung l°ÿng căa bá nhã càng ngày càng tăng cao, các bá nhã đ°ÿc trang bß bên trong máy tính và các thiÁt bß di đáng có thÅ có dung l°¢ng lên đÁn hàng trăm gigabyte hay thÁm chí là terabyte và điÃu này mang l¿i mát hiÉu suÃt cąc kỳ m¿nh m¿ trong viÉc dùng nhăng ąng dāng đòi hãi khÁ năng xā lý đa nhiÉm cao Ngoài dung l°ÿng thì tåc đá truy cÁp và khÁ năng truy cÁp dă liÉu căa bá nhã đã đ°ÿc nâng cao rÃt nhiÃu, điÃu này giúp nâng cao hiÉu suÃt căa các thiÁt bß Có 2 lo¿i bá nhã chính bá nhã ROM (bá nhã chỉ đác) và bá nhã RAM (bá nhã truy cÁp ng¿u nhiên) Bá nhã ROM có nhiÉm vā giúp hÉ thång l°u tr¿ng thái ho¿t đáng, các bit đ°ÿc l°u tră trong bá nhã ROM luôn đ°ÿc giă cå đßnh và chỉ thay đéi khi bá nhã ROM đ°ÿc n¿p l¿i Bá nhã RAM là n¢i dùng đÅ l°u nhăng dă liÉu và ąng dāng đang đ°ÿc sā dāng đÅ giúp cho thiÁt bß có thÅ truy cÁp mát cách nhanh chóng, dă liÉu l°u trong bá nhã RAM s¿ không

đồ án

đ°ÿc l°u khi bá nhã không đ°ÿc cÃp điÉn Có hai lo¿i bá nhã RAM là DRAM và SRAM Đåi vãi bá nhã DRAM, các bit dă liÉu đ°ÿc l°u tră trong mát tā điÉn

riêng bên trong m¿ch tích hÿp Tā điÉn có thÅ đ°ÿc n¿p hoặc xÁ, hai tr¿ng thái này đ¿i diÉn cho hai tr¿ng thái <0= và <1= Bá nhã DRAM cÅn đ°ÿc n¿p điÉn sau mát khoÁng thåi gian là vài mili giây đÅ giúp bù đắp cho są rò rỉ điÉn tÿ tā điÉn NÁu DRAM không đ°ÿc n¿p điÉn thì tā điÉn s¿ bß rò điÉn và các bit đ°ÿc l°u tră s¿ mÃt dÅn Bá nhã SRAM khác vãi DRAM vì bá nhã SRAM dùng các bóng bán d¿n liên kÁt t¿o thành mát công tắc đÅ có thÅ l°u các bit <0= và <1= Bá nhã SRAM giúp tiêu thā ít năng l°ÿng h¢n đçng thåi nhanh h¢n bá nhã DRAM khi đác và ghi dă liÉu nên bá nhã SRAM liên tāc đ°ÿc cÁi tiÁn theo ph°¢ng h°ãng giúp giÁm tiêu thā năng l°ÿng h¢n và có khÁ năng giÁm đ°ÿc nhiÇu trong quá trình bá nhã ho¿t đáng [1]

Cùng vãi są phát triÅn m¿nh m¿ căa lĩnh vąc chÁ t¿o vi m¿ch điÉn tā, CMOS đã có nhiÃu cÁi tiÁn v°ÿt bÁc Są thu nhã nhăng thành phÅn căa CMOS, tiêu biÅu

là các quy trình sÁn xuÃt 5nm, 7nm đã giúp tăng đ°ÿc mÁt đá linh kiÉn, tăng hiÉu suÃt ho¿t đáng và giÁm đ°ÿc chi phí sÁn xuÃt Ngoài ra, hiÉu suÃt năng l°ÿng cũng đ°ÿc tåi °u hóa giúp năng l°ÿng tiêu thā giÁm bãt mà v¿n có khÁ năng duy trì đ°ÿc hiÉu suÃt cao và điÃu này đặc biÉt quan tráng trong thåi đ¿i phát triÅn căa các thiÁt bß di đáng nh° hiÉn nay KhÁ năng tích hÿp đ°ÿc nhiÃu chąc năng và thành phÅn h¢n trên mát chip cũng là mát đặc điÅm rÃt quan tráng giúp đem l¿i đ°ÿc są tiÉn ích và tăng są linh ho¿t trong thiÁt kÁ vi m¿ch

RÃt nhiÃu nghiên cąu đã đ°ÿc tiÁn hành nhằm đánh giá kiÅm tra và chąc năng và các yÁu tå quan tráng trong mát bá nhã SRAM T¿p chí <Phân tích hiÉu năng căa các thiÁt kÁ SRAM trên công nghÉ TSMC 90nm CMOS= căa tác giÁ Ph¿m Văn Khoa và NguyÇn Duy Thông đã xây dąng 2 thiÁt kÁ ô nhã là 6T và 8T vãi

công nghÉ 90nm nhằm đánh giá są néi trái căa cÃu trúc ô nhã 8T vãi cÃu trúc ô

nhã 6T trong thiÁt kÁ bá nhã SRAM [2] Ngoài ra, công suÃt tiêu thā và đá trÇ tín hiÉu cũng đ°ÿc các tác giÁ đ°a ra phân tích và so sánh trong tÿng điÃu kiÉn môi tr°ång khác nhau đåi vãi mßi thiÁt kÁ Tuy nhiên, tác giÁ v¿n ch°a phân tích rõ ph°¢ng thąc ho¿t đáng căa ô nhã trong thiÁt kÁ SRAM và ch°a thąc hiÉn quá trình kÁt nåi các khåi đÅ t¿o đ°ÿc mát bá nhã SRAM đÅy đă Trong <ThiÁt kÁ bá nhã

đồ án

SRAM 32KB kÁt hÿp kā thuÁt dą tră hàng và cát= căa tác giÁ Võ Thanh Trí đã trình bày mát thiÁt kÁ bá nhã SRAM đçng bá có dung l°ÿng 32 KB sā dāng kiÁn trúc ô nhã 6T và công nghÉ CMOS UMC 90 nm [3] Do są kÁt hÿp các kā thuÁt khác nhau nh° tą căn chỉnh thåi gian, giÁi mã đa tÅng, dă tră hàng và cát và c¢ chÁ đa hÿp nên thiÁt kÁ đã giúp công suÃt tiêu thā và đá én đßnh đ°ÿc tåi °u và đ¿t đ°ÿc hiÉu suÃt cao và tåc đá Đçng thåi, nghiên cąu còn đ°a ra są so sánh hiÉu năng vãi các công trình khác nhau và đ¿t đ°ÿc kÁt quÁ tích cąc Tuy nghiên cąu đã có są phân tích và tåc đá và hiÉu suÃt nh°ng tác giÁ v¿n có są đà cÃp đÁn cÃu trúc chi tiÁt căa mát bá nhã SRAM và cũng nh° ch°a đà cÁp đÁn đá nhiÇu và đá trÇ căa tín hiÉu Trong <Design and Analysis of 8x8 Static RAM= căa tác giÁ Mansi S Warde, V Chandana S., Madhushree P Wagh, Sangeeta Parshionikar, các tác giÁ đã thiÁt kÁ bá nhã SRAM 8x8 bằng cách sā dāng các thiÁt kÁ ô nhã SRAM 6T và đçng thåi còn thąc hiÉn thiÁt kÁ layout cho bá nhã [4] Ngoài ra, nghiên cąu còn đà cÁp đÁn viÉc cÁi tiÁn bá nhã SRAM 8x8 bằng cách tăng thåi gian truy cÁp và giÁm đá nhiÇu trong quá trình ho¿t đáng nh°ng v¿n còn h¿n chÁ là nghiên cąu ch°a mç ráng ra các thiÁt kÁ lãn h¢n và cũng ch°a so sánh công suÃt, đá dą tră nhiÇu căa thiÁt kÁ ô nhã 6T so vãi các thiÁt kÁ ô nhã khác

Qua quá trình tìm hiÅu các đà tài liên quan đÁn thiÁt kÁ vi m¿ch, đà tài <ThiÁt kÁ và mô phãng bá nhã SRAM 32x32 theo công nghÉ 90nm= đã đ°ÿc nhóm ląa chán đÅ nghiên cąu nhằm đánh giá chąc năng ho¿t đáng căa mát bá nhã SRAM 32x32 Bên c¿nh đó, thông qua viÉc tính toán và so sánh các thông så Ánh h°çng đÁn hiÉu suÃt thiÁt kÁ nh° công suÃt tiêu thā, đá trÇ tín hiÉu và đá nhiÇu căa các thiÁt kÁ ô nhã 4T, 6T, 7T, 8T, 9T nhóm s¿ ląa chán thiÁt kÁ ô nhã tåi °u nhÃt đÅ tiÁn hành thiÁt kÁ và thąc hiÉn quá trình mô phãng bá nhã SRAM 32x32 theo công nghÉ 90nm bằng phÅn mÃm Cadence Virtuoso Đçng thåi, đà tài s¿ phân tích, tính toán các thông så nh° đá trÇ căa tín hiÉu, đá dą tră nhiÇu và công suÃt mà bá nhã tiêu thā trong quá trình ho¿t đáng

1.2 MþC TIÊU

So sánh các thiÁt kÁ ô nhã 4T, 6T, 7T, 8T, 9T và các thông så nh° công suÃt tiêu thā, đá dą tră nhiÇu và đá trÇ tín hiÉu đÅ chán ra thiÁt kÁ ô nhã tåi °u KiÅm

đồ án

tra ho¿t đáng căa các thành phÅn kÁt nåi nh° m¿ch n¿p tr°ãc, m¿ch giÁi mã, m¿ch đác và m¿ch ghi đÅ đÁm bÁo ho¿t đáng đúng chąc năng

ThiÁt kÁ bá nhã SRAM 32x32 sā dāng thiÁt kÁ ô nhã tåi °u cùng các thành phÅn kÁt nåi nh° m¿ch n¿p tr°ãc, m¿ch giÁi mã, m¿ch đác, m¿ch ghi Quá trình mô phãng bá nhã SRAM 32x32 s¿ đ°ÿc thąc hiÉn bằng phÅn mÃm Cadence Virtuoso nhằm tiÁn hành đá chính xác khi tiÁn hành ghi và đác.Thąc hiÉn đo đá trÇ tín hiÉu trong viÉc truy xuÃt dă liÉu, đá nhiÇu căa tín hiÉu và tính toán công suÃt tiêu thā căa bá nhã trong quá trình ho¿t đáng

1.3 NÞI DUNG

Đà tài nghiên cąu tÁp trung vào viÉc thiÁt kÁ và mô phãng bá nhã SRAM 32x32 bằng cách sā dāng cÃu trúc ô nhã tåi °u Māc tiêu chính căa đà tài là nghiên cąu và đánh giá các đặc tính ho¿t đáng căa bá nhã đ°ÿc thiÁt kÁ bao gçm đá trÇ tín hiÉu, đá dą tră nhiÇu và công suÃt tiêu thā trong môi tr°ång mô phãng Trong quá trình nghiên cąu, sinh viên thąc hiÉn s¿ tiÁn hành so sánh các cÃu trúc ô nhã 4T, 6T, 7T, 8T, 9T đÅ có thÅ ląa chán thiÁt kÁ tåi °u dąa trên các thông så nh° đá trÇ tín hiÉu, đá dą tră nhiÇu và công suÃt tiêu thā Nhóm chỉ thąc hiÉn so sánh các thiÁt kÁ ô nhã đ°¢c nêu và các thông så đ°ÿc so sánh cũng không bao gçm thêm các thông så khác

Quá trình thiÁt kÁ và mô phãng bá nhã SRAM 32x32 đ°ÿc thąc hiÉn hoàn toàn bằng công nghÉ sÁn xuÃt 90nm và phÅn mÃm Cadence Virtuoso s¿ đ°ÿc sā dāng đÅ thąc hiÉn các công đo¿n thiÁt kÁ và mô phãng trong đà tài Nghiên cąu căa nhóm không bao gçm thiÁt kÁ layout, sÁn xuÃt hay vÁn chuyÅn mà toàn bá nái dung chỉ dÿng l¿i ç viÉc thiÁt kÁ và mô phãng đÅ đÁm bÁo các māc tiêu nghiên cąu đ°ÿc thąc hiÉn đÅy đă và chi tiÁt

1.4 Bâ CþC ĐÀ TÀI Ch°¢ng 1: Tçng quan

Giãi thiÉu và są phát triÅn căa vi m¿ch điÉn tā và bá nhã SRAM trong thåi đ¿i hiÉn nay Đ°a ra đ°ÿc lý do thąc hiÉn đà tài, nhăng māc tiêu đà tài cÅn đ¿t đ°ÿc và mát så giãi h¿n căa đà tài

đồ án

vãi DDRAM có thÅ truyÃn nhÁn dă liÉu t¿i cÁ hai c¿nh căa xung clock

Bá nhã SRAM và DRAM có nhăng đặc điÅm khác biÉt và cách ho¿t đáng và hiÉu suÃt Trong SRAM, dă liÉu đ°ÿc giă mà không cÅn phÁi làm mãi th°ång xuyên, miÇn là nguçn điÉn v¿n én đßnh Đåi vãi DRAM, n¢i dă liÉu cÅn đ°ÿc làm mãi đßnh kỳ bçi vì nó đ°ÿc l°u tră trong các tā điÉn và s¿ mÃt dă liÉu nÁu không đ°ÿc n¿p điÉn th°ång xuyên

Bá nhã SRAM th°ång có cÃu trúc c¢ bÁn bao gçm m¿ch n¿p tr°ãc, ô nhã SRAM, m¿ch ghi, m¿ch đác và m¿ch giÁi mã Trong đó, m¿ch giÁi mã th°ång là

m¿ch giÁi mã hàng

2.1.2 Đặc điÃm

SRAM đ°ÿc thiÁt kÁ đÅ giă tr¿ng thái căa dă liÉu mà không cÅn phÁi thąc hiÉn bÃt kỳ quá trình làm mãi nào ĐiÃu này giúp SRAM truy cÁp dă liÉu mát cách nhanh chóng và hiÉu quÁ CÃu trúc ô nhã chă yÁu căa SRAM là 6T và cÃu trúc này đÁm bÁo tính én đßnh và nhanh chóng căa bá nhã So vãi lo¿i bá nhã khác nh° DRAM, SRAM có khÁ năng đác và ghi dă liÉu nhanh chóng h¢n Do tính năng này, SRAM th°ång đ°ÿc °a chuáng trong các ąng dāng cÅn hiÉu suÃt xā lý cao nh° bá nhã đÉm căa máy tính Tuy nhiên, cũng do cÃu trúc và så l°ÿng bóng bán d¿n cÅn thiÁt đÅ t¿o nên ô nhã SRAM mà SRAM th°ång có chi phí cao h¢n DRAM

đồ án

Mát trong nhăng điÅm đặc biÉt quan tráng căa SRAM là khÁ năng duy trì dă liÉu Không giång nh° DRAM, SRAM không cÅn phÁi thąc hiÉn viÉc làm mãi đßnh kỳ mà không cÅn làm mãi th°ång xuyên, miÇn là nguçn cung cÃp điÉn liên tāc ĐiÃu này làm cho SRAM đ°ÿc °u tiên sā dāng đåi vãi nhăng ąng dāng l°u tră thông tin t¿m thåi hoặc nhăng ąng dāng cÅn są an toàn và én đßnh cao căa dă liÉu Tuy nhiên, SRAM sā dāng năng l°ÿng cao h¢n và chiÁm diÉn tích lãn h¢n so vãi lo¿i bá nhã khác nh° DRAM Do đó th°ång s¿ dùng SRAM vào các ąng dāng cÅn có đá én đßnh và tåc đá cao trong viÉc truy xuÃt dă liÉu

2.1.3 Ăng dÿng

SRAM đóng vai trò quan tráng trong nhiÃu ąng dāng công nghÉ SRAM th°ång đ°ÿc tích hÿp vào bá nhã đÉm CPU nhằm cÁi thiÉn hiÉu suÃt bằng cách giÁm thåi gian truy cÁp dă liÉu tÿ bá nhã chính SRAM cũng làm bá đÉm trong hÉ thång l°u tră, tăng tåc truy cÁp dă liÉu tÿ các thiÁt bß l°u tră Trong ąng dāng nhúng và điÃu khiÅn, SRAM đÁm bÁo truy cÁp dă liÉu mát cách nhanh chóng Ngoài ra, SRAM là ląa chán lý t°çng trong nhăng ąng dāng FPGA và th°ång là n¢i dùng đÅ l°u các ch°¢ng trình

2.2.1 Đß trÅ tín hiÇu

KhoÁng thåi gian lãn nhÃt khi tín hiÉu đÅu vào đ¿t 50% giá trß én đßnh tãi lúc tín hiÉu đÅu ra đ¿t 50% giá trß én đßnh đ°ÿc đßnh nghĩa là đá trÇ tín hiÉu, điÃu này đ°ÿc thÅ hiÉn nh° hình 2.1 [5]

Thông qua đßnh nghĩa, đá trÇ tín hiÉu có thÅ đ°ÿc tính bằng công thąc:

�㕡�㕝�㕑 =�㕡�㕝�㕑�㕓+ �㕡2 �㕝�㕑�㕟 (2.1)Trong đó:

tpd: đá trÇ tín hiÉu tpdf: đá trÇ tÿ mąc áp cao xuång mąc áp thÃp tpdr: đá trÇ tÿ mąc áp thÃp lên mąc áp cao

đồ án

Hình 2.1: T hời gian lan truyền trễ và tăng giảm của tín hiệu [5]

Tåc đá c¿nh đ°ÿc tính bằng công thąc: �㕡�㕟ÿ =�㕡�㕟+ �㕡2 �㕓 (2.2) Trong đó:

trf: tåc đá c¿nh tr: thåi gian tăng tf: thåi gian giÁm Thåi gian tăng hoặc giÁm là khoÁng thåi gian cho d¿ng sóng tăng tÿ 20% tãi 80% hoặc giÁm tÿ 80% tãi 20% giá trß én đßnh Ngoài ra, đá trÇ lan truyÃn còn có thÅ đ°ÿc hiÅu theo mát cách khác là są trì hoãn [5]

2.2.2 Công suÃt tiêu thÿ

Công suÃt tąc thåi p(t) đ°ÿc cung cÃp tÿ thành phÅn căa m¿ch điÉn đ°ÿc tính bằng tích căa điÉn áp đ°ÿc đặt lên thành phÅn đó vãi dòng điÉn ch¿y qua nó đ°ÿc đßnh nghĩa là công suÃt tiêu thā [5]:

�㕝(�㕡) = �㕖(�㕡) �㕣(�㕡) (2.3) KhoÁng thåi gian T đ°ÿc cung cÃp năng l°ÿng là [5]:

�㔸 = ∫ p(t)dt 0�㕇 (2.4) Thåi gian đ°ÿc xét có công suÃt tiêu thā trung bình là [5]:

đồ án

�㕝�㕎�㕣Ā = �㔸�㕇 = 1

�㕇 ∫ �㕝(�㕡)�㕑�㕡 0�㕇 (2.5)Có hai nguyên nhân d¿n đÁn công suÃt trong m¿ch CMOS bß tiêu tán [5]: YÁu tå đÅu tiên là są tiêu tán công suÃt đáng: khi cÁ NMOS, PMOS cùng d¿n

thì dòng s¿ ngắn m¿ch hay są ho¿t đáng xÁ và n¿p khi céng chuyÅn m¿ch căa tÁi

điÉn dung YÁu tå thą hai là są tiêu tán công suÃt tĩnh: các lãp điÉn môi có są rò rỉ, các bóng bán d¿n bß tắt rò rỉ d°ãi ng°ỡng, rò rỉ tÿ są khuÁch tán căa cąc nguçn hoặc có thÅ rò rỉ do są xung đát dòng bên trong các m¿ch tÿ lÉ

Tÿ hai yÁu tå trên, công suÃt téng căa m¿ch có thÅ đ°ÿc tính toán theo công thąc [5]:

P dynamic = P switching + P shortcircuit (2.6)

P static = (I sub + I gate + I junct + I contention ) V DD (2.7)

2.3 ĐÞ DĀ TRþ NHIÄU

Đá dą tră nhiÇu giúp thÅ hiÉn đ°ÿc mąc điÉn áp nhiÇu tåi đa có thÅ xuÃt hiÉn

ç đÅu vào căa céng mà không làm thay đéi mąc logic căa đÅu ra [6]

ĐÅ biÅu hiÉn thông så này, có hai tham så kā thuÁt chính th°ång đ°ÿc sā dāng:

NML (biên đá nhiÇu thÃp) và NMH (biên đá nhiÇu cao) Tÿ hình 2.2, giá trß NML đ°ÿc đßnh nghĩa là đá chênh lÉch căa điÉn áp tåi đa mąc thÃp căa ngõ vào có thÅ đ°ÿc nhÁn biÁt bçi céng thu và điÉn áp tåi đa mąc thÃp căa ngõ ra t¿o ra bçi céng điÃu khiÅn [6]

N ML = VI L - VO L (2.9) Giá trß NMH đ°ÿc đßnh nghĩa đá chênh lÉch giăa điÉn áp tåi thiÅu mąc cao căa ngõ ra căa céng điÃu khiÅn và điÉn áp tåi thiÅu mąc cao căa ngõ vào nhÁn biÁt bçi céng thu [6]

N MH = VO H - VI H (2.10) Trong đó:

đồ án

VIL : điÉn áp tåi đa mąc thÃp căa ngõ vào VOL:điÉn áp tåi đa mąc thÃp căa ngõ ra VIH : điÉn áp tåi thiÅu mąc cao căa ngõ vào VOH : điÉn áp tåi thiÅu mąc cao căa ngõ ra

Các ngõ vào nằm ç giăa mąc điÉn áp VIL và VIH có thÅ đ°ÿc hiÅu là thuác vùng không xác đßnh hoặc nằm trong vùng cÃm và không thÅ biÅu hiÉn ra mát mąc logic hÿp lÉ Vì vÁy, mong muån và mặt lý thuyÁt là VIH càng gÅn VIL thì càng tåt và đÅ giá trß VOH, VOL có thÅ nằm giăa chuyÅn m¿ch logic ViÉc này cho thÃy đặc tính truyÃn tÁi cÅn phÁi chuyÅn đéi mát cách đát ngát, nghĩa là ç vùng chuyÅn m¿ch thì đặc tính truyÃn tÁi có đá lÿi lãn ĐÅ có thÅ tính đ°ÿc đá dą tră nhiÇu, các đßnh nghĩa và nhăng mąc điÉn áp VIL, VOL, VIH, VOH và đặc tính truyÃn d¿n căa céng đÁo đ°ÿc trình bày rõ ràng ç hình 2.3

đồ án

Hình 2.3: Biên độ nhiễu biến tần CMOS

NÁu đá chênh lÉch điÉn áp NML hoặc NMH nằm ç céng quá nhã thì ngõ vào căa céng đó có thÅ s¿ bß lÉch Mát céng không bß <lÉch= là mát céng có các giá trß đá dą tră nhiÇu bằng nhau và điÃu này d¿n đÁn khÁ năng tåi đa hóa đá miÇn nhiÇu căa céng đåi vãi nhăng nguçn nhiÇu mang tính bÃt kì ĐÅ có thÅ cÁi thiÉn đ°ÿc tåc đá khi làm viÉc thì đá dą tră nhiÇu th°ång s¿ đ°ÿc hiÉu chỉnh cho phù hÿp Do nguçn nhiÇu th°ång mang xu h°ãng tÿ lÉ vãi điÉn áp nguçn nên có thÅ mô tÁ đá dą tră nhiÇu mát cách tåt nhÃt bằng mát phÅn điÉn áp nguçn [6]

đồ án

CH¯¡NG 3: THI¾T K¾

3.1 YÊU CÄU CĀA THI¾T K¾

ThiÁt kÁ các ô nhã 4T, 6T, 7T, 8T, 9T đ¿t các thông så nh° công suÃt tiêu thā, đá dą tră nhiÇu, đá trÇ tín hiÉu tåi °u nhÃt đÅ tiÁn hành so sánh và chán ra thiÁt kÁ ô nhã phù hÿp Các thành phÅn kÁt nåi ngo¿i vi nh° m¿ch n¿p tr°ãc, m¿ch giÁi mã, m¿ch đác và m¿ch ghi phÁi đÁm bÁo ho¿t đáng đúng chąc năng đÅ cÃu hình nên bá nhã hoàn chỉnh

ThiÁt kÁ đ°ÿc bá nhã SRAM 32x32 sā dāng ô nhã tåi °u cùng các thành phÅn kÁt nåi nh° m¿ch n¿p tr°ãc, m¿ch giÁi mã, m¿ch đác, m¿ch ghi Sā dāng phÅn mÃm Cadence Virtuoso đÅ mô phãng và đáp ąng đ°ÿc các tr°ång hÿp đác và ghi thông tin vãi tr¿ng thái <0= và <1=

3.2 S¡ Đä KHâI

❖ Chăc nng cāa các khãi

Khåi m¿ch n¿p tr°ãc: chąc năng căa khåi này là chuẩn bß cho quá trình đác và ghi dă liÉu bằng cách nâng mąc điÉn áp căa các đ°ång bit khi tín hiÉu PRE ç tr¿ng thái thÃp

đồ án

Khåi m¿ch đác: khåi này có nhiÉm vā khuÁch đ¿i và cÁi thiÉn tín hiÉu đác tÿ các ô nhã, đÁm bÁo đá chính xác và tin cÁy Tr°ãc khi bắt đÅu đác, các đ°ång BL và BLB đ°ÿc nâng lên mąc điÉn áp cao Khi tín hiÉu RE ç mąc cao, khåi đác s¿ sā dāng đ°ång BL đÅ lÃy thông tin dă liÉu tÿ ô nhã Sau đó, thông tin này đ°ÿc so sánh vãi giá trß trên đ°ång BLB đÅ xác đßnh thông tin bit đã l°u tră và kÁt quÁ đ°ÿc xuÃt ra t¿i ngõ ra OUT

Khåi m¿ch ghi: khi tín hiÉu WE ç mąc cao, khåi này nhÁn dă liÉu tÿ đÅu vào DATA Dă liÉu sau đó đ°ÿc truyÃn qua các đ°ång BL và BLB đÅ ghi vào ô nhã

Khåi ô nhã: đây là thành phÅn chính căa bá nhã, đ°ÿc thiÁt kÁ đÅ thąc hiÉn viÉc l°u tră và truy xuÃt dă liÉu mát cách hiÉu quÁ

Khåi giÁi mã: Bên c¿nh các khåi kÅ trên khåi giÁi mã dùng đÅ truy xuÃt vß trí căa ô nhã cÅn ghi hoặc đác thông tin có trong mát bá nhã hoàn chỉnh

❖ Nguyên lý ho¿t đßng

M¿ch n¿p tr°ãc trong bá nhã SRAM ho¿t đáng bằng cách sā dāng bóng bán

đồ án

d¿n và điÉn trç đÅ t¿o ra mát đ°ång d¿n tÿ nguçn cung cÃp điÉn đÁn các bitline và các điÅm precharge Khi m¿ch n¿p tr°ãc đ°ÿc kích ho¿t (PRE = 0), các bóng bán d¿n mç ra và cho phép dòng điÉn chÁy qua Q1 và Q2 đÅ n¿p điÉn vào chúng Quá trình này đẩy các BL và BLB lên mąc điÉn áp cao, th°ång là mąc điÉn áp nguçn cung cÃp Đçng thåi Q3 dùng đÅ điÃu chỉnh n¿p xÁ giă mąc điÉn áp giăa hai đ°ång BL và BLB đ°ÿc cân bằng và qua đó quá trình truy xuÃt bá nhã mãi đ°ÿc thąc hiÉn Quá trình trên nhằm làm đÁm bÁo tính chính xác và én đßnh cho quá trình ho¿t đáng căa bá nhã SRAM

❖ Khái niÇm

M¿ch giÁi mã là phÅn thiÁt yÁu trong viÉc thiÁt kÁ bá nhã SRAM Bá giÁi mã này đ°ÿc thiÁt kÁ bao gçm có 8n9 ngõ đÅu vào và nhiÃu nhÃt là 8�㕛29 ngõ đÅu ra Dąa vào các chân ląa chán ç ngõ vào đÅ xác đßnh và điÃu chỉnh ngõ ra t°¢ng ąng lên mąc cao ĐÅ thiÁt kÁ m¿ch giÁi mã phāc vā cho bá nhã 32x32 SRAM, chúng ta cÅn sā dāng mát bá giÁi mã có đÅu ra đă đÅ kích ho¿t các ô nhã trong 32 dòng và 32 cát căa bá nhã Bá giÁi mã này s¿ có 5 đÅu vào t°¢ng ąng vãi 5 bit đÅ xác đßnh vß trí kích ho¿t t¿i ô nhã Nhóm thiÁt kÁ m¿ch giÁi mã đ°ÿc thiÁt kÁ thông qua 2 m¿ch giÁi mã 2 sang 4 và giÁi mã 3 sang 8

Hàm ngõ ra: B0 = EN A1 A0 B1 = EN A1 A0 B2 = EN A1 A0 B3 = EN A1 A0

Dąa vào hàm ngõ ra, nhóm tiÁn hành thiÁt kÁ và đóng gói m¿ch giÁi mã 2-4 nh° hình 3.4

❖ M¿ch giÁi mã 3 sang 8

M¿ch đ°ÿc thiÁt kÁ bao gçm 3 ngõ vào ląa chán, 8 ngõ ra và chân EN cho phép tích cąc mąc cao

đồ án

BÁng 3.2: Các tr¿ng thái ho¿t đángcăa m¿ch giÁi mã 3 sang 8

Dąa vào hàm ngõ ra đÅ thiÁt kÁ và đóng gói m¿ch giÁi mã 3-8 nh° hình 3.4

đồ án

Sau khi hoàn thành 2 m¿ch giÁi mã trên thì tiÁn hành kÁt nåi các m¿ch bao gçm 1 m¿ch giÁi mã 2 sang 4 và 4 m¿ch giÁi mã 3 sang 8 đÅ t¿o ra m¿ch giÁi mã 5 sang 32 nh° hình 3.5 và đóng gói nh° hình 3.6

❖ Nguyên lý ho¿t đßng

đồ án

BÁng 3.3: BÁng tr¿ng thái m¿ch giÁi mã 5 sang 32 có ngõ ra tích cąc mąc cao

0 X X X X X 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 0 0 1

1

1 1 1 1 1 1 0 0 0 0 0 1 Hàm ngõ ra:

WL0 = E I4 I3 I2 I1 I0 WL1 = E I4 I3 I2 I1 I0 WL16 = E I4 I3 I2 I1 I0 WL31 = E I4 I3 I2 I1 I0 Dąa vào bÁng tr¿ng thái 3.3, tÃt cÁ các ngõ ra đÃu ç mąc thÃp khi tín hiÉu ngõ vào cho phép EN ç mąc không tích cąc (EN = 0) Ng°ÿc l¿i, khi tín hiÉu ngõ vào cho phép EN ç mąc tích cąc (EN = 1) s¿ có mát ngõ ra t°¢ng ąng lên mąc cao ąng vãi mßi té hÿp ngõ vào (I0, I1, I2, I3, I4)

3.3.3 Khãi m¿ch ghi

❖ Khái niÇm

M¿ch ghi (write driver) gçm 2 tín hiÉu vào WE, DATA và 2 tín hiÉu ra là BL, BLB Tín hiÉu WE quyÁt đßnh khÁ năng ghi vào bá nhã và DATA là dă liÉu cÅn ghi Tín hiÉu BL mang thông tin ghi vào ô nhã, trong khi BLB là tr¿ng thái đÁo ng°ÿc căa BL

đồ án

Hình 3.7: Cấu trúc của mạch ghi

thông tin BL và BLB căa ô nhã cùng vãi tÁi làm phÁn chiÁu dòng điÉn M3 và M4 M5 đ°ÿc sā dāng đÅ duy trì dòng điÉn không đéi trong m¿ch Ngõ ra OUT đ°ÿc lÃy tÿ céng căa M4 sau đó thông qua mát bá inverter

❖ Nguyên lý ho¿t đßng

M¿ch đác đ°ÿc phép ho¿t đáng khi RE = 1 NÁu BL = 1 và BLB = 0 thì khi đó theo hình 3.8, bóng bán d¿n M2 bÁt và M1 tắt d¿n đÁn ngõ vào inverter kéo xuång mąc thÃp và ngõ ra inverter lên mąc cao Lúc này, m¿ch đác ô nhã l°u tră mąc <1= Ng°ÿc l¿i, BL = 0, BLB = 1 thì M2 tắt, M1 bÁt, ngõ vào inverter kéo lên mąc cao và ngõ ra xuång mąc thÃp nên m¿ch đác ô nhã l°u tră mąc <0=

đồ án

tín hiÉu BL và BLB đ°ÿc dùng đÅ ghi và đác tr¿ng thái trong ô nhã

l°u tră bit <1=

b Ch¿ đß ghi

ĐÅ thąc hiÉn quá trình ghi dă liÉu, 2 đ°ång tín hiÉu BL và BLB phÁi đ°ÿc n¿p mąc điÉn áp ng°ÿc nhau Sau khi các đ°ång tín hiÉu BL và BLB đ°ÿc n¿p, tín hiÉu WL s¿ đ°ÿc tích cąc cao (WL = 1), các nMOS M1 và M2 s¿ đ°ÿc bÁt, giá trß căa các đ°ång tín hiÉu BL và BLB s¿ đ°ÿc ghi vào nút l°u tră là Q và QB Nút hiÉn đang l°u tră mąc <1= s¿ không hoàn toàn đ¿t mąc điÉn áp VDD do có są sāt áp trên nMOS Sau quá trình ghi, đ°ång tín hiÉu WL l¿i đ°ÿc đ°a xuång đÃt đÅ có thÅ tắt các nMOS và lúc này nút đang l°u tră mąc <1= s¿ đ°ÿc kéo lên VDD hoàn toàn thông qua pMOS

3.3.5.2 Ô nhớ SRAM 6T

❖ CÃu t¿o

đồ án

Dąa vào hình 3.11, cÃu t¿o căa ô nhã SRAM 6T bao gçm 6 CMOS: 4 CMOS M3, M5, M4, M6 t¿o thành hai inverter (M3 và M5, M4 và M6) nåi ng°ÿc chiÃu vãi nhau và mặt logic đÅ có thÅ t¿o ra tr¿ng thái phÁn hçi d°¢ng và giúp tą khóa l¿n nhau ç tr¿ng thái logic hiÉn t¿i, điÃu này giúp l°u tră đ°ÿc tr¿ng thái căa ô nhã

Ngoài ra, 2 nMOS M1 và M2 đ°ÿc nåi vãi hai đ°ång tín hiÉu BL và BLB dùng đÅ truy xuÃt thông tin bên trong ô nhã Quá trình đác và ghi dă liÉu căa ô nhã đ°ÿc cho phép bçi đ°ång tín hiÉu WL

❖ Nguyên lý ho¿t đßng

a Ch ¿ đß đßc

ĐÅ thąc hiÉn quá trình đác thông tin chąa trong ô nhã, đ°ång tín hiÉu WL s¿ đ°ÿc đ°a lên mąc logic cao đÅ có thÅ mç hai nMOS M1 và M2 Khi đó cho phép viÉc đác dă liÉu, hai đ°ång BL, BLB cÅn đ°ÿc n¿p tr°ãc vãi mąc điÉn áp cao Do tính đåi xąng căa m¿ch điÉn, hai nút l°u tră là Q và QB s¿ có mąc điÉn áp đåi nghßch nhau

NÁu nút l°u tră Q đang l°u giá trß logic <0= và nút l°u tră QB đang l°u giá trß logic <1=, khi đó nút Q có mąc logic thÃp s¿ kéo đ°ång tín hiÉu BL xuång mąc logic thÃp thông qua M1 Đçng thåi, tín hiÉu BLB v¿n duy trì mąc điÉn áp cao (VDD) vì không có đ°ång d¿n nào xuång mąc thÃp Ng°ÿc l¿i, nÁu nút l°u tră Q đang l°u giá trß logic <1= và nút l°u tră QB đang l°u giá trß logic <0=, lúc này nút QB ç mąc logic thÃp s¿ kéo đ°ång tín hiÉu BLB xuång mąc logic thÃp thông qua M2 Đçng thåi, tín hiÉu BL v¿n duy trì mąc điÉn áp cao vì không có đ°ång d¿n nào xuång mąc thÃp

đồ án