thiết kế và đánh giá hệ thống sar adc 10 bit thực hiện trên phần mềm cadence

Từ công nghá có đß dài kênh d¿n 130nm 1970 giÁm xuáng 7nm 2017 đã kéo theo sā phát triÅn ra đßi của hàng nghìn chiÁc vi điÃu khiÅn, bß nhá đ°ợc tích hợp vào các há tháng phức t¿p ứng dụn

THÀNH PHỐ HỒ CHÍ MINH

BỘ GIÁO DỤC VÀ ĐÀO TẠO

TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT

GVHD: SVTH: ĐỒ ÁN TỐT NGHIỆP NGÀNH CÔNG NGHỆ KỸ THUẬT MÁY TÍNH

NGUYỄN TÀI NHÂN

đồ án

TR¯âNG Đ¾I HỌC S¯ PH¾M KỸ THUÀT TP Hà CHÍ MINH

KHOA ĐIÞN - ĐIÞN TỬ

Đà ÁN TÞT NGHIÞP

NGÀNH CÔNG NGHÞ KỸ THUÀT MÁY TÍNH

SVTH: NGUYàN NGỌC H¯NG

MSSV: 20119040 NGUYàN TÀI NHÂN MSSV: 20119038

đồ án

v

TR¯âNG Đ¾I HỌC S¯ PH¾M KỸ

THUÀT TP.HCM KHOA ĐIÞN – ĐIÞN TỬ

CÞNG HÒA XÃ HÞI CHþ NGHĨA VIÞT NAM

4 GVHD: Tr°¢ng Quang Phúc 5 Tổng hợp các yêu cÁu chỉnh sửa báo cáo ĐATN của hßi đãng:

- Chỉnh sửa các bÁng cho phù hợp vái template báo cáo (bÁng 3.2) - CÁn giái thiáu t¿t cÁ các hình và bÁng đ°ợc đ°a vào nßi dung báo cáo - CÁi thián ch¿t l°ợng hình Ánh (Hình 4.26)

- S¢ đã khái hình 3.1 - Chỉnh sửa ph°¢ng thức tính toán và kiÅm tra kÁt quÁ 6 GiÁi trình chỉnh sửa báo cáo ĐATN

TT Nßi dung góp ý của HĐ KÁt quÁ chỉnh sửa bổ sung 1

Chỉnh sửa các bÁng cho phù hợp vái template báo cáo (bÁng 3.2)

Đã chỉnh sửa bÁng 3.2 á ch°¢ng 3 mục 3.3.2 trang 27

2 CÁn giái thiáu t¿t cÁ các hình và bÁng đ°ợc đ°a vào nßi dung báo cáo

Đã bổ xung giái thiáu t¿t cÁ các hình tr°ác khi phân tích, cụ thÅ á ch°¢ng 2 trang 6, 7, 8, 9, 11, 12, 14, 15, 16, 17, 18, 20, ch°¢ng 3 vái các trang: 23, 24, 25, 29, 30, 32, 33 và ch°¢ng 4 vái các trang 34, 35, 36, 37, 38, 40, 41, 42, 43, 44, 45, 46, 47, 48, 49, 51

Đã bổ xung giái thiáu t¿t cÁ các bÁng, cụ thÅ á ch°¢ng 2 mục 2.2.1 trang 8, ch°¢ng 3 mục 3.3.2 trang 26, 27, mục 3.3.3 trang 27, 28, 31

đồ án

vi 3 CÁi thián ch¿t l°ợng hình Ánh

(Hình 4.26)

Đã thián ch¿t l°ợng hình Ánh 4.26 á ch°¢ng 4 mục 4.3.2 trang 51

4 S¢ đã khái hình 3.1 Đã cÁi thián ch¿t l°ợng hình Ánh s¢ đã

khái 3.1 á ch°¢ng 3 mục 3.2.1 trang 23

5 Chỉnh sửa ph°¢ng thức tính toán và kiÅm tra kÁt quÁ

Đã thay ph°¢ng thức tính toán và kiÅm tra kÁt quÁ cũ bằng công thức chuyÅn đổi tín hiáu sá thành tín hiáu t°¢ng tā (3.12) á ch°¢ng 4 mục 4.3.1 trang 46, 48, 50 Thay đổi: <chia giá trị Vref thành 1024 mức khác nhau vái đián áp mỗi mức là Vref/1024= thành: <chia giá trị Vref thành các khoÁng đián áp= á ch°¢ng 4 mục 4.4 trang 52

GVHD (Ký tên)

(Ký tên)

đồ án

vii

LâI CÀM ¡N

Nhóm sinh viên xin chân thành cÁm ¢n thÁy Tr°¢ng Quang Phúc đã trāc tiÁp h°áng d¿n và truyÃn đ¿t nhÿng kinh nghiám hay, t¿o điÃu kián tát nh¿t và thßi gian cũng nh° hỗ trợ và các ý t°áng đÅ giúp nhóm sinh viên hoàn thành tát đà tài này

đồ án

viii

LâI CAM ĐOAN

Nhóm sinh viên Nguyßn Ngọc H°ng và Nguyßn Tài Nhân thāc hián đà tài: <ThiÁt kÁ và đánh giá há tháng SAR ADC 10 bit thāc hián trên phÁn mÃm Cadence= d°ái sā h°áng d¿n của thÁy Tr°¢ng Quang Phúc xin cam đoan các nßi dung nh° sau: 1 SÁn phẩm của Đã án tát nghiáp là do nhóm sinh viên Nguyßn Ngọc H°ng và Nguyßn Tài Nhân thāc hián, không m°ợn, thuê, mua từ ng°ßi khác

2 QuyÅn báo cáo Đã án tát nghiáp là do nhóm sinh viên Nguyßn Ngọc H°ng và Nguyßn Tài Nhân tā viÁt, tỷ lá trùng lắp là 26%, các nßi dung tham khÁo đã đ°ợc trích d¿n đÁy đủ

3 KÁt quÁ thāc hián trong quyÅn báo cáo bao gãm hình Ánh, đß chính xác của mô hình là hoàn toàn đúng vái mô hình nhóm đã thāc hián

Nhóm sinh viên cam đoan các nßi dung trên là hoàn toàn chính xác và chịu trách nhiám hoàn toàn vái nhÿng cam đoan trên

Sinh viên thāc hián đã án tát nghiáp

đồ án

ix

TÓM TÂT

ChuyÅn đổi tín hiáu t°¢ng tā sang tín hiáu sá là công nghá vô cùng quan trọng đÅ xử lý, l°u trÿ và truyÃn tÁi thông tin trong các há tháng đián tử Mục tiêu tổng quan của nhóm sinh viên là thiÁt kÁ, mô phßng đ°ợc bß chuyÅn đổi Successive Approximation Register (SAR) Analog-to-Digital Converters (SAR ADC) 10-bit dùng công nghá 130nm thāc hián trên phÁn mÃm Cadence Từ đó, nhóm s¿ tiÁn hành đo đ¿c, đánh giá há tháng SAR ADC 10-bit và các tiêu chí nh° công su¿t tiêu thụ, đß chính xác của m¿ch khi ho¿t đßng, các nguyên nhân Ánh h°áng đÁn công su¿t tiêu thụ của há tháng và đà ra các giÁi pháp khắc phục trong thāc tÁ

Nßi dung thāc hián của nhóm sinh viên là lÁn l°ợt thiÁt kÁ 4 khái là khái l¿y m¿u và giÿ, khái so sánh, khái Control Logic và khái DAC à m¿ch l¿y m¿u, nhóm sinh viên s¿ thiÁt kÁ vái d¿ng m¿ch là MOSFET Switch Trong khái so sánh, nhóm sinh viên s¿ thiÁt kÁ, tính toán các thông sá và mô phßng ho¿t đßng của bß Two-stage Op-amp Comparator Trong khái control logic, nhóm sinh viên s¿ thāc hián mô phßng kiÁn trúc đ°ợc phát triÅn bái Rossi Cuái cùng, nhóm sinh viên s¿ thāc hián khái DAC theo kiÁn trúc R-2R Sau khi hoàn thián, nhóm sinh viên s¿ kÁt nái 4 khái l¿i vái nhau và tiÁn hành mô phßng kÁt quÁ chuyÅn đổi vái ngõ vào là tín hiáu hình sin Nhóm sinh viên s¿ so sánh kÁt quÁ vái lý thuyÁt, kiÅm tra đß chính xác của m¿ch, tính toán và phân tích các yÁu tá Ánh h°áng đên công su¿t đßng trung bình của m¿ch của m¿ch SAR ADC và đà ra các giÁi pháp khắc phục trong thāc tÁ

Cuái cùng, sau quá trình thāc hián đã án, nhóm sinh viên đã thiÁt kÁ đ°ợc há tháng SAR ADC 10-bit ho¿t đßng đúng chức năng Thêm vào đó, nhóm sinh viên đã tính và đánh giá đ°ợc công su¿t đßng của há tháng, chỉ ra đ°ợc nhÿng nguyên nhân Ánh h°áng đÁn công su¿t tiêu thụ và nêu đ°ợc mßt sá ph°¢ng án khắc phục Ngoài ra nhóm sinh viên đã hiÅu rõ và nắm vÿng cách thiÁt kÁ, nguyên lý ho¿t đßng của m¿ch SAR ADC 10-bit và các block nhß bên trong nh° khái so sánh, m¿ch l¿y m¿u và giÿ, m¿ch DAC, khái Control Logic

đồ án

x

ABSTRACT

Analog-to-digital converters play a pivotal role in processing, storing, and transmitting information in electronic systems The main goal of this project is to design and stimulate a 10-bit Successive Approximation Register (SAR) Analog-to-Digital Converter (SAR ADC) implemented in 130 nm CMOS technology using Cadence From there, the team will measure and evaluate the system based on criteria such as power consumption and accuracy, as well as look into different factors that affect how much power the ADC uses and solutions for them

In this project, the team will first start by designing the Sample and Hold circuit using a MOSFET as a switch The next steps are to design, calculate the parameters, and stimulate the operation of a Two-stage Op-amp comparator After that, the team will design and stimulate the Control Logic block using the architecture developed by Rossi Finally, the DAC block will be implemented using the R-2R architecture The team will then connect all 4 blocks together, stimulate the conversion process with a sinusoidal input signal, compare the theoretical and stimulated results to determine the accuracy of the ADC, analyze different factors that affect the power consumption of the circuit, and propose practical solutions

At the end of the project, the team will have already designed a 10-bit SAR ADC with the intended function, knew how to calculate and evaluate the performance of the system, and identified the factors affecting power consumption and the solutions to them Furthermore, the team has also gained a clear understanding and a firm grasp of the design process, the operating principles of the 10-bit SAR ADC, and the internal blocks such as the Comparator, Sample and Hold, DAC and Control Logic

đồ án

1.5 ĐÞI T¯ỢNG VÀ PH¾M VI NGHIÊN CĀU 3

1.6 BÞ CỤC QUYÞN BÁO CÁO 3

CH¯¡NG 2 C¡ SÞ LÝ THUY¾T 5

2.1 CÔNG NGHÞ CMOS 5

2.2 LÝ THUY¾T CÔNG NGHÞ CHUYÞN ĐâI ADC 6

2.2.1 Khái niám và các b°ác c¢ bÁn của chuyÅn đổi ADC 6

2.2.2 Nguyên lý ho¿t đßng tổng quan của ADC 8

2.3 CÁC BÞ CHUYÞN ĐâI ADC NGÀY NAY 9

2.3.1 ADC đián áp tham chiÁu bÁc thang 9

2.3.2 Flash ADC 10

2.3.3 ADC X¿p xỉ liên tiÁp 11

2.3.4 Pipelined ADC 12

2.3.5 Sigma Delta ADC 13

2.4 M¾CH LÂY M¾U VÀ GIþ 14

2.4.1 Nguyên lý và vai trò của m¿ch l¿y m¿u và giÿ 14

2.4.2 Các lo¿i m¿ch l¿y m¿u và giÿ 15

2.5 KI¾N TRÚC R-2R DAC PHÂN PHÞI L¾I ĐIÞN TÍCH 16

đồ án

xii

2.6 KI¾N TRÚC SAR CONTROL LOGIC 18

2.7 KHÞI SO SÁNH COMPARATOR 19

2.8 CÔNG SUÂT TIÊU THỤ HÞ THÞNG SAR ADC 10 BIT 20

CH¯¡NG 3 THI¾T K¾ HÞ THÞNG SAR ADC 10 BIT 22

3.1 YÊU CÄU HÞ THÞNG 22

3.2 THI¾T K¾ HÞ THÞNG 23

3.2.1 S¢ đã khái há tháng SAR ADC 10 Bit 23

3.2.2 Nguyên lý ho¿t đßng của há tháng 24

xiii

5.1 K¾T LUÀN 53 5.2 H¯àNG PHÁT TRIÞN 53 TÀI LIÞU THAM KHÀO 55

đồ án

xiv

Hình 2.1: S¢ đã khái tổng quát chuyÅn đổi ADC 7

Hình 2.2: Tín hiáu t°¢ng tā (a) và tín hiáu sau khi l¿y m¿u(b) 7

Hình 2.3: S¢ đã nguyên lý ho¿t đßng tổng quan của ADC 9

Hình 2.4: S¢ đã khái đián áp tham chiÁu bÁc thang b) d¿ng sóng của ADC đián áp tham chiÁu bÁc thang 10

Hình 2.5: S¢ đã khái m¿ch của Flash ADC 3-bit vái ngõ vào m¿ch mã hóa °u tiên tác đßng mức cao 11

Hình 2.6: S¢ đã khái của ADC x¿p xỉ liên tiÁp 12

Hình 2.7: S¢ đã khái của single stage Pipelined ADC 13

Hình 2.8: S¢ đã khái của Sigma-delta ADC 14

Hình 2.9: S¢ đã nguyên lý m¿ch l¿y m¿u và giÿ Open-Loop 15

Hình 2.10: S¢ đã nguyên lý m¿ch l¿y m¿u và giÿ Close-Loop 15

Hình 2.11: S¢ đã nguyên lý m¿ch l¿y m¿u và giÿ MOSFET Switch 16

Hình 2.12: Ma trÁn đián trá đ°ợc sử dụng trong kiÁn trúc R -2R DAC 17

Hình 2.13: KiÁn trúc R-2R DAC 18

Hình 2.14: a) S¢ đã nguyên lý Control Logic b) s¢ đã nguyên lý 1 block trong khái Control Logic 18

Hình 2.15: KiÁn trúc m¿ch Two-stage Op-amp 20

Hình 3.1: S¢ đã khái há tháng SAR ADC 10 Bit 23

Hình 3.2: S¢ đã nguyên lý của m¿ch Sample and Hold sử dụng trong há tháng SAR ADC 10 bit 24

Hình 3.3: S¢ đã nguyên lý của khái so sánh Two –stage Op-amp 25

Hình 3.4: S¢ đã nguyên lý Flip Flop D 29

Hình 3.5: S¢ đã nguyên lý của khái Control Logic 30

Hình 3.6: S¢ đã nguyên lý kiÁn trúc của mßt khái FF 31

Hình 3.7: S¢ đã nguyên lý m¿ch MUX 3-1 32

Hình 3.8: S¢ đã nguyên lý kiÁn trúc R-2R DAC há tháng SAR ADC 10 bit 33

đồ án

xv

Hình 3.9: S¢ đã nguyên lý Switch của bß chuyÅn đổi SAR ADC 10 bit 33

Hình 4.1: Schematic há tháng SAR ADC 10-bit hoàn chỉnh 34

Hình 4.2: Schematic m¿ch l¿y m¿u và giÿ 35

Hình 4.3: D¿ng sóng ngõ ra của m¿ch l¿y m¿u và giÿ 36

Hình 4.4: Schematic m¿ch Op-amp so sánh 37

Hình 4.5: M¿ch so sánh đã đóng gói 37

Hình 4.6: KÁt quÁ mô phßng m¿ch Two-stage Op-amp 38

Hình 4.7: ThiÁt kÁ m¿ch Flip Flop D 39

Hình 4.8: Flip Flop D đã đóng gói 39

Hình 4.9: S¢ đã thiÁt kÁ m¿ch MUX 3-1 40

Hình 4.10: S¢ đã thiÁt kÁ khái FF 40

Hình 4.11: S¢ đã thiÁt kÁ khái Control logic 41

Hình 4.12: Control Logic đã đóng gói 41

Hình 4.13: KÁt quÁ mô phßng d¿ng sóng Control Logic 41

Hình 4.14: S¢ đã thiÁt kÁ m¿ch Switch DAC 42

Hình 4.15: Switch DAC đã đóng gói 43

Hình 4.16: S¢ đã thiÁt kÁ R-2R DAC 10 bit 43

Hình 4.17: M¿ch R-2R DAC khi đã đ°ợc đóng gói 44

Hình 4.18: KÁt quÁ d¿ng sóng ngõ ra của m¿ch R-2R DAC 44

Hình 4.19: KÁt qủa d¿ng sóng ngõ ra há tháng SAR ADC 10-bit từ 2.4us (a) 45

0.5us-Hình 4.20: KÁt quÁ d¿ng sóng ngõ ra há tháng SAR ADC 10-bit từ 2.4us (b) 46

0.5us-Hình 4.21: KÁt quÁ d¿ng sóng ngõ ra há tháng SAR ADC 10-bit từ 5us-7us (a) 47

Hình 4.22: KÁt quÁ d¿ng sóng ngõ ra há tháng SAR ADC 10-bit từ 5us-7us (b) 48

Hình 4.23: KÁt quÁ d¿ng sóng ngõ ra há tháng SAR ADC 10-bit từ 9.5us - 11.4us(a) 49

đồ án

xvi

Hình 4.24: KÁt quÁ d¿ng sóng ngõ ra há tháng SAR ADC 10-bit từ 11.4us (b) 50

9.5us-Hình 4.25: D¿ng sóng công su¿t đßng của SAR ADC từ 0us đÁn 12us 51

Hình 4.26: KÁt quÁ công su¿t đßng trung bình của há tháng SAR ADC 10-bit từ 0us đÁn 12us 51

đồ án

đồ án

xviii

CÁC TỪ VI¾T TÂT

ADC Analog-to-Digital Converter CMOS Complementary Metal-Oxide-Semiconductor

CPU CPU - Central processing unit

MOSFET Metal-Oxide-Semiconductor Field-Effect Transistor

xix PMOS P-channel Metal-Oxide Semiconductor

SAR Successive-approximation-register TTL Transistor-to-Transistor Logic

đồ án

Công nghá Cmos đ°ợc phát minh từ năm 1963 bái Frank Wanlass là mßt b°ác đßt phá lán má đÁu cho nÃn công nghiáp bán d¿n hián đ¿i Từ công nghá có đß dài kênh d¿n 130nm (1970) giÁm xuáng 7nm (2017) đã kéo theo sā phát triÅn ra đßi của hàng nghìn chiÁc vi điÃu khiÅn, bß nhá đ°ợc tích hợp vào các há tháng phức t¿p ứng dụng vào nhiÃu lĩnh vāc khác nhau, mßt trong sá đó là ứng dụng vào viác phát minh các m¿ch chuyÅn đổi ADC tích hợp trên các há tháng đián tử [2] Hián nay có tổng cßng 6 lo¿i ADC đ°ợc phát triÅn và ứng dụng rßng rãi trên thÁ giái, đó là Sigma-delta ADC, Successive Approximation ADC (SAR ADC), Pinlined ADC, Single–slope ADC, Dual-slope ADC và Flash ADC Mỗi lo¿i đÃu có nhÿng °u nh°ợc điÅm riêng và đß phân giÁi, băng thông, chi phí& và đ°ợc ứng dụng tùy vào há tháng Chẳng h¿n Sigma-delta ADC đ°ợc ứng dụng vào các há tháng thu thÁp dÿ liáu âm thanh thông th°ßng vì nó có đß phân giÁi cao, tác đß chÁm và

đồ án

2 t°¢ng đái rẻ, Flash ADC là lo¿i ADC ho¿t đßng không cÁn xung clock, có tác đß chuyÅn đổi cao nh¿t trong các lo¿i ADC, tuy nhiên Flash ADC l¿i có kích th°ác lán vì cÁn có nhiÃu đÁu vào đ°ợc ứng dụng trong các há tháng nh° máy dò radar, há tháng thông tin liên l¿c hoặc Single-slope ADC có đß phân giÁi cao nh°ng đß chính xác th¿p, đ°ợc ứng dụng trong các há tháng giám sát pin, đÁu dò nhiát đß&

Trong sá các lo¿i ADC trên, nhóm sinh viên chọn m¿ch SAR ADC làm nßi dung nghiên cứu chính cho đà tài: <THIÀT KÀ VÀ ĐÁNH GIÁ Hà THàNG SAR ADC 10 BIT THĀC HIàN TRÊN PHÀN MÂM CADENCE= vì đây là lo¿i ADC đ°ợc sử dụng nhiÃu nh¿t, có tác đß cao và thßi gian chuyÅn đổi ngắn, cá định, không phụ thußc vào đián áp t°¢ng tā á ngõ vào à đà tài này, nhóm sinh viên s¿ xây dāng mßt há tháng của chuyÅn đổi SAR ADC 10-bit thāc hián trên phÁn mÃm Cadence Há tháng nhÁn tín hiáu t°¢ng tā đÁu vào, chuyÅn đổi thông qua các khái bên trong và xu¿t dÿ liáu sá t°¢ng ứng á các chân đÁu ra Há tháng đ°ợc phát triÅn và mô phßng nhằm mục đích thāc hián chức năng chuyÅn đổi tín hiáu t°¢ng tā sang tín hiáu sá, đo đ¿c, lý giÁi và kÁt luÁn các tiêu chí Ánh h°áng đÁn công su¿t của há tháng và đà ra các giÁi pháp khắc phục trong thāc tÁ

1.2 MỤC TIÊU ĐÀ TÀI

Đà tài <ThiÁt kÁ và đánh giá há tháng SAR ADC 10-bit thāc hián trên phÁn mÃm Cadence= đ°ợc thāc hián đÅ t¿o ra há tháng SAR ADC có chức năng chuyÅn đổi tín hiáu t°¢ng tā thành tín hiáu sá 10-bit t°¢ng ứng Đà tài nhằm thiÁt kÁ, thi công, đo đ¿c và đánh giá há tháng SAR ADC 10-bit và các tiêu chí nh° đß chính xác, công su¿t tiêu thụ, các nguyên nhân Ánh h°áng đÁn công su¿t tiêu thụ của há tháng và đà ra các giÁi pháp khắc phục khi thiÁt kÁ há tháng trong thāc tÁ

1.3 GIàI H¾N ĐÀ TÀI

Há tháng chỉ có thÅ chuyÅn đổi các tín hiáu t°¢ng tā thành các tín hiáu sá tái đa là mßt sá nhị phân 10-bit có giá trị 1111111111 t°¢ng đ°¢ng vái đß phân giÁi 10 bit Ngoài ra, tín hiáu đÁu ra s¿ có khÁ năng bị nhißu cao h¢n vì không sử dụng kỹ thuÁt l¿y m¿u quá mức và không có bß lọc nhißu

đồ án

3

1.4 PH¯¡NG PHÁP NGHIÊN CĀU

Thu thÁp, phân tích thông tin và nghiên cứu và c¿u t¿o, nguyên lý ho¿t đßng, và các ph°¢ng pháp thiÁt kÁ của SAR ADC và các thành phÁn bên trong của há tháng nh° khái Control Logic đ°ợc đà xu¿t bái nhà nghiên cứu Rossi, m¿ch l¿y m¿u và giÿ, bß chuyÅn đổi DAC và khái so sánh Từ đó tiÁn hành tính toán các thông sá, thiÁt kÁ, mô phßng chức năng Sau đó tích hợp l¿i thành há tháng hoàn chỉnh Cuái cùng tiÁn hành kiÅm tra, kiÅm chứng thāc nghiám há tháng SAR ADC 10-bit đã thiÁt kÁ bằng cách sử dụng tín hiáu t°¢ng tā đÁu vào đÅ kiÅm tra kÁt quÁ chuyÅn đổi, tính toán và đánh giá công su¿t của há tháng SAR ADC 10 bit

1.5 ĐÞI T¯ỢNG VÀ PH¾M VI NGHIÊN CĀU

Đái t°ợng nghiên cứu: Nguyên lý ho¿t đßng, công su¿t, và cách thức tính toán thiÁt kÁ kiÁn trúc Two-stage- Op-amp Comparator của khái so sánh, kiÁn trúc R-2R của khái chuyÅn đổi DAC, kiÁn trúc của khái Control Logic đ°ợc đà xu¿t bái nhà nghiên cứu Rossi, s¢ đã nguyên lý m¿ch l¿y m¿u và giÿ MOSFET Switch, các yÁu tá Ánh h°áng đÁn công su¿t của há tháng

Ph¿m vi nghiên cứu: Há tháng chỉ có đß phân giÁi 10-bit nên chỉ có thÅ dùng các sá nhị phân có giá trị từ 0000000000 đÁn 1111111111 đÅ biÅu dißn tín hiáu Ngoài ra, đÁu ra là các chân song song, mỗi chân xu¿t ra giá trị 1 bit

1.6 BÞ CỤC QUYÞN BÁO CÁO

Nßi dung chính của đà tài này đ°ợc trình bày vái 5 ch°¢ng  Ch°¢ng 1 GIàI THIàU: Giái thiáu chung và đà tài, mục tiêu nghiên

cứu, giái h¿n đà tài, ph°¢ng pháp nghiên cứu, đái t°ợng và ph¿m vi nghiên cứu

 Ch°¢ng 2 C¡ Sà LÝ THUYÀT: Giái thiáu chung và công nghá CMOS, h°áng nghiên cứu và chuyÅn đổi tín hiáu sá, các d¿ng ADC đang đ°ợc sử dụng hián nay và các kiÁn trúc của các khái bên trong há tháng SAR ADC 10 bit

đồ án

4  Ch°¢ng 3 THIÀT KÀ Hà THàNG SAR ADC 10 BIT: Đ°a ra mô hình

chung của toàn bß há tháng, các khái của há tháng, tính toán, thiÁt kÁ từng khái và các thành phÁn trong các khái

 Ch°¢ng 4 KÀT QUÀ THĀC HIàN Hà THàNG SAR ADC 10 BIT: Trình bày kÁt quÁ thi công của mô hình há tháng SAR ADC 10 bit  Ch°¢ng 5 KÀT LUÀN VÀ H¯àNG PHÁT TRIÄN: Rút ra các kÁt luÁn

so vái mục tiêu đà ra ban đÁu và h°áng phát triÅn của mô hình SAR ADC 10 bit

đồ án

2.1 CÔNG NGHÞ CMOS

CMOS (Complementary – Metal – Oxide – Semiconductor): Là mßt thuÁt ngÿ của công nghá chÁ t¿o m¿ch tích hợp Các m¿ch tích hợp đÃu đ°ợc c¿u t¿o từ Silicon Các ch¿t bán d¿n đ°ợc chia thành 2 lo¿i là bán d¿n lo¿i n vái các h¿t tÁi đián là các electron mang đián tích âm và bán d¿n lo¿i p vái các h¿t tÁi đián là các lỗ tráng mang đián tích d°¢ng ĐiÅm nái giÿa hai láp này đ°ợc gọi là diode Khi phân cāc thuÁn cho diode nghĩa là c¿p nguãn (+) vào láp bán d¿n p, (-) vào bán d¿n n, lúc này miÃn cách đián dÁn dÁn thu hẹp l¿i khi đián áp c¿p vào càng tăng, diode s¿ bắt đÁu d¿n đián Ng°ợc l¿i, khi phân cāc ng°ợc cho diode, c¿p nguãn (+) vào láp bán d¿n n, (-) vào bán d¿n p, miÃn cách đián giÿa hai láp p và n s¿ ngày càng rßng ra, ngăn không cho dòng đián đi qua diode [3]

Transistor MOS ho¿t đßng nh° mßt công tắc chuyÅn m¿ch, tùy vào tr°ßng hợp cụ thÅ mà s¿ á trong các tr¿ng thái ho¿t đßng khác nhau Dòng đián s¿ đi qua kênh d¿n từ cāc nguãn (Source) đÁn cāc máng (Drain) và s¿ đ°ợc điÃu khiÅn bằng đián áp cung c¿p á cāc cổng (Gate) Trong công nghá CMOS có cÁ hai lo¿i bóng bán d¿n là NMOS và PMOS, ch¿t nÃn là lo¿i n hoặc lo¿i p à NMOS, h¿t tÁi đa sá là các electron, còn PMOS, là các lỗ tráng Dù là NMOS hay PMOS đÃu có 3 chÁ đß ho¿t đßng khác nhau, đó là chÁ đß tích lũy, vùng nghèo và vùng đÁo [4]

Mßt bóng bán d¿n NMOS đ°ợc chÁ t¿o vái thân lo¿i p và có các vùng bán d¿n lo¿i n liÃn kà vái cổng đ°ợc gọi là nguãn (Source) và cāc máng (Drain), body

đồ án

6 th°ßng đ°ợc nái đ¿t Mßt bóng bán d¿n PMOS thì ng°ợc l¿i, bao gãm các vùng nguãn và cáng lo¿i p vái body lo¿i n

à NMOS, phÁn body th°ßng đ°ợc nái đ¿t nên các điÅm nái p–n của nguãn và cáng tái phÁn thân bị phân cāc ng°ợc NÁu cổng cũng đ°ợc nái đ¿t thì s¿ không có dòng đián ch¿y qua các điÅm nái phân cāc ng°ợc Do đó, chúng ta nói bóng bán d¿n OFF NÁu đián áp cổng tăng lên, nó s¿ t¿o ra mßt đián tr°ßng bắt đÁu hút các electron tā do vào mặt d°ái của bà mặt tiÁp xúc Si–SiO2 NÁu đián áp tăng đủ, sá electron s¿ nhiÃu h¢n sá lỗ tráng và mßt vùng mßng d°ái cổng gọi là kênh s¿ bị đÁo ng°ợc đÅ ho¿t đßng nh° mßt ch¿t bán d¿n lo¿i n Do đó, hình thành đ°ßng d¿n của các h¿t mang đián tử đ°ợc từ cāc nguãn (Source) tái cổng (Drain) và dòng đián có thÅ ch¿y qua Lúc này NMOS đang ON Ng°ợc l¿i, đái vái bóng bán d¿n PMOS, phÁn Body th°ßng đ°ợc nái lên đián áp d°¢ng Khi cổng Gate cũng á đián áp d°¢ng, các mái nái nguãn và cáng bị phân cāc ng°ợc và không có dòng đián ch¿y qua, do đó bóng bán d¿n OFF Khi đián áp ngõ vào cāc cổng (Gate) giÁm, các đián tích d°¢ng s¿ bị hút vào mặt d°ái của bà mặt tiÁp xúc Si–SiO2 Đián áp cổng đủ th¿p s¿ đÁo ng°ợc kênh và s¿ hình thành đ°ßng d¿n đián từ nguãn đÁn cáng, do đó bóng bán d¿n PMOS s¿ tr¿ng thái ON [4]

Công nghá CMOS đ°ợc ứng dụng vào viác chÁ t¿o cách m¿ch tích hợp, logic, m¿ch t°¢ng tā và m¿ch sá và đóng vai trò nh° các tÁ bào trong các vi điÃu khiÅn, vi xử lý Các linh kián đ°ợc chÁ t¿o bái công nghá CMOS có tính cháng nhißu cao, đß tin cÁy cao, chi phí sÁn xu¿t th¿p, tiêu thụ đián năng khi á tr¿ng thái OFF th¿p, có kích th°ác r¿t bé và đß delay nhß, tiêu thụ ít năng l°ợng và sinh ra ít nhiát h¢n so vái các m¿ch logic khác nh° TTL& [4] [5]

2.2 LÝ THUY¾T CÔNG NGHÞ CHUYÞN ĐâI ADC

2.2.1 Khái nißm và các b°ác c¢ bÁn cÿa chuyßn đãi ADC

ChuyÅn đổi ADC là quá trình chuyÅn đổi tín hiáu t°¢ng tā sang tín hiáu sá Đây là quá trình biÅu dißn các thông tin á tín hiáu t°¢ng tā thành chuỗi các tín hiáu sá 0,1 Mục đích của viác chuyÅn đổi ADC là giÁm thiÅu khái l°ợng lán các giá trị trong thông tin của tín hiáu t°¢ng tā, giÁm nhißu và dß xử lý Hình 2.1 d°ái đây

đồ án

7 là s¢ đã khái tổng quát của chuyÅn đổi ADC trình bày khái quát mô hình chuyÅn đổi t°¢ng tā-sá, trong đó đÁu vào là tín hiáu t°¢ng tā và đÁu ra là tín hiáu sá [6]

Hình 2.1: S¢ đã khái tổng quát chuyÅn đổi ADC [6]

Quá trình chuyÅn đổi ADC gãm 4 b°ác: L¿y m¿u và giÿ (PAM), l°ợng tử hóa, mã hóa nhị phân và mã hóa sá-sá

PAM là quá trình l¿y m¿u và t¿o ra chuỗi xung tuân theo định lý Nyquist đó là tÁn sá l¿y m¿u phÁi lán h¢n hoặc bằng 2 lÁn tÁn sá cao nh¿t của tín hiáu:

Fs ≥ 2Fimax (2.1) Vái Fs là tÁn sá l¿y m¿u và Fimax là tÁn sá lán nh¿t của tín hiáu t°¢ng tā cÁn l¿y m¿u Mục đích cho viác này là đÅ khôi phục tín hiáu sá chính xác nh¿t có thÅ Hình 2.2 d°ái đây cho th¿y sā khác biát giÿa tín hiáu t°¢ng tā và tín hiáu sau khi đã đ°ợc l¿y m¿u, trong đó hình bên trái là tín hiáu tr°ác khi l¿y m¿u và hình bên phÁi là tín hiáu sau khi l¿y m¿u:

Hình 2.2: Tín hiáu t°¢ng tā (a) và tín hiáu sau khi l¿y m¿u(b) [6] L°ợng tử hóa: Là quá trình gán giá trị cho tín hiáu và mức đã định sẵn khi l¿y m¿u Có thÅ hiÅu đây là quá trình biÁn các giá trị rßi r¿c của tín hiáu thành các giá trị sá nguyên t°¢ng ứng Trong quá trình l°ợng tử hóa, tín hiáu l¿y m¿u đ°ợc l°ợng tử hóa thành mã sá t°¢ng ứng bằng bß l°ợng tử hóa B°ác này làm tròn đián áp đÁu vào t°¢ng tā thành các b°ác đián áp rßi r¿c, do đó s¿ gây ra sai sá Do vÁy

đồ án

8 phÁi xác định đ°ợc mức quy tròn l°ợng tā hóa gọi là ∆x và h¿n chÁ sā sai sá bằng cách tăng tÁn sá l¿y m¿u Vái A là phÁn nguyên, y(k) là giá trị nguyên cÁn biÁn đổi thành Công thức tính đß l°ợng tử hóa nh° sau [7]:

x(k) = A.{y(k.∆t) +0.5} (2.2) Xét ví dụ bÁng 2.1 sau vái giá trị tín hiáu tr°ác và sau khi l°ợng tử hóa:

BÁng 2-1: Giá trị rßi r¿c của tín hiáu sau khi l¿y m¿u và sau khi l°ợng tử hóa

Giá trị sau khi PAM l¿y m¿u Sau khi l°ợng tử hóa

Sau cùng b°ác mã hóa sá-sá Đây là quá trình chuyÅn đổi các tổ hợp nhị phân thành các tín hiáu sá đÅ xu¿t ra á ngõ ra theo các mã Unipolar hay Bipolar& [7]

2.2.2 Nguyên lý ho¿t đßng tãng quan cÿa ADC

ADC ho¿t đßng dāa trên mßt sá lo¿i m¿ch nh¿t định, mßt bß ADC hoàn chỉnh s¿ gãm bß lọc AAF, m¿ch l¿y m¿u và giÿ S/H, bß l°ợng tử hóa, bß quantizer đ°ợc minh họa nh° hình 2.3 bên d°ái vái tín hiáu ngõ vào t°¢ng tā và tín hiáu ngõ ra là tín hiáu sá

đồ án

9

Hình 2.3: S¢ đã nguyên lý ho¿t đßng tổng quan của ADC [7] Trong hình trên, bß lọc AAF đ°ợc đặt á phía tr°ác m¿ch giÿ S/H đÅ lo¿i bß tín hiáu nhißu không mong muán cao h¢n tÁn sá Nyquist làm suy giÁm ch¿t l°ợng tín hiáu TiÁp đÁn là m¿ch giÿ có vai trò ổn định tín hiáu, giÿ tín hiáu t°¢ng tā là mßt giá trị cá định trong quá trình chuyÅn đổi vì tín hiáu t°¢ng tā có thÅ thay đổi giá trị liên tục [6] ĐÁu vào tín hiáu t°¢ng tā U(t) thay đổi liên tục đ°ợc l¿y m¿u thành đián áp t°¢ng đ°¢ng t¿i từng thßi điÅm riêng biát trong quá trình l¿y m¿u Đián áp l¿y m¿u đ°ợc giÿ trong khoÁng thßi gian th°ßng bằng mßt nửa chu kỳ tín hiáu l¿y m¿u T Đián áp t°¢ng tā đ°ợc l¿y m¿u V [n] có công thức [7]:

V [n] = U(t) - δ(t − n · T) (2.3) Trong đó hàm delta δ(t) là xung đ¢n vị Đây là xung tín hiáu mà giá trị chỉ tãn t¿i t¿i mßt thßi điÅm cá định trên trục thßi gian

2.3 CÁC BÞ CHUYÞN ĐâI ADC NGÀY NAY

2.3.1 ADC đißn áp tham chi¿u bÁc thang

ADC đián áp tham chiÁu bÁc thang có c¿u t¿o chính là thanh ghi, m¿ch đÁm và sử dụng xung clock đÅ ho¿t đßng M¿ch đÁm ho¿t đßng dāa vào xung clock, giá trị của m¿ch đÁm s¿ tăng đÁn khi nào VAX ≥ VA+VT-ADC t¿o ra d¿ng sóng có hình bÁc thang Hình 2.4 d°ái đây minh họa s¢ đã khái của ADC đián áp tham

đồ án

10 chiÁu bÁc thang ho¿t đßng theo xung clock vái các khái Op-amp so sánh, khái DAC và cổng AND [8]

Hình 2.4: S¢ đã khái đián áp tham chiÁu bÁc thang b) d¿ng sóng của ADC

đián áp tham chiÁu bÁc thang [8] Trong s¢ đã này, m¿ch dùng bß DAC, m¿ch đÁm, Op-amp so sánh và sử dụng cổng logic AND đÅ điÃu khiÅn Khi ngõ vào chuyÅn đổi VA > 0, quá trình chuyÅn đổi bắt đÁu vái xung Start kích c¿nh lên đÅ đ°a m¿ch đÁm và tr¿ng thái reset, cổng AND s¿ c¿m xung clock s¿ đi vào m¿ch đÁm Khi t¿t cÁ các bit ngõ vào DAC bằng 0 thì VAX = 0 Mặc khác EOC = <1= vì VA > VAX Xung clock s¿ đ°ợc đ°a vào m¿ch đÁm khi START trá và tr¿ng thái mức <0= Lúc này m¿ch đÁm bắt đÁu đÁm và giá trị đÁm tăng dÁn theo từng bÁc á ngõ ra VAX Quá trình đÁm s¿ tiÁp tục khi VAX lán h¢n VA mßt khoÁng giá trị là VT Lúc đó, EOC = <0=, ngăn xung clock, không cho phép tiÁp tục đÁm Lúc này đã hoàn t¿t quá trình đÁm và ADC s¿ giÿ giá trị này và chß cho đÁn khi có sā xu¿t hián của xung START kÁ tiÁp [8]

2.3.2 Flash ADC

Flash ADC là lo¿i ADC có tác đß cao nh¿t vì nó thāc hián viác chuyÅn đổi song song, ho¿t đßng không cÁn xung clock nh°ng đổi l¿i là dián tích chiÁm r¿t nhiÃu vì có nhiÃu bß so sánh tích hợp t°¢ng đ°¢ng vái sá bit của sá nhị phân muán chuyÅn đổi Mßt bß Flash ADC chuyÅn đổi tín hiáu t°¢ng tā sang tín hiáu nhị phân vái các sá nhị phân 8-bit thì yêu cÁu cÁn có 256 mức so sánh, t°¢ng đ°¢ng vái sá l°ợng ngõ vào r¿t nhiÃu Tổng quát, 1 m¿ch chuyÅn đổi ADC n bit s¿ có 2n -1 bß

đồ án

11 so sánh, m¿ch mã hóa °u tiên 2n đ°ßng sang n đ°ßng và 2n trá phân áp Hình 2.5 d°ái đây là s¢ đã khái m¿ch của Flash ADC 3-bit vái ngõ vào m¿ch mã hóa °u tiên tác đßng mức cao [8]

Hình 2.5: S¢ đã khái m¿ch của Flash ADC 3-bit vái ngõ vào m¿ch mã hóa °u

tiên tác đßng mức cao [8] Trong s¢ đã m¿ch này, giá trị đÁu vào Vi cá định nh°ng giá trị của đián áp tham chiÁu Vref l¿i thay đổi qua các nút thông qua các trá phân áp đÁu vào Các bß Op-amp so sánh các bit á 2 đÁu vào <+= và <-= NÁu giá trị Vi đ°a vào lán h¢n giá trị Vref ban đÁu thì toàn bß các ngõ ra của các bß so sánh s¿ lên mức <1= NÁu Vi có giá trị nhß h¢n Vref ban đÁu thì s¿ có ít nh¿t mßt ngõ ra của Op-amp bằng <0= theo thứ tā từ trên xuáng d°ái Vref bị giÁm dÁn giá trị bái các trá phân áp nên đÁn mßt lúc nào đó Vi s¿ lán h¢n Vref Lúc này s¿ có mßt hoặc nhiÃu ngõ ra của bß so sánh lên mức <1= Bß mã hóa °u tiên nhÁn tín hiáu là mßt chuỗi các bit <0= và <1= á đÁu vào, mã hóa và cho ra tín hiáu sá t°¢ng ứng Vì ho¿t đßng không cÁn xung clock nên thßi gian chuyÅn đổi của Flash ADC chỉ phụ thußc chủ yÁu vào thßi gian delay bên trong các m¿ch so sánh và m¿ch mã hóa [8]

2.3.3 ADC XÃp xá liên ti¿p

ADC x¿p xỉ liên tiÁp đ°ợc sử dụng phổ biÁn trong đßi sáng hằng ngày Mặc dù có c¿u t¿o phức t¿p h¢n ADC tham chiÁu bÁc thang nh°ng thßi gian chuyÅn đổi

đồ án

12 l¿i nhanh h¢n và không phụ thußc vào đián áp ngõ vào Nguyên lý ho¿t đßng là sử dụng thuÁt toán x¿p xỉ liên tiÁp thāc hián chuyÅn đổi A/D qua nhiÃu chu kỳ xung clock bằng cách tìm hiÅu và các bit đã xác định tr°ác đó và dāa vào đó đÅ tìm bit quan trọng tiÁp theo Ph°¢ng pháp này nhằm mục đích giÁm đß phức t¿p của m¿ch và mức tiêu thụ đián năng bằng cách sử dụng ph°¢ng pháp nái tiÁp và giÁi quyÁt mßt bit trên mỗi chu kỳ clock Theo thứ tā từ MSB đÁn LSB, khi mßt bit đ¿t đ°ợc mức logic <1= đÁu tiên thì bit tr°ác đó s¿ đ°ợc kiÅm tra xem có thÅ giÿ l¿i mức <1= hoặc phÁi thay đổi thành mức <0=, sau đó s¿ tiÁp tục l°u trÿ giá trị đã kiÅm tra cho đÁn khi hoàn t¿t viác chuyÅn đổi (bit EOC tích cāc) Đián áp đ°ợc sử dụng đÅ so sánh đ°ợc t¿o ra bái mßt DAC d°ái sā điÃu khiÅn của khái Control logic (SAR) Hình 2.6 d°ái đây là s¢ đã khái của ADC x¿p xỉ liên tiÁp [9]

Hình 2.6: S¢ đã khái của ADC x¿p xỉ liên tiÁp Theo s¢ đã trên, ADC x¿p xỉ liên tiÁp sử dụng mßt chu kỳ xung nhịp cho S&H và mßt chu kỳ xung nhịp đÅ xác định từng bit, do đó yêu cÁu khoÁng thßi gian xung nhịp (n+1) cho chuyÅn đổi n-bit S&H là quá trình l¿y m¿u đÁu vào trong chu kỳ xung nhịp đÁu tiên và giÿ nó trong N khoÁng xung nhịp liên tiÁp Bß Logic SAR điÃu khiÅn DAC theo thuÁt toán gÁn đúng liên tiÁp SAR s¿ dā đoán bit tiÁp theo, sau đó bit này đ°ợc xác nhÁn hay không bái đÁu ra của bß so sánh Khi kÁt thúc so sánh, giá trị nhị phân á đâu ra chính là giá trị chuyÅn đổi t°¢ng ứng [9]

2.3.4 Pipelined ADC

Pipelined ADC có đß phân giÁi từ trung bình đÁn cao nh° SAR ADC, tuy nhiên, Pipelined ADC có thÅ đ¿t đ°ợc tác đß l¿y m¿u r¿t cao vì nó không yêu cÁu tÁn sá xung nhịp lán đÅ thāc hián chuyÅn đổi đß phân giÁi cao Tuy nhiên, lo¿i ADC này ho¿t đßng v¿n phụ thußc vào xung clock nên tác đß s¿ không nhanh bằng Flash ADC Hình 2.7 d°ái đây là s¢ đã khái của single stage Pipelined ADC [10]

đồ án

13

Hình 2.7: S¢ đã khái của single stage Pipelined ADC [10]

à hình này, Trong chu kỳ xung clock đÁu tiên, N/2 Bit quan trọng nh¿t (MSB) đ°ợc phân giÁi (trong đó N là sá bit á đÁu ra ADC cuái cùng) Trong chu kỳ xung nhịp thứ hai, N/2 của MSB đã phân giÁi đ°ợc lo¿i bß khßi đÁu vào, tín hiáu còn l¿i đ°ợc khuÁch đ¿i lên toàn thang đo đÅ tái đa hóa dynamic range và sau đó, N/2-bit còn l¿i đ°ợc phân giÁi ĐÁu ra single stage Pipelined ADC lÁn hứ nh¿t s¿ là đÁu vào cho quá trình tiÁp theo th°ßng đ°ợc gọi là 'd° l°ợng' Do đó, sá l°ợng bß so sánh cÁn thiÁt trong cách tiÁp cÁn hai giai đo¿n là 2/2+1, th¿p h¢n Flash ADC khi N > 2 [10]

2.3.5 Sigma Delta ADC

Sigma-delta ADC là mßt trong nhÿng lo¿i ADC đ°ợc sử dụng phổ biÁn nh¿t vì có đß chính xác cao, có °u điÅm là cung c¿p đÁu ra có đß ãn th¿p, đß phân giÁi cao vì có dùng Low-pass-Filter Sigma Delta ADC sử dụng kỹ thuÁt l¿y m¿u quá mức - mßt kỹ thuÁt đ°ợc sử dụng đÅ l¿y m¿u tín hiáu á tác đß cao h¢n nhiÃu so vái tác đß Nyquist [11]

L¿y m¿u quá mức là kỹ thuÁt có tác dụng làm tăng đß phân giÁi của tín hiáu nh°ng l¿i phÁi giÁm thông l°ợng Ngoài viác cung c¿p khÁ năng tái t¿o tín hiáu đÁu vào analog có đß phân giÁi cao, viác l¿y m¿u quá mức còn có tác dụng tăng tỷ lá tín hiáu trên nhißu (signal-to-noise ratio) và tránh hián t°ợng răng c°a [11]Viác l¿y m¿u quá mức r¿t hÿu ích cho viác giÁm nhißu trong băng tÁn Mặc dù kỹ thuÁt này có thÅ nâng cao đß phân giÁi nh°ng s¿ làm giÁm tác đß chuyÅn đổi và tăng

đồ án

14 mức tiêu thụ đián năng ĐÅ khắc phục nhÿng nh°ợc điÅm này, các há tháng sá th°ßng kÁt hợp vái kỹ thuÁt định hình nhißu (noise-shape-technique) [12]

Hình 2.8 d°ái đây là s¢ đã khái của Sigma-delta ADC vái 4 khái nh° sau:

Hình 2.8: S¢ đã khái của Sigma-delta ADC Các các khái chính c¿u t¿o nên Sigma-delta ADC là bß khuÁch đ¿i sai phân, bß tích hợp, bß so sánh, DAC và bß Low-pass-Filter Bß khuÁch đ¿i sai phân đ°ợc sử dụng đÅ lo¿i bß d¿ng sóng analog của tín hiáu đÁu vào, t¿o ra đián áp giÁm nhißu có thÅ đ°ợc cung c¿p cho bß tích hợp TiÁp theo là bß khuÁch đ¿i tích hợp thāc hián phép toán tích phân trên đÁu ra của bß khuÁch đ¿i sai phân TiÁp đÁn là khái so sánh thāc hián ho¿t đßng chuyÅn đián áp t°¢ng tā sang giá trị sá ĐÁu ra đ°ợc kÁt nái vái bß DAC 1-bit có tác dụng chuyÅn đổi tín hiáu sá thành tín hiáu t°¢ng tā cÁn thiÁt đÅ cung c¿p phÁn hãi âm cho bß khuÁch đ¿i vi sai Bß lọc thông th¿p có tác dụng lọc và lo¿i bß các tín hiáu có tÁn sá cao đÅ cho ra d¿ng tín hiáu chính xác [12]

2.4 M¾CH LÂY M¾U VÀ GIþ

2.4.1 Nguyên lý và vai trò cÿa m¿ch lÃy m¿u và giÿ

Nguyên lý: M¿ch l¿y m¿u và giÿ có r¿t nhiÃu kiÁn trúc khác nhau Nhìn chung á b¿t kỳ kiÁn trúc nào, m¿ch l¿y m¿u và giÿ chứa mßt công tắc và mßt tụ đián à chÁ đß l¿y m¿u, khi tín hiáu l¿y m¿u á mức cao, công tắc đ°ợc kÁt nái, m¿ch s¿ cho phép tín hiáu analog vào Sau đó, nó giÿ giá trị á tụ đián khi tín hiáu l¿y m¿u chuyÅn sang mức th¿p Vì vÁy, m¿ch l¿y m¿u và giÿ cung c¿p đián áp không đổi á đÁu vào của ADC trong quá trình chuyÅn đổi Chức năng chính của ADC là l¿y

đồ án

15 m¿u đÁu vào và giÿ liên tục trong mßt thßi gian đÅ t¿o đÁu ra đ°ợc l¿y m¿u trong các khoÁng thßi gian riêng biát đÅ cung c¿p cho các khái kÁ tiÁp trong thiÁt kÁ [13]

Vai trò: M¿ch l¿y m¿u và giÿ có vai trò giÿ mức đián áp đÁu vào cá định trong quá trình chuyÅn đổi ADC, quá trình chuyÅn đổi s¿ bị Ánh h°áng nÁu tín hiáu Analog đián áp đÁu vào thay đổi liên tục

2.4.2 Các lo¿i m¿ch lÃy m¿u và giÿ

- M¿ch l¿y m¿u và giÿ Open-Loop Đây là mßt lo¿i m¿ch l¿y m¿u và giÿ đ°ợc sử dụng đÅ l¿y m¿u các tín hiáu đ¢n giÁn và giÿ mức đián áp trong mßt khoÁng thßi gian duy nh¿t M¿ch Open-Loop bao gãm mßt sá lo¿i công tắc, tụ đián và bß đám á đÁu vào và đÁu ra Hình 2.9 d°ái đây là s¢ đã nguyên lý m¿ch l¿y m¿u và giÿ Open-Loop [14]

Hình 2.9: S¢ đã nguyên lý m¿ch l¿y m¿u và giÿ Open-Loop [14] KiÁn trúc đ¢n giÁn này cho phép thiÁt kÁ á tác đß r¿t cao, nh°ng vì nó không mang l¿i lợi ích và phÁn hãi nên đß chính xác không cao

- M¿ch l¿y m¿u và giÿ Close-Loop KiÁn trúc của m¿ch l¿y m¿u và giÿ Close-Loop bao gãm 2 bß so sánh, tụ đián và công tắc mắc theo kiÅu hãi tiÁp H¿n chÁ của kiÁn trúc này là tác đß bị giÁm nh°ng đß chính xác cao h¢n [14] Hình 2.10 d°ái đây là s¢ đã nguyên lý m¿ch l¿y m¿u và giÿ Close-Loop

Hình 2.10: S¢ đã nguyên lý m¿ch l¿y m¿u và giÿ Close-Loop [14] - M¿ch l¿y m¿u và giÿ Switched-Capacitor

đồ án

16 Đây là mßt lo¿i m¿ch l¿y m¿u và giÿ đ¢n giÁn th°ßng đ°ợc sử dụng trong các bß chuyÅn đổi đ¢n giÁn sang nâng cao hoặc bß chuyÅn đổi t°¢ng tā sang kỹ thuÁt sá hoặc trong các há tháng khác yêu cÁu viác nghiêm ngặt l¿y m¿u và giÿ chính xác tín hiáu Các tín hiáu đ°ợc biÅu thị bằng đián áp trên các tụ đián trong m¿ch Các đián áp đ°ợc chuyÅn đổi giÿa các tụ đián theo cách sao cho m¿ch thāc hián chức năng đ°ợc yêu cÁu [14]

- M¿ch l¿y m¿u và giÿ MOSFET Switch Đây là lo¿i m¿ch l¿y m¿u và giÿ kÁt nái đián áp đÁu vào vái tụ đián, cho phép hoặc cho phép m¿ch s¿c và l°u trÿ đián áp đ°ợc l¿y m¿u Hình 2.11 d°ái đây là s¢ đã nguyên lý m¿ch l¿y m¿u và giÿ MOSFET Switch [15]

Hình 2.11: S¢ đã nguyên lý m¿ch l¿y m¿u và giÿ MOSFET Switch [15] KiÁn trúc này dùng NMOS thay cho PMOS là vì h¿t tÁi đián của NMOS là các electron linh đßng h¢n của PMOS là các lỗ tráng Do đó, m¿ch s¿ có tác đß nhanh h¢n Thêm vào đó, kích th°ác của NMOS nhß h¢n PMOS s¿ giúp m¿ch tiÁt kiám đ°ợc dián tích

KiÁn trúc này có nhÿng h¿n chÁ nh¿t định Khi NMOS ng°ng d¿n, mßt phÁn đián tích kênh của bóng bán d¿n NMOS s¿ tích tụ trên tụ đián Vì vÁy có nguy c¢ s¿ gây ra méo đián áp đÁu ra [15]

2.5 KI¾N TRÚC R-2R DAC PHÂN PHÞI L¾I ĐIÞN TÍCH

Bß chuyÅn đổi DAC chuyÅn đổi từ kỹ thuÁt sá á đÁu ra của logic SAR thành giá trị t°¢ng tā và làm đÁu vào thứ hai của bß so sánh Sau đó, giá trị này đ°ợc so sánh vái tín hiáu đÁu vào Trong bß chuyÅn đổi DAC có sẵn ho¿t đßng l¿y m¿u và giÿ gọi là DAC phân phái l¿i đián tích (charge redistribution DAC) Lo¿i DAC này tiêu thụ ít năng l°ợng h¢n và ít lỗi không kháp h¢n so vái DAC dāa trên đián trá DAC phân phái l¿i đián tích có thßi gian chuyÅn đổi nhanh và đ°ợc chÁ t¿o dß dàng [16] KiÁn trúc DAC mà nhóm sinh viên sử dụng trong đà tài là R-2R DAC

đồ án

17

Ki¿n trúc R-2R DAC

KiÁn trúc này sử dụng đián trá ho¿t đßng nh° các nút chia áp là mßt trong các kiÁn trúc DAC sử dụng đián trá phổ biÁn nh¿t ngày nay Đây là mßt trong nhÿng lo¿i kiÁn trúc DAC phổ biÁn nh¿t vì dß dàng kÁt nái vái các giá trị đián trá 1k Ohm, 2kOhm là lo¿i linh kián đ°ợc chÁ t¿o dß dàng Hình 2.12 sau đây là hình Ánh ma trÁn đián trá đ°ợc sử dụng trong kiÁn trúc R -2R DAC [17]

Hình 2.12: Ma trÁn đián trá đ°ợc sử dụng trong kiÁn trúc R -2R DAC [17] Các đián trá đóng vai trò nh° các nút chia áp Vái Vref là đián áp tham chiÁu, giá trị Vref s¿ đ°ợc chia lÁn l°ợt t¿i các nút N0, N1 đÁn NN-1 và s¿ cho ra kÁt quÁ giá trị đián áp t°¢ng tā t°¢ng ứng M¿ng l°ái đián trá này đ°ợc bá trí theo cách t¿o ra mßt ladder (thang đián trá) R-2R Đián trá R có giá trị cá định, và đián trá 2R có giá trị g¿p đôi đián trá R Ngoài ra, kiÁn trúc sử dụng các công tắc đián tử th°ßng là các transistor MOSFET hoặc công tắc logic CMOS, đ°ợc điÃu khiÅn bái các bit của tín hiáu sá đÁu vào Mỗi công tắc kÁt nái vái mßt nút của m¿ng R-2R, thay đổi đ°ßng đi của dòng đián theo giá trị bit t°¢ng ứng (0 hoặc 1) Vref là đián áp tham chiÁu s¿ cung c¿p đián áp chuẩn đÅ chuyÅn đổi tín hiáu sá thành tín hiáu t°¢ng tā [17] Từ đây, giá trị Vout s¿ đ°ợc tính bái công thức:

Vout = Vref ∑ā21ÿ�㕖

Đián áp ngõ ra s¿ đ°ợc đ°a vào trong bß Op-amp khuÁch đ¿i có tác dụng cách ly đÁu ra của m¿ch DAC khßi tÁi bên ngoài và đÁm bÁo rằng tín hiáu ra không bị sụt áp khi kÁt nái vái các m¿ch khác [17] Hình 2.13 sau đây là hình của bß chuyÅn đổi R -2R DAC

đồ án

18

Hình 2.13: KiÁn trúc R-2R DAC [17]

2.6 KI¾N TRÚC SAR CONTROL LOGIC

KiÁn trúc Control Logic đ°ợc thāc hián trong đà tài nhóm sinh viên đã chọn đ°ợc đà xu¿t bái nhà nghiên cứu Rossi sử dụng ít Flip Flop h¢n còn gọi là Non-redundant Successive Approximation Control Logic và cÁn ít nh¿t N Flip-Flop cho mßt SAR ADC N bit KiÁn trúc này có c¿u t¿o gãm các Flip-Flop, m¿ch MUX 3-1 và các cổng OR t°¢ng ứng vái A và B là các chân điÃu khiÅn của các bß MUX 3-1 Khái Flip-Flop kÁt hợp vái m¿ch MUX 3-1 đ°ợc dùng đÅ l°u và dā đoán kÁt quÁ Hình 2.14 d°ái đây là s¢ đã nguyên lý của Control Logic và s¢ đã nguyên lý của 1 block trong khái Control Logic [18]

Hình 2.14: a) S¢ đã nguyên lý Control Logic b) s¢ đã nguyên lý 1 block trong

khái Control Logic [18]

đồ án

19 ĐÁu tiên, á tr¿ng thái reset, ngõ ra MSB s¿ á mức cao và các ngõ khác á mức th¿p à xung clock thứ nh¿t, ngõ ra Qn-1 s¿ lên <1= và Qn s¿ l¿y giá trị của ngõ ra bß so sánh à xung clock tiÁp theo, Qn-2 s¿ lên 1, Qn-1 s¿ l¿y giá trị ngõ ra của bß so sánh và Qn s¿ giÿ nguyên giá trị hay nói cách khác, logic điÃu khiÅn SAR đ°a ra quyÁt định dāa trên đÁu ra của bß so sánh NÁu nó á mức cao, MSB v¿n là <1= nÁu không thì SAR thay đổi MSB thành <0= Do đó, giá trị của MSB đ°ợc xác định ngay và đãng thßi SAR đặt MSB tiÁp theo thành mức <1= [18]

2.7 KHÞI SO SÁNH COMPARATOR

M¿ch Op – amp (Operation Amplifier) là m¿ch so sánh tín hiáu đÁu vào vái tín hiáu tham chiÁu và đ°a ra đÁu ra t°¢ng ứng Nó s¿ cho tín hiáu d°¢ng hoặc logic <1= b¿t cứ khi nào tín hiáu đÁu vào lán h¢n tín hiáu tham chiÁu và âm hoặc logic <0= khi tín hiáu đÁu vào nhß h¢n tín hiáu tham chiÁu

Nguyên lý so sánh: Khi Vin lán h¢n Vref thì Vout s¿ bằng vái mức đián áp +Vdd Ng°ợc l¿i khi Vin nhß h¢n Vref thì Vout s¿ bằng vái mức đián áp – Vdd

M¿ch Two –stage Op-amp:

KiÁn trúc khái so sánh mà nhóm sinh viên sử dụng trong đà tài là Two-stage Op-amp Do c¿u trúc đ¢n giÁn và đß bÃn cao, m¿ch Two –stage Op-amp đ°ợc sử dụng rßng rãi Nó cũng có mức tăng DC cao cũng nh° ph¿m vi dao đßng đián áp đÁu ra rßng Transitor MI và M2 cùng nhau t¿o thành mßt bß khuÁch đ¿i vi sai, chuyÅn đổi đián áp vi sai thành dòng đián trong giai đo¿n đÁu tiên của thiÁt kÁ bß khuÁch đ¿i Dòng đián vi sai này sau đó đ°ợc gửi đÁn m¿ch current mirror, đ°ợc t¿o bái Transistor M3 và M4, giúp phục hãi chênh lách đián áp giÿa hai giai đo¿n ĐÁu ra của bß khuÁch đ¿i ho¿t đßng giai đo¿n đÁu tiên và c¢ bÁn giáng vái đÁu ra của bß khuÁch đ¿i đián áp vi sai Transistor M6 chịu trách nhiám cung c¿p cho cặp vi sai dòng đián phân cāc I Giai đo¿n thứ hai là common source MOSFET amplifier Tansistor M7 chuyÅn đổi đián áp đÁu vào của giai đo¿n thứ hai thành dòng đián Common source transistor đ°ợc tÁi tích cāc vái current sink load M8, đãng thßi biÁn dòng đián trá l¿i thành đián áp á đÁu ra của bóng bán d¿n Transitor M8 không cung c¿p đß phân cāc cho M7, M7 đ°ợc phân cāc từ phía cổng của bóng bán d¿n M8 Có thÅ nói giai đo¿n thứ hai của bß so sánh ho¿t đßng t°¢ng tā

đồ án