Chương 4 Các sơ đồ cơ bản của tầng KĐ tín hiệu nhỏ và mạch ghép pot

Bộ môn kỹ thuật điện tử Trường ĐHGTVT Chương 4 Các sơ đồ cơ bản của tầng KĐ tín hiệu nhỏ và mạch ghép 4.1 Nguyên tắc chung phân tích mạch KĐ Khi phân tích sơ đồ của một tầng KĐ vấn đề cơ bản nhất là chọn được cách biểu diễn thích hơp cho các phần tử tích cực, với khu vực tín hiệu nhỏ, tần số thấp thường dùng sơ đồ tương đương hình ∏ cho phép minh họa đầy đủ tính chất vật lí của mạch hoặc sơ đồ tương đương mạng 4 cực. Với tần số cao thường dùng sơ đồ tương đương Y vì xuất hiện nhiều yếu tố điện dẫn kí sinh ảnh hưởng tới mạch điện Các tham số cơ bản khi phân tích tầng KĐ: Trở kháng vào Zv; trở kháng ra Zr: hệ số KĐ dòng Ki; hệ số KĐ điện áp Ku và hệ số KĐ công suất Kp Bộ môn kỹ thuật điện tử Trường ĐHGTVT 4.2 Phân tích sơ đồ EC • 1. Chế độ tĩnh: Nhiệm vụ của tính toán chế độ tĩnh là xác định điểm công tác tĩnh và giá trị các linh kiện của mạch cung cấp. • Giả thiết biên độ điện áp ra yêu cầu Ur= 2V, dùng BJT cóβ=100; UCER= 0.5V • Các bước thiết kế: • Bước 1: tính lương biến đổi điện áp ra trên C ΔUc=2Ur=4V. Đồng thời điện áp tối thiểu trên C Ucmin=UE+UCER do có sử dụng HT âm dòng điện qua RE, để đảm bảo ổn định chon Ucmin=2,5V do đó Ucc≥Ucmin + ΔUc= 6,5V. Do còn sụt áp trên điện trở RC chúng ta chọn Ucc= 8V. • Bước 2: Xác định điện áp trên RE để ổn định điểm làm việc, như trên đã chọn UE=2V. Bộ môn kỹ thuật điện tử Trường ĐHGTVT • Bước 3: Chọn Ic, vì không yêu cầu đặc biệt nên có thể chọn tùy ý, với tín hiệu nhỏ thường chọn Ic cỡ mA. Ở đây chọ Ic=1mA. • Bước 4: Tính RE=UE/IE~UE/Ic= 2kΩ • Bươc 5: Chọn Ip=10IB~10Ic/β=100μA • Bước 6: Tính (R1+R2)= Ucc/Ip = 80kΩ • Bước 7: Tính R1=UB/Ip=(UE+UBE)/Ip= (2+0,7)/10‾ 4  =27kΩ (dùng điện trở chuẩn). • Bước 8: Tính R2=(R1+R2)-R1=80-27=53kΩ. Chọn R2=56kΩ. • Bước 9: Chọn điện áp tĩnh trên C. Vì không có yêu cầu đặc biệt, nên không cho trước Rc. Chọn UCo sao cho nằm giữa dải động, tức: • UCo=Ucc-1/2.(Ucc-UE-UCER)= 8-1/2.(8-2-0,5)=5.25V • Bước 10: Tính Rc=(Ucc-UCo)/Ic= (8-5,25)/10‾ 3 = 2,75kΩ~2,7kΩ. • Tính công suất tổn hao trên C của BJT: Pth=Ic(Uco-UE) = 10‾³(5,25-2) = 5,25mW <Pth cho phép của BJT Bộ môn kỹ thuật điện tử Trường ĐHGTVT ~ R2 R1 RE RC CE Ct Ur Ip UB UE Rn Un ~ IB Un Rn B rbe UB UE RE (1+β)IB Ur RC rce C E Ic ~ Un Rn rbe rce RC Ur (1+β)IB βIB B C E Bộ môn kỹ thuật điện tử Trường ĐHGTVT • 2. Xác định tham số khi không có HT âm dòng xoay chiều • Hệ số KĐ điện áp: Kutp=Ur/Un= Ku.(Ube/Un)= (IcRc/IBrbe).(rbe/(rbe+Rn)= -β[(Rc//rce)/rbe].[rbe/(rbe+Rn)= -β(Rc//rce)/(rbe+Rn) • Hỗ dẫn S=h21e/h11e =β/rbe thay vào ta có: • Kutp = -S(Rc//rce)/(1+Rn/rbe) • Thường Rn<<rbe và rce >>Rc thì Kutp đạt giá trị cực đại: Kutp= Ku= -SRc • Đồng thời rbe ~ βrd = β(UT/IE)~ β(UT/IC) • ở đây rd là điện trở khếch tán emitter=dUBE/dIE =UT/IE, UT=26mV • Vậy: Kutp ~ -ICRC/UT • Để hợp lí thường chọn ICRC lớn hơn nửa giá trị Ucc là vừa. • Ki =IC/IB = βIB(Rc//rce)/IBRc= β rce/(Rc+ rce)~ β • Zv = Rn+rbe • Zr = rce//Rc ~ Rc Bộ môn kỹ thuật điện tử Trường ĐHGTVT • 3. Sơ đồ có HT âm dòng xoay chiều (ít dùng) • Để dễ tính toán ta thay rce và RE bằng Rco : • Trong đó: • Thay vào ta có: cng rh co I U r −= ∗ + == ben n Bcng rR U II ββ ceBEBrh rIRIU β −= Eben n ceBcerh RrR U rIrU ++ −=−= ββ )1( ])1([ Eben E ce beEn Eiben ceco RrR R r rRR RKrR rr ++ +≈ ++ +++ ≈ β Bộ môn kỹ thuật điện tử Trường ĐHGTVT • Hệ số KĐ toàn phần: • Vậy HT âm làm giảm HSKĐ toàn phần g lần với: • Nếu mạch có HT âm sâu, (1+β)RE>>rbe+Rn, ta có: • Hệ số K i: • Trở kháng vào: • Trở kháng ra: • ở đây chỉ xét trong vòng có HT, trở kháng ra toàn mạch vẫn ~ Rc )1)(( )//( )1( )//( Eben E Eben coc Eben coc utp RrR R RrR rR RrR rR K ++ +++ −= +++ −≈ β β β β Eben E RrR R g ++ += β 1 E c E coc utp R R R rR K −≈−≈ // β β ≈ + = co c i r R K 1 Ebenv RrRZ )1( β +++= cecor rrZ >>= Bộ môn kỹ thuật điện tử Trường ĐHGTVT 3. Xét với sơ đồ nguồn chung SC • Các sơ đồ SC có tính chất giống sơ đồ EC . Tuy nhiên FET có hệ số KĐ nhỏ hơn vì hỗ dẫn gm(S) của FET nhỏ hơn BJT. • Dòng vào coi = 0, do đó Kutp = Ur/Un • Trường hợp có HT với • Trường hợp không HT • Trở kháng ra Zr ~ RD • Cách phân tích các sơ đồ lặp Emitter (lặp cực nguồn) và BC (GC) cũng tương tự S D utp R SR K −= DSSD p II U S 2 = Dutp SRK −= Bộ môn kỹ thuật điện tử Trường ĐHGTVT • Các phương trình xác định tham số: • Zv=rbe+(1+β)(RE//Rt//rce)~β(RE//Rt) • Hệ số KĐ dòng: • Trở khá ng ra: • Đối với mạch lặp nguồn:Kutp~1 • Trở khá ng ra: • 4. Các sơ đồ BC 2 1 1 ββ ≈ ++ + == ce t E t B t i r R R R I I K E ben r R rR Z // )1( )( β + + ≈ SSs gs r RR S R r Z ≈≈ + = // 1 // 1 β T cc c ben cec utp U RI SR rR rRS K =≈ + = /1 )//( c T c v E v v I U I U I U Z ≈≈= Bộ môn kỹ thuật điện tử Trường ĐHGTVT 4.7 Tổng quan ba sơ đồ cơ bản dùng BJT và FET Mạch Tham số EC CC Lặp E BC SC DC Lặp S GC Ku Ki Zv Zr φ L L TB TB=>L π B L L B 0 L B B L 0 TB RL RL TB=>L π B RL RL B 0 TB B B L 0 [...]...• Tóm tắt các tính chất: • 1- Hỗ dẫn của FET nhỏ, nên Ku nhỏ đồng thời Zr của mạch lặp nguồn> lặp E • 2- Các mạch KĐ dùng FET có trở kháng vào RL(trừ mạch GC) • Mạch EC cho HSKĐ P lớn nhất • Mạch lặp E và lặp nguồn thường dung phối hợp trở kháng • Mạch BC và EC có HT âm dòng qua RE thường dùng lam nguồn dòng, mạch lặp E dùng làm nguồn áp • Mạch điều khiển bằng áp có f t hơn mạch điều khiển cao... mạch darlington ở mạch KĐCS Bộ môn kỹ thuật điện tử Trường ĐHGTVT • Mạch Kaskode: Sử dụng thêm một tầng làm nhiệm vụ ngăn cách ảnh hưởng của mạch ra đến mạch vào, đặc biệt ở tần số cao do HSKĐ áp của T1 nhỏ (ku1~1) do vậy điện dung Miller ở mạch vào nhỏ, do đó tần số giới hạn trên cùng bậc với tần số giới hạn trên của mạch BC, nhưng có trở kháng vào lớn hơn Đây là ưu điểm cơ bản của mạch Kaskode R1 RC... Ucc Rc1 CB T1 U’ra UV Bộ môn kỹ thuật điện tử Trường ĐHGTVT T1 U’ra Ura 4. 10 Bộ Khếch đại vi sai • 10.1 Xuất sứ: Bộ KĐVS ra đời nhằm đáp ứng nhu cầu KĐ tín hiệu một chiều, việc ghép giữa các tầng KĐ được thực hiện trực tiếp và tránh được hiên tượng trôi điểm làm việc ở đầu vào các bộ KĐ bán dẫn • 10.2 Cấu trúc và các tham số cơ bản • Hình 1: (a) (b) +Ucc Ur1 Rc +Ucc Rc Ur2 Uv1 Ur1 Uv2 2Re Rc Uv1 2Re... -Ucc+I0RE -Ucc Ucm Rc • Chú ý: Bộ KĐVS là bộ KĐ mắc 2 mạch KĐ một chiều đối xứng • 2 điện áp được KĐ là Ud=Uv1-Uv2 được KĐ lên Kudlần còn điện ápU U + v2 U cm = v1 vào có trị số bằng nhau (gọi là điện áp vào đồng 2 pha ) được KĐK udcm = U rvà U rud1>>Kd K lần 2 − K = U cm U U d d • HSKĐ hiệu: • Nếu lấy tín hiệu trên 1 đầu ra: Kud1=Ur1/Ud=Kud/2 • Khi đầu vào chỉ có điện áp đồng pha, cả hai T được điều khiển... tần mạch BC có nhiều ưu điểm hơn các mạch khác Bộ môn kỹ thuật điện tử Trường ĐHGTVT 4. 8 Một số sơ đồ mở rộng • 8.1 Sơ đồ Darlington • Được dùng trong mạch tích hợp, lặp emitter, HSKĐ dòng không đủ lớn hoặc yêu cầu tăng trở kháng vào • Một số cách mắc cơ bản: C T2 C B B T1 C B T1 T1 T2 T2 E C1 C 2 B T1 T2 E Bộ môn kỹ thuật điện tử Trường ĐHGTVT E E • • • • • • • • • • Trong đó a) mạch chuẩn, b), c) mạch. .. thuật điện tử Trường ĐHGTVT • Bảng 4. 5 đưa ra các tham số đặc trưng của bộ KĐVS đó là Kud (180, 9); Kcm (-1 /4, -1 /4) ; G(CMRR: hệ số nén tín hiệu đồng pha=Kud/Kcm) 40 0, 20; rd (5kΩ,∞); rcm (1MΩ, ∞); rrd (100kΩ, 100kΩ); Cv (45 0pF, 22.5pF) • Các tham số trên ứng với mạch mẫu có RC=RD=5k; RE=RS=10k; Rn=0; rce=rds=50k; β= 0; rbe=2.5k; Si =40 mA/V; S=2mA/V • Các chú ý khi dùng bộ KĐVS: • 1 Đặc tuến truyền đạt có... a) Một cách gần đúng có thể xác định HSKĐ tổng: IC~β1β2(IB1+ICBo1)+ICEo2+ICEo1 Các tham số cơ bản: β= β1β2 Rbe= rbe1+(1+ β1)rbe2 bỏ qua rbb thì ta có: rbe1~ β1(UT/IE1) rbe2~ β2(UT/IE2) Coi β1=β2 chúng ta có Rbe~2rbe1 Rce~rce2 Hỗ dẫn của sơ đồ (β1=β2): S= h21e/h11e~ β1β2/2rbe1= β1β2/2 β1 rbe2=S2/2 Vậy hỗ dân mạch darlington nhỏ hơn mạch đơn, do đó mạch có HSKĐ điện áp nhỏ hơn • Thường hay dùng mạch darlington... mạch đối xứng nên dòng trong các cực của 2 T như nhau nên có thể tách thành 2 nửa đối xứng như hình 1a, chân E của mỗi T được tách với trở E là 2RE, lúc này mạch có HT âm dòng qua 2RE Nếu giá trị điện trở này lớn (tương ứng –UCC âm lớn) thì Kcm tiến tới =0 • Sự khác nhau cơ bản là chế độ KĐ hiệu không có HT âm; chế độ KĐ đồng pha có HT âm làm giảm nhiều Kcm Bộ môn kỹ thuật điện tử Trường ĐHGTVT • Bảng... Rn=0; rce=rds=50k; β= 0; rbe=2.5k; Si =40 mA/V; S=2mA/V • Các chú ý khi dùng bộ KĐVS: • 1 Đặc tuến truyền đạt có độ dốc lớn nhất khi Ud= UBE1UBE2=0 • 2 Miền KĐ tuyến tính giới hạn trong phạm vi – UT . tử Trường ĐHGTVT Chương 4 Các sơ đồ cơ bản của tầng KĐ tín hiệu nhỏ và mạch ghép 4. 1 Nguyên tắc chung phân tích mạch KĐ Khi phân tích sơ đồ của một tầng KĐ vấn đề cơ bản nhất là chọn được cách biểu. tắt các tính chất: • 1- Hỗ dẫn của FET nhỏ, nên Ku nhỏ đồng thời Zr của mạch lặp nguồn> lặp E • 2- Các mạch KĐ dùng FET có trở kháng vào RL(trừ mạch GC) • Mạch EC cho HSKĐ P lớn nhất • Mạch. tử Trường ĐHGTVT 3. Xét với sơ đồ nguồn chung SC • Các sơ đồ SC có tính chất giống sơ đồ EC . Tuy nhiên FET có hệ số KĐ nhỏ hơn vì hỗ dẫn gm(S) của FET nhỏ hơn BJT. • Dòng vào coi = 0, do đó Kutp