Báo Cáo Ứng Dụng Psd Và Fpga Trong Thiết Kế Ghi Đo Bức Xạ.pdf

VAI TRÒ CHỨC NĂNG CỦA DSP VÀ FPGA1.. Xử lý tín hiệu số Xử lý tín hiệu số DSP là một trong những công cụ hữu hiệu nhất góp phần ph... công nghệ vi mạch điện tử thế hệ mới và vai trò của n

BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC ĐÀ LẠT

-o0o -BÁO CÁO ỨNG DỤNG PSD VÀ FPGA TRONG THIẾT KẾ GHI ĐO BỨC XẠ

Giáo viên hướng dẫn: Trần Hữu Duy Sinh viên thực hiện: Trần Hoàng Vũ Lớp: VLK31CH_U

Đà Lạt, ngày 19 tháng 11 năm 2023

MỤC LỤC

I VAI TRÒ CHỨC NĂNG CỦA DSP VÀ FPGA -113

1 Vai trò chức năng của DSP và FPGA -113

1.1 Xử lý tín hiệu số -113

1.2 M;ng c<c phần tử logic lâ ?p tr@nh đưCc -114

2 Ứng dụng của DSP và FPGA trong thiết bị điện tử -117

II PHƯƠNG PHÁP ĐIỆN TỬ SỐ -119

1 Phương ph<p khử tích chập bằng kỹ thuật lấy mẫu qua cửa sổ động (MWD) trong ph<t triển thuật to<n DSP -119

1.1 Giới thiệu -119

1.2 T<i cấu trúc điện tích của sự kiện -121

2 Phương ph<p thiết kế bộ ghi-đo và xử lý tín hiệu bằng thuật to<n DSP -126

2.1 Giới thiê ?u hê ? phổ kế trên cơ sh DSP -127

2.2 C<c khối chức năng chính -127

2.3 Bộ tiền lọc tương tự -129

2.4 Hệ số khuếch đại của hệ thống -131

2.5 C<c Tiền khuếch đại ph;n hồi liên tục và có xóa -132

2.6 H@nh thành xung -133

2.7 Hồi phục đường cơ b;n -135

2.8 Chọn lựa xung -136

2.9 Qu< tr@nh xóa và phân biệt thời gian tăng -138

3 Phương ph<p <p dụng vi mạch FPGA để thực hiện thuật to<n DSP -141

3.1 Phương ph<p tiết kiê ?m -141

3.2 Phương ph<p chuyên nghiê ?p -142

3.3 Phương ph<p lâ ?p tr@nh cho FPGA sử dụng môi trường Max+Plus II -143

3.4 Phương ph<p lâ ?p tr@nh cho FPGA sử dụng môi trường ISE -144

III BỘ VI XỬ LÝ XUNG SỐ -145

1 Giới thiê ?u -145

2 Mối tương quan giữa c<c cấu h@nh MCA theo phương ph<p tương tự truyền thống và phương ph<p số -147

3 Sơ đồ cấu trúc của DSP-MCA -150

3.1 Bộ tạo dạng xung số h@nh thang -150

3.2 Nhâ ?n xyt -153

4 Ưu và nhưCc điểm của điện tử truyền thống và điện tử số -153

IV MẠCH ỨNG DỤNG DSP VÀ FPGA -154

1 Thiết kế khối MCA8K dùng FPGA -154

2 Bộ xử lý trung tâm và hoạt động của b;n mạch FPGA-MCA8K -155

3 Đặc trưng chính MCA 8k đã chế tạo -156

I VAI TRÒ CHỨC NĂNG CỦA DSP VÀ FPGA

1 Vai trò chức năng của DSP và FPGA

1.1 Xử lý tín hiệu số

Xử lý tín hiệu số (DSP) là một trong những công cụ hữu hiệu nhất góp phần ph<t triển khoahọc và kỹ thuật của thế kỷ XXI trong c<c lĩnh vực: viễn thông, y học, sóng vô tuyến và định vịtàu ngầm, t<i tạo âm thanh, và vật lý thực nghiệm Mỗi một lĩnh vực đều đã ph<t triển côngnghệ xử lý tín hiệu số chuyên sâu nhờ c<c gi;i thuật, c<c phương tr@nh to<n học, và c<c kỹ thuậtđặc biệt ho< Lĩnh vực nghiên cứu DSP liên quan đến hai nhiệm vụ: nghiên cứu về ý tưhngtổng qu<t để ứng dụng vào lĩnh vực dự định ph<t triển và nghiên cứu về c<c kỹ thuật đặc biệtho< đối với phạm vi quan tâm Do vậy, nghiên cứu kỹ thuật DSP thông qua ứng dụng FPGAđang cho những kh; năng ứng dụng trong nhiều lĩnh vực kh<c nhau nói chung, đặc biệt trongc<c hệ phổ kế hạt nhân nói riêng

Ngày nay, DSP là công cụ rất cần thiết và hữu ích đưCc ứng dụng trong khoa học - côngnghệ để xây dựng thiết bị hạt nhân nói chung và hệ phổ kế gamma nói riêng C<c hệ phổ kếgamma dựa trên DSP đã đưCc ph<t triển và thương mại hóa bhi c<c hãng nổi tiếng nhưORTEC, CANBERRA Nhờ ứng dụng DSP nên c<c hệ thiết bị đó có nhiều ưu điểm nổi trộihơn như: đa năng, gọn nhẹ, nhanh và hiệu qu; hơn khi thu nhận và xử lý dữ liệu, phân tích phổ,

mô phỏng tín hiệu

Hiện nay, hệ phân tích đa kênh chuyên dụng ghyp nối với m<y tính đã đưCc nghiên cứu,ph<t triển tại một số Viện nghiên cứu và Trường đại học trong nước Hệ phổ kế gamma dùngvới đầu dò b<n dẫn đòi hỏi chất lưCng cao hơn về mặt ổn định của phổ, do đó đòi hỏi cần ổnđịnh đưCc kh; năng phân gi;i, độ dịch chuyển phổ, thời gian chết, tốc độ truyền dữ liệu Vềnguyên tắc, có hai phương ph<p để tiến hành việc xử lý tín hiệu số:

 Thứ nhất, sử dụng bộ xử lý tín hiệu số chuyên biệt (DSPs) đã đưCc thương mại hóa;

 Thứ hai, sử dụng dòng FPGA với ngôn ngữ VHDL để thực hiện

1.2 M ng các ph#n tử logic lâ &p tr(nh đư+c

a Gii thiê u

M;ng c<c phần tử logic lâ ?p tr@nh đưCc là c<c vi mạch số tích hCp (IC) chứa c<c khối logicđịnh đưCc cấu h@nh cùng với phyp liên kết trong giữa c<c khối định cấu h@nh đó Trên h@nh 1

mô t; mối liên kết trong lập tr@nh đưCc và c<c khối luận lý kh; lập tr@nh

Với cấu trúc định cấu h@nh c<c chức năng (hay kh; lâ ?p tr@nh) của FPGA cho phyp nó hoạt

đô ?ng đa dạng và xử lý linh hoạt c<c qu< tr@nh truyền-nhận dữ liệu, giao tiếp c; trong lẫn ngoàitheo nhiều cấu h@nh kh<c nhau Tùy thuô ?c vào c<ch tổ chức mạch mà FPGA có thể đưCc lâ ?ptr@nh mô ?t lần, hoặc có thể t<i lâ ?p tr@nh nhiều lần

H@nh 1 Cơ cấu FPGA đơn gi;n.:

H@nh 2: Cấu h@nh mô ?t b;ng tra cứu với dữ liệu nhập/xuất

Vào năm 1984, hãng Xilinx đã thiết kế mô ?t dòng IC gọi tên FPGA, và dòng FPGA đầu tiênnày dựa trên cơ sh CMOS với việc sử dụng c<c tế bào SRAM để định cấu h@nh c<c chức năng.Thiết kế trước đó đã dựa vào b;ng tra cứu (LUT) có 3 ng‹ vào của khối logic kh; lâ ?p tr@nh như

đã biểu diễn trong h@nh 2 Từ mạch luận lý gồm c<c cổng-cửa, FPGA chuyển b;ng chân trị g<ncho c<c ng‹ dữ liệu của bộ nhân, cho nên ng‹ ra y của LUT thay đổi theo dữ liệu ng‹ vào a, b,

c Có thể kết hCp LUT với một hoặc nhiều bộ nhân kh<c và một hoặc nhiều bộ lật trạng th<i,như trong h@nh 3 để h@nh thành khối logic lập tr@nh cơ b;n hoàn ch@nh bao gồm mô ?t số lưCnglớn c<c khối logic lâ ?p tr@nh dùng trong FPGA

Hiện nay, việc ứng dụng FPGA luôn đi cùng với phần mềm lập tr@nh tinh vi, chẳng hạnphần mềm ISE của hãng Xilinx, hoă ?c Max+Plus II của hãng Altera là c<c phần mềm thươngmại, chuyên nghiê ?p phục vụ nghiên cứu và ứng dụng thực tiễn có tính năng đô ?ng và chất lưCngcao Mục đích chính của phần mềm là cung cấp cho người thiết kế những đă ?c trưng cơ b;n củamôi trường tích hCp ISE, hoă ?c Max+Plus II, cho phyp người sử dụng có thể đưa ra c<c thiết kếmềm dẻo để đạt đưCc mục đích của thiết bị

H@nh 3 Mô: ?t khối logic lâ ?p tr@nh cơ b;n trong FPGA

C<c phần mềm này cho phyp trC giúp trực tiếp trên giao diê ?n của chương tr@nh và là công

cụ hỗ trC đắc lực cho viê ?c thiết kế và lâ ?p tr@nh có hiê ?u qu; Có bốn thủ tục cơ b;n và liên tiếp

nhau để thiết kế một FPGA hoàn ch•nh là: khi to chương trnh, thit k d n, biên dch d

n đ v! np trnh thit k vào vi mạch tích hCp loại đă ?c chủng Và có hai phương ph<p chủ

yếu để lâ ?p tr@nh cho FPGA là phương ph<p chuyên nghiê ?p và phương ph<p tiết kiê ?m

b Tích hợp cc ch&c năng c(a FPGA

H@nh 4: FPGA với c<c cô?t của khối RAM đưCc nhúng

Để đ<p ứng nhu cầu lưu phổ năng lưCng của hệ phổ kế cần ph;i sử dụng bô ? nhớ có dunglưCng đủ lớn và yêu cầu này đưCc thỏa khi sử dụng FPGA, bhi FPGA bao gồm mô ?t khối tươngđối lớn RAM đưCc tích hCp và gọi là khối RAM đưCc tổ chức theo cấu trúc ma trận như đưCcbiểu diễn trong h@nh 4, dung lưCng của c<c khối RAM nằm trong kho;ng vài trăm ngàn bit vàitriê ?u bit, và c<c khối này có thể đưCc sử dụng cho c<c mục đích đa năng

Trong h@nh 5 thể hiện một FPGA chứa đựng c<c khối nhúng gồm bô ? cô ?ng, bô ? nhân, bộtích lũy để h@nh thành bộ nhân tích lũy (MAC) khi kết hCp số lưCng lớn c<c khối logic kh; lâ ?ptr@nh với nhau

H@nh 5: Kết hCp c<c bô? nhân, cộng, tích lũy

để h@nh thành bộ nhân tích lũy

2 Ứng dụng của DSP và FPGA trong thiết bị điện tử

Hiện nay, FPGA có thể đưCc sử dụng trong bốn lĩnh vực chính: xử lý tín hiê ?u số, tích hCp

vi điều khiển, giao tiếp giữa c<c lớp thực thể và t<i cấu h@nh m<y tính Với việc ph<t triển về

công nghệ vi mạch điện tử thế hệ mới và vai trò của nó trong thiết kế ứng dụng luôn thể hiệnđưCc nhiều ưu điểm nổi bật do có kh; năng thực hiện c<c thuật to<n phức hCp dùng để xử lý tínhiệu, v@ vậy một hệ phổ kế gamma sử dụng kỹ thuật DSP sẽ có nhiều ưu điểm hơn so với hệthống tương tự truyền thống Theo c<ch tiếp cận này, chất lưCng cao nhất của c<c phyp đo ph;iđạt đưCc độ chính x<c h tốc độ đếm thấp lẫn tốc độ đếm cao và khi sử dụng c<c đầu dò bức xạkh<c nhau C<c mạch điện tử chức năng chính của hệ phổ kế, như lọc và khuếch đại tín hiệu,ph<t hiện và loại bỏ c<c xung chồng chập, phân tích biên độ và xuất phổ năng lưCng, c<c chứcnày có thể đưCc thực hiện tốt bằng c<c thuật to<n xử lý tín hiệu số dùng FPGA nhờ việc x<cđịnh c<c hoạt động kh; lập tr@nh của nó Sử dụng kỹ thuật DSP làm tăng đ<ng kể tính linh hoạtcủa hệ thống, nó cho phyp t<i lập cấu h@nh đơn gi;n cũng như hiệu ch•nh c<c tham số hoạt độngcủa hệ thống mà không cần can thiệp vào phần cứng, cho nên c<c thiết bị sử dụng kỹ thuật DSP

có thể kết nối với m<y tính một c<ch dễ dàng hơn Nhờ vào kh; năng mềm dẻo và tổ chứcmạch linh hoạt đó của kỹ thuật DSP cho phyp c<c nhà thiết kế định nghĩa và thay đổi chứcnăng hoạt động của mạch cũng như lựa chọn tối ưu xử lý tín hiệu số trong phổ kế gamma bằngc<ch lập tr@nh nên m;ng c<c phần tử logic kh; lập tr@nh Với những ưu điểm đó, kỹ thuật DSPqua FPGA đưCc sử dụng để c;i tiến c<c thiết bị ghi đo bức xạ với dung lưCng bộ nhớ cao, tốc

độ xử lý nhanh, tính năng điều khiển mềm dẻo, kh; năng nhập/xuất dữ liệu lớn, cho phyp dữliệu hóa và lưu trữ nhiều dạng thông tin theo chế độ thời gian thực hoặc ngoại tuyến, đồng thờicấu h@nh đo cho phyp có nhiều lựa chọn c<c chức năng một c<ch ưu việt hơn nhờ vào phầnmềm điểu khiển, nhưng tất c; c<c yêu cầu về thu nhận-xử lý thông tin vẫn đưCc b;o đ;m Ngày nay, việc xây dựng c<c hệ thống phổ kế gamma dựa trên kỹ thuật điện tử mới sửdụng kỹ thuật FPGA thông qua c<c phần mềm ứng dụng đưCc ph<t triển cùng với ngôn ngữ lậptr@nh VHDL đang đưCc nghiên cứu, ph<t triển mạnh mẽ h nhiều nước, trong đó có Việt Nam

Kỹ thuật điện tử thế hệ mới FPGA giúp người sử dụng có thể thiết kế, mô phỏng, phân tíchmạch chi tiết trước khi hoàn ch•nh mạch tối ưu, liên kết dữ liệu nhờ vào công cụ phần mềmMax+plusII của hãng Altera, hoặc ISE của hãng Xilinx Thông qua việc lưu trữ dữ liệu tạmthời vào bộ nhớ trong có dung lưCng đủ lớn của vi mạch FPGA, người sử dụng có thể thay đổithiết kế tức thời và tùy ý, biên dịch và nạp trực tiếp nội dung mới vào vi mạch để thực hiện c<cchức năng điều khiển mạch điện tử theo đúng ý đồ thiết kế mới Hơn nữa, nhờ <p dụng côngnghệ CMOS để chế tạo nên c<c dòng FPGA có kh; năng tích hCp đưCc nhiều cổng cửa với thờigian trễ đủ nhỏ giữa c<c phần tử liên kết trực tiếp cho phyp truy xuất dữ liệu nhanh hơn, dòngtiêu thụ nhỏ hơn và thực sự tiện lCi hơn trong bố trí thiết kế

II PHƯƠNG PHÁP ĐIỆN TỬ SỐ

1 Phương pháp khử tích chập bằng kỹ thuật lấy mẫu qua cửa sổ động (MWD) trong phát triển thuật toán DSP

Trong c<c thiết bị ghi đo bức xạ hạt nhân khi dùng với đầu dò b<n dẫn thể tích lớn c<c vấn

đề lớn đặt ra cần gi;i quyết là sự gi;m độ phân gi;i do c<c hiệu ứng bẫy điện tích và độ hụtxung hữu ích, độ phân gi;i tồi h tốc độ đếm cao, ổn định nhiệt thấp khi đo thời gian dài, … Đểgi;i quyết c<c vấn đề này người ta đưa ra phương ph<p khử tích chập (hiệu ứng tích tụ điệntích) bằng cửa sổ trưCt kỹ thuật số (MWD), đây cũng là một trong những phương ph<p xử lýxung số đưCc dùng trong hệ phổ kế gamma khi có dữ liệu nhập/xuất lớn và độ phân gi;i cao

hệ thống xử lý tín hiệu của thiết bị, chẳng hạn, hiệu suất cao của hệ phổ kế có thể bị gi;mnghiêm trọng khi thời gian phân gi;i tồi, tức là kh; năng nhập/xuất dữ liệu của hệ thống xử lýgi;m Tương tự như vậy, độ phân gi;i nội tại cao của c<c đầu dò germanium có thể bị tồi đi doviệc không loại bỏ đưCc hoàn toàn c<c xung chồng chập hoặc sự hiệu ch•nh độ hụt xung hữuích không đạt yêu cầu

Phần này sẽ tr@nh bày xử lý tín hiệu theo phương ph<p mới có kh; năng khai th<c đầy đủc<c đặc trưng đối với c<c hệ phổ kế hiện đại nhờ vào việc sử dụng phương ph<p MWD, màphương ph<p này đã đưCc ứng dụng có hiệu qu; cao trong việc xử lý tín hiệu số sử dụng kỹthuật DSP bằng FPGA Phương ph<p MWD cho phyp thực hiện việc h@nh thành xung dung hòatốt nhất giữa tạp âm, thời gian phân gi;i và độ hụt xung hữu ích Do c<c yêu cầu phẩm chấtcuối của thiết bị thường mâu thuẫn với mạng mạch h@nh thành xung (tạo dạng xung), cho nênc<ch tốt nhất trên thực tế là nâng cao tỷ số tín hiệu trên tạp âm (S/N) cao nhất có thể có đối vớimột mạch chức năng đã lựa chọn trong thiết kế phổ kế gamma C<ch lựa chọn này cho phypphổ kế hoạt động h c<c tốc độ đếm cao nhưng không gi;m độ phân gi;i, tức là năng lưCng toànphần của sự kiện bức xạ đo đưCc không nhạy với c<c thăng gi<ng về thời gian tăng trong tínhiệu đầu dò Để đạt đưCc mục đích đó ngay bước đầu tiên của phương ph<p xử lý mới là ph;it<i cấu trúc đưCc sự phân bố điện tích ban đầu sinh ra từ c<c sự kiện của bức xạ Sự t<i lập nàylàm cho phyp khử tích chập trh nên đơn gi;n và nhanh hơn, đồng thời khắc phục đưCc c<c hiệuứng hụt xung hữu ích lẫn kiểu làm trơn dữ liệu tín hiệu (không có c<c cực từ hàm truyền củaP.Amp) C<c vấn đề nêu trên chính là điều kiện quan trọng đối với việc thiết kế c<c phổ kếgamma có độ phân gi;i cao h tốc độ đếm cao

Vấn đề đặt ra là bằng c<ch nào để nhận đưCc phẩm chất tối ưu đồng thời giữa độ phân gi;inăng lưCng và tốc độ nhập/xuất dữ liệu Vấn đề này đưCc gi;i quyết khi ứng dụng thủ tục xử lýtrong cửa sổ trưCt, đây chính là bài to<n đồng thời hai vấn đề: tốc độ-tạp âm Trên nguyên tắc,theo quan điểm tín hiệu/tạp âm th@ dạng và thời gian h@nh thành xung tối ưu sẽ mang tính quyếtđịnh trong việc gi;i quyết đồng thời hai vấn đề trên trong một hệ phổ kế Dạng xung tối ưuđưCc x<c định bhi hai thành phần đóng góp chính vào nguồn tạp âm của hệ phổ kế b<n dẫn lànguồn tạp âm song song và tạp âm nối tiếp Nguồn tạp âm song song tỷ lệ thuận với thời gianh@nh thành xung, còn tạp âm nối tiếp là tỷ lệ nghịch

Ngoài ra, còn có một số điều kiện để phổ kế hoạt động h c<c tốc độ đếm cao hay để gi;mc<c ;nh hưhng vi hài có thể cưỡng bức hoạt động h thời gian xử lý ngắn hơn thời gian tối ưu

Sự thỏa hiệp tối ưu trên có thể đưCc thực hiện bằng c<ch giới hạn tất c; c<c qu< tr@nh xử lýxung (kể c; khử tích chập) cho cửa sổ trưCt, mà vấn đề này sẽ tr@nh bày h mục sau

1.2 Tái cấu trúc điện tích của sự kiện

C<c thành phần cơ b;n của hệ phổ kế là đầu dò, P.Amp nhạy điện tích và khuếch đạichính (h@nh thành xung chuẩn và khuếch đại tuyến tính) Khi một sự kiện bức xạ bất kỳ rơi vàođầu dò luôn sinh ra lưCng điện tích tỷ lệ với năng lưCng hấp thụ Điện tích đó tạo nên dạngsóng “bậc” h ng‹ ra P.Amp Tín hiệu U P (t) ng‹ ra P.Amp đưCc mô t; bhi tích chập giữa chứcnăng phân bố điện tích g(t) với đ<p ứng xung của P.Amp f(t) theo phương tr@nh sau:

(5.1)Nếu thời gian tích góp điện tích là tức thời th@ g(t) sẽ trh thành hàm delta và phương tr@nh(5.1) có thể đưCc viết lại dưới dạng:

(5.2)trong đó là điện tích toàn phần tỷ lệ với năng lưCng hấp thụ G

C<c hệ thống xử lý tương tự hiện nay sử dụng mạch vi phân để trích xuất , và nó đưCcG

đưa vào c<c mạch tích phân sau đó C<c mạch tích phân đưCc thiết kế kh<c nhau chủ yếu theoyêu bài to<n thực tế đặt ra, chẳng hạn, c<c mạch tích phân hoạt, mạch tích phân Salenky, mạchtích phân hoạt bổ sung mạch tích phân cổng, tổng c<c ng‹ ra tích phân có g<n trọng số, Chuỗi xử lý này đưCc thực hiện một c<ch có hiệu qu; ch• trong trường hCp hàm điện tích làhàm delta-điều kiện đối với việc lấy tích phân theo phương tr@nh (5.1) để có kết qu; là phươngtr@nh (5.2) Chuỗi xử lý đó vẫn hoạt động hiệu qu; nếu thời gian góp điện tích là rất ngắn so vớimọi hằng số h@nh thành xung đưCc lựa chọn Như vậy, trong trường hCp c<c đầu dò b<n dẫnvới thể tích lớn thời gian dịch chuyển của electron-lỗ trống là không thể bỏ qua khi sử dụngphương tr@nh (5.1) Sư tương quan giữa thời gian và hằng số h@nh thành xung ;nh hưhng đến sựsuy gi;m độ phân gi;i, v@ độ hụt xung hữu ích

Trong c<c trường hCp như vậy, không bao giờ đưCc phyp thay thế tích phân phyp nhânchập h phương tr@nh (5.1) bằng phương tr@nh (5.2) Một gi;i ph<p tự nhiên là ph;i <p dụng phypkhử tích chập như bước xử lý đầu tiên, v@ phân bố điện tích ban đầu của tín hiệu từ đầu dò đưCct<i lập bhi tín hiệu ng‹ ra của P.Amp và từ đó phyp đo biên độ thực của điện tích toàn phần sẽđưCc thực hiện trong c<c khối chức năng sau đó Ngoài ra, phyp khử tích chập có kh; năng loại

bỏ c<c ;nh hưhng về tần số-thời gian ph<t xuất từ c<c thành phần hay c<c khối điện tử thiếuhoàn h;o lên toàn bộ hệ đo Hạn chế đặc trưng phân gi;i lẫn kh; năng nhập/xuất của c<c hệ phổ

kế b<n dẫn xuất ph<t từ c<c ;nh hưhng này, lúc này gi;i quyết hạn chế đó bằng c<ch coi thamchiếu như c<c cực phi phân gi;i trong chức năng truyền của P.Amp Trong trường hCp đó, phypkhử tích chập có thể đưCc nh@n nhận là công cụ hữu hiệu để trích xuất “đúng” thông tin nguyênthủy của đầu dò

Như vậy việc khử tích chập bằng gi;i ph<p tương tự là không thể và không còn phù hCpđối với hệ phổ kế sử dụng DSP, v@ trong trường hCp này việc thực hiện kỹ thuật số sẽ không cób;n đối chứng tương tự một c<ch hCp lý V@ vậy, c<ch tiếp cận là bước đầu tiên ph;i tiến hành

lượng tử ha tín hiệu P.Amp nhờ vào bộ biến đổi A/D nhanh Trong miền số, tích phân của

nhân chập trh thành tổng của tích chập và nó có dạng:

(5.5)

h đây là dòng tức thời tương ứng với mẫu dòng i U P (i) xuất từ bộ A/D Từ đây, phương tr@nh(5.4) trh nên:

(5.6)trong đó z là tham chiếu thời gian tùy ý

Số c<c phương tr@nh trong (5.6) có thể đưCc rút gọn hơn nữa khi xyt đến sự phân bố điệntích h c<c điều kiện b@nh thường luôn hữu hạn theo thời gian Chẳng hạn, c<c hiệu ứng chính

như dịch chuyển electron-lỗ trống và trễ do bẫy gây nên sự phân bố điện tích không qu< 1 μs

ngay c; đối với c<c đầu dò germanium dung tích lớn Gi; sử không có điện tích nào liên kết với

sự kiện đơn nằm ngoài chu kỳ quan s<t (hay cửa sổ quan s<t) có độ dài chuẩn tắc lúc đó sốM

phương tr@nh thuộc (5.6) có thể đưCc rút gọn tới phương tr@nh M

Đ<p ứng xung của thành phần tương tự f(t) dễ dàng x<c định theo c<c điều kiện chuẩn và

có thể đưCc biểu diễn bằng số hoặc bằng phân tích và c; hai kiểu biểu diễn đó đều có thể đưCcchấp nhận khi chúng đ;m nhiệm đưCc vai trò đặc trưng hóa thành phần tương tự (bao gồmP.Amp) một c<ch thỏa đ<ng

C<c P.Amp kiểu xóa bằng transistor (TRP-Transistor Reset Preamplifier) th@ sự phân rãthực tế về không và chức năng đ<p ứng chính đạt tới chức năng bậc đơn v có thăng gi<ng nhỏ

do c<c ;nh hưhng đã nêu trên V@ phần sau tương tự đưCc là bộ A/D cho nên chức năng bậc cóthể sinh ra c<c gi< trị tương quan với c<c mẫu Thông thường mối tương quan đó sẽ làm suygi;m độ chính x<c và kh; năng triệt tạp âm của toàn hệ thống, đây là vấn đề cần đưCc loại bỏ

Tạp âm ng‹ vào bộ A/D sẽ hoạt động theo mối tương quan đó, nghĩa là khi có ít nhất một phân

rã hàm mũ trong đ<p ứng xung của thành phần tương tự th@ ph;i có ít nhất một cc trong chứcnăng truyền Điều kiện đó có thể thực hiện đưCc nhờ bổ sung tầng vi phân vào sau mạchP.Amp Tầng vi phân này sẽ cho phyp việc lấy vi phân trh nên tốt hơn đối với d;i động ng‹ vàocủa bộ A/D, đồng thời cho phyp c<c TRP có thể kết nối phù hCp với c<c hệ thống tuyến tínhđơn hay đa cực nằm trước tầng lưCng tử hóa Tương tự, đối với c<c P.Amp xóa bằng trh cóphân rã hàm mũ chậm th@ tầng lấy vi phân có thể đưCc bổ sung ngay ng‹ vào bộ A/D Trong c;hai trường hCp c<c cực đã nêu trên ph;i đưCc bù trừ để có thể khử tích chập đ<p ứng đưCc việch@nh thành xung cho c<c chức năng riêng đủ để “làm trơn” chức năng điện tích và đây là nộidung đưCc tr@nh bày trong mục này

Gi; định rằng đ<p ứng xung của thành phần tương tự đưCc biết trước th@ tập c<c phươngtr@nh (5.6) có thể gi;i đưCc nhờ ma trận {g}(z, z+M), với phần tử cửa sổ liên kết (M z, z + M) haytương đương với (n-M, n) Sau khi cộng tất c; c<c phần tử của ma trận này, điện tích toàn phầntrong cửa sổ thu đưCc bằng:

(5.7)Trong đó là tham chiếu thời gian tùy ý Nếu tăng lên một sau mỗi lần gi;i c<c tậpz z

phương tr@nh (5.6) và (5.7) có thể thu đưCc dãy liên tục c<c kết qu; G(n), mỗi kết qu; biểu diễnđiện tích toàn phần đưCc phóng thích trong cửa sổ liên kết, và mỗi cửa sổ đưCc dịch theo cửa

sổ trước bhi một chu kỳ lấy mẫu Do sự gối chồng (M - 1) điểm giữa hai cửa sổ liền kề bất kỳnên bước (n → n+1) đòi hỏi duy nhất phương tr@nh cuối trong tập (5.6) mới đối với i = n +1ph;i đưCc gi;i Yêu cầu giống như vậy đối với (n + 1 → n + 2), Kết qu;, M lần hoạt độngcủa kiểu nhân-tích lũy (MAC) đòi hỏi trước một bước nhằm thu đưCc việc thực hiện qu< tr@nhtheo thời gian thực, h đó mỗi bước tương ứng với mẫu mới đưCc h@nh thành từ bộ A/D Qu<tr@nh đã mô t; như trên đưCc gọi tên là khử tích chập bằng cửa sổ lấy mẫu động (hay khử tíchchập trong cửa sổ trưCt)

Nguyên lý khử tích chập theo thời gian rời rạc trong cửa sổ trưCt là thực hiện rút gọn sốphyp tính trên nhờ vào tính chất kết hCp của tích chập và lý thuyết truyền, trong đó hàm truyềnLaplace của đ<p ứng xung của thành phần tương tự bao gồm P.Amp đã đưCc biết trước Nếuhàm truyền này đưCc sinh ra và biểu diễn như là kết qu; của c<c số hạng Pole-zero hay đơn cựcriêng th@ hàm truyền nghịch đ;o lúc này đưCc coi là chuỗi c<c tích chập giữa c<c chức nănghàm mũ “riêng” và chính nó là c<c b;n sao (b;n đối chiếu) của c<c số hạng riêng đó Gi; địnhrằng tất c; c<c chức năng “riêng” là thực và sử dụng tính chất kết hCp của tích chập, tất c; c<cchức năng “riêng” đều có thể đưCc kết hCp với chức năng điện tích ngoại trừ một Vấn đề cònlại là ph;i t@m ra đưCc thủ tục đơn gi;n để khử tích chập một chức năng hàm mũ mà thủ tục đó

sẽ làm gi;m bậc tích chập của một hệ thống Nếu đưCc gi;i quyết th@ thủ tục đơn gi;n để khửtích chập có thể đưCc lặp lại nhiều lần cho đến khi nào có gi< trị bằng số hạng “riêng” tronghàm truyền

Để minh họa c<ch tiếp cận này, trước hết hãy xyt chức năng truyền đơn cực tương ứng vớiP.Amp ph;n hồi bằng trh (RFP) có phân rã hàm mũ “trơn” hoặc đối với TRP Lúc đó f(n) = k n,

trong đó k = e và là hằng số phân rã của hàm mũ Áp dụng α f(n) vào c<c phương tr@nh (5.6)

và (5.7) ta có phương tr@nh đệ quy đơn gi;n cho cửa sổ đầu tiên nhận đưCc là:

(5.8)Khi ch• số đạt tới giới hạn ph;i của cửa sổ, điện tích toàn phần i G(n=z+M) trong cửa sổ

(z, z+M) đưCc trích xuất Do đó, đối với bất kỳ cửa sổ nào kh<c đưCc dịch chuyển bhi một chu

kỳ lấy mẫu tương ứng với cửa sổ trước th@ điện tích toàn phần sẽ bằng:

(5.9)

Từ phương tr@nh (5.7) ta có thể nhận đưCc số phyp tính đối với bước (n → n+1) và từphương tr@nh (5.9) cùng c<c kết qu; riêng từ việc tính to<n G(n) ta ch• cần ba phyp tính (mộtphyp MAC, một phyp cộng và một phyp trừ) để nhận đưCc điện tích G(n + 1) Tương tự, cần baphyp tính vừa nêu trên cho bước (n+1 → n+2) để thu G(n + 2), … Từ đó, phần cứng cần thiết

để thực hiện thủ tục khử tích chập chức năng hàm mũ riêng theo thời gian thực là đ( nhỏ

Từ phương tr@nh (5.9), cho phyp ta xây dựng khối xử lý tín hiệu bằng phần cứng và c; phầnmềm, trong đó phần cứng có thể sử dụng FPGA, phần mềm có thể dựa trên bộ vi xử lý tín hiệu

số lập tr@nh đưCc (DSP) thông qua ngôn ngữ VHDL Qu< tr@nh mô t; nêu trên và khối xử lý sẽthực hiện hai chức năng quan trọng sau:

- Thứ nhất, chức năng ng‹ ra của khối này này là chức năng tuyến tính và bất biến theo thờigian, có bậc tích chập gi;m một tương ứng với bậc của chức năng ng‹ vào,

- Thứ hai, h một thời điểm đã chọn bất kỳ chức năng ng‹ ra của khối này chứa lưCng điệntích toàn phần (hoặc điện tích vẫn còn đưCc tích chập bhi c<c chức năng riêng) đã đưCcphóng thích trong cửa sổ trưCt h trước thời điểm lựa chọn đó Do đặc tính đó nên khối xử

lý này đưCc gọi là bộ khử tích chập trong cửa sổ trưCt (MWD) Dãy nối tầng nhiều bộMWD có cấu trúc tương tự nhau có thể khử tích chập đ<p ứng đưCc việc h@nh thành xungcho c<c chức năng riêng Trong thực tế, ch• cần hai đến ba tầng xử lý như vậy là đủ để

“làm trơn” chức năng điện tích

Tóm lại, phương ph<p khử tích chập trong cửa sổ trưCt nêu trên như là công cụ để tạo rachuỗi c<c phyp đo xung hữu ích thực kiểu thời gian rời rạc, và chuỗi đó đưCc làm trơn (tức khửcực) của điện tử tương tự đứng trước thành phần lưCng tử hóa Hai gi;i ph<p đã đưCc tr@nh bày:

số hóa trực tiếp dựa vào c<c phương tr@nh (5.6), (5.7) và nối tầng c<c phyp khử tích chập riêngdựa trên phương tr@nh (5.9) C; hai gi;i ph<p đều sinh ra chuỗi kiểu (5.7), mà chuỗi này ph;iđưCc xử lý hoặc lọc tương ứng với tạp âm đầu dò và tạp âm lưCng tử hóa

2 Phương pháp thiết kế bộ ghi-đo và xử lý tín hiệu bằng thuật toán DSP

Xử lý tín hiê ?u số là phương ph<p mới và hữu hiê ?u, có kh; năng đ<p ứng đưCc c<c yêu cầuphức tạp Khi dựa vào gi;i thuật của DSP để lập tr@nh điều khiển phần cứng của bộ vi xử lý,cho nên bộ xử lý sẽ nối với PC sẽ hết sức thuâ ?n lCi với điều khiển và thu nhâ ?n dữ liê ?u từ ngoại

vi Việc ghyp nối này cần ứng dụng kỹ thuâ ?t xử lý dữ liê ?u tốc đô ? cao đưCc chuyên sâu hóa nhờnhúng µP vào trong FPGA Thực hiện gi;i thuật bằng phần mềm trên cơ sh DSP nhằm làmgi;m nhiễu từ đó nâng cao đưCc tỷ số tín hiệu trên tạp âm (S/N), đồng thời phổ sẽ có c<c đặctrưng cao hơn và đây chính là đă ?c điểm nổi trội của phương ph<p DSP

2.1 Giới thiê &u hê & ph6 k7 trên cơ s9 DSP

Hê ? phổ kế dựa trên cơ sh kỹ thuật DSP thực chất là một bộ xử lý xung số có chất lưCng caohay nói c<ch kh<c, đó là một hệ thống phổ kế hạt nhân hoàn ch•nh Một hệ phổ kế hạt nhânhoàn ch•nh bao gồm c<c khối điện tử chức năng chính sau: đầu dò, tiền khuếch đại, điện tử xử

lý xung (gồm h@nh thành xung, logic chọn lựa xung, c<c bộ đếm xung, phân tích đa kênh, vàgiao diện điều khiển-thu nhận dữ liệu), nguồn nuôi, thủ tục đóng gói, và phần mềm vận hànhm<y tính để kiểm so<t thiết bị điện tử, phân tích và thu nhận dữ liệu

Đến nay, có rất nhiều hê ? phổ kế hạt nhân chất lưCng cao đưCc sử dụng trong nghiên cứu

vâ ?t lý hạt nhân, có thể kể đến là hê ? DGF-4 (Digital Gamma Finder 4) hoặc DP4 (DigitalProcessor 4) hoặc DP5 Digital Processor 5), của hãng Amptek thuộc Hiê ?p hô ?i c<c trang thiết bịtia X (gọi tắt là XIA) Hê ? phổ kế hạt nhân này đưCc thiết kế với độ linh hoạt cao nhất và thuâ ?ntiê ?n trong sử dụng vi nó có kh; năng thích ứng rất cao trong viê ?c ghyp nối PC qua cổng USB,việc thiết kế hê ? phổ kế này sẽ đưCc tr@nh bày trong mục sau

2.2 Các khối chức năng chính

H@nh 5.6 tr@nh bày một thiết bị hạt nhân với c<c khối chức năng chính theo kiểu truyềnthống đưCc thay thế bằng một xử lý xung số (DPP) DPP số hóa ng‹ ra P.Amp, <p dụngphương thức xử lý thời gian thực cho tín hiệu, ph<t hiện biên độ đ•nh số, nhận và lưu gi< trị nàyvào bộ nhớ biểu đồ để h@nh thành phổ năng lưCng, còn logic lựa chọn xung sử dụng c<c tiêu chíkh<c nhau cho kh; năng loại bỏ c<c xung làm tồi phổ và lối ra, phổ đưCc truyền qua giao diệncủa DPP tới m<y tính

đ nh

bi u đ

n xung

Vi đi u khi n &

- Đặt hệ số khuếch đại và độ dịch thích hCp để sử dụng d;i động của ADC,

- Thực hiện một số chức năng h@nh thành xung và lọc nhằm tối ưu hóa việc số hóa tín hiệu

b Bin đổi A/D

ADC 12-bit tiến hành qu< tr@nh số hóa ng‹ ra bô ? tiền lọc tương tự h tốc đô ? 20 hoă ?c 40MHz Theo thời gian thực, dòng dữ liệu đã số hóa này đưCc gửi đến bộ h@nh thành xung số

c Bộ hnh th!nh xung số

Ng‹ ra ADC đưCc xử lý liên tục nhờ sử dụng mô ?t cấu trSc đường ống riêng với mục đíchph<t xung tạo dạng theo thời gian thực Cấu trúc đường ống riêng thực hiện việc h@nh thànhxung ng‹ ra giống như trong bộ khuếch đại h@nh thành xung truyền thống bất kỳ, xung đưCc tạo

dạng là một thực thể số, đơn lẻ và ng‹ ra đưCc chuyển tới DAC

Có hai kênh xử lý tín hiệu đồng thời trong DPP, kênh “nhanh” và “chậm”, chúng đưCc tối

ưu hóa để thu nhận dữ liệu trong chuỗi xung tới Kênh “chậm” là kênh có thời gian h@nh thànhxung dài, đưCc tối ưu hóa để thu nhận c<c biên độ xung chuẩn x<c Gi< trị đ•nh đối với mỗixung trong kênh chậm là một lưCng tử số đơn và là ng‹ ra cơ b;n của bộ h@nh thành xung.Kênh “nhanh” đưCc tối ưu hóa để thu nhận thông tin thời gian: ph<t hiện c<c xung chồng chậptrong kênh chậm, đo tốc độ đếm xung vào, đo thời gian tăng của xung, và đưCc tối ưu hóa đểthu nhận

d Logic chọn la xung

Logic lựa chọn xung là mạch loại bỏ c<c xung mà phyp đo chuẩn x<c không thể thực hiệnđưCc Logic này bao gồm c<c qu< tr@nh loại bỏ xung chồng chập, phân biệt thời gian tăng, logiccho phyp đóng/mh tín hiệu ngoài bằng cổng, …

e Bộ nh biểu đồ

Bộ nhớ biểu đồ hoạt động như trong MCA truyền thống, khi nhận biết có xung với gi< trịđ•nh riêng, số đếm thuô ?c ô nhớ tương ứng tự động tăng lên, kết qu; là mô ?t biểu đồ chứa nô ?idung của c<c sự kiện với gi< trị đ•nh tương ứng và đây chính là phổ năng lưCng và là ng‹ ra cơb;n của DPP

Hệ xử lý này cũng bao gồm nhiều bộ đếm, đếm toàn bộ c<c xung đưCc chọn, đếm c; c<cxung ng‹ vào, c<c sự kiện bị loại, C<c ng‹ ra phụ trC bao gồm bộ phân tích đơn kênh kh<cnhau, kể c; ng‹ ra DAC và c<c ng‹ ra số biểu diễn c<c dạng xung đưCc chọn từ một số điểmtrong qu< tr@nh xử lý tín hiệu

f Giao diện

Hệ phổ kế bao gồm phần cứng và phần mềm để giao diện c<c chức năng kh<c nhau vớim<y tính, và chức năng cơ b;n của giao diện là ph;i chuyển phổ tới người dùng, đồng thời giaodiện cũng điều khiển việc thu nhận dữ liệu bằng c<ch khhi ph<t-dừng thủ tục xử lý và xóa bộnhớ

Ngoài ra, giao diện còn kiểm so<t qu< tr@nh tương tự và số, chẳng hạn x<c lập hệ số khuếchđại tương tự hoặc thời gian h@nh thành xung, DPP sử dụng giao diện qua cổng USB

2.3 Bộ tiền lọc tương tự

Bộ tiền lọc tương tự có nhiệm vụ chuẩn bị tín hiệu để có thể số hóa chính x<c trước khi vàoc<c khối điện tử sau đó, cụ thể xử lý c<c tín hiệu từ P.Amp nhạy điện tích có biên độ nhỏ vàokho;ng vài mV và tăng nhanh trong kho;ng vài chục ns tới µs, c<c xung nhỏ “gối lên” mộtxung kh<c như c<c xung tín hiệu tích lũy C<c xung bậc thang này có thể đưCc thấy trong c<cđường phía trên trong h@nh 5.7 và thực sự không phù hCp để trực tiếp số hóa do biên độ nhỏ (cỡvài mV) trên toàn d;i lớn (vài vôn)

Ch1 20.0mV

A M T

20.0mV B W

5.00V B W 200mV B W

Trên của h@nh 5.7 đường số 1 ch• ng‹ ra của P.Amp với chuỗi c<c “bước” xung cỡ vài

mV và phân bố ngẫu nhiên theo thời gian cùng với tạp âm Fano tần số cao Đường này đưCc đovới c<c tia X với năng lưCng 60 keV và 5,9 keV Tỷ số tín hiệu trên tạp âm r‹ ràng bị hạ bậc vềphía ph;i của h@nh vẽ C<c đường số 2 biểu thị ng‹ ra của tiền lọc tương tự với c<c xung có sựsuy gi;m theo quy luâ ?t hàm mũ logarit có thời hằng là 3,2 µs C<c đường số 3 biểu thị ng‹ rađưCc tạo dạng, đó là đ•nh của bức xạ ph<t hiện đưCc và đưCc lưu vào phổ, còn c<c đường số 4biểu thị ng‹ ra logic ch• thị c<c đ•nh đã đưCc ph<t hiện

Bộ tiền lọc tương tự có ba chức năng:

- Áp dụng bộ lọc cao qua có thời hằng 3,2 µs sao cho c<c xung đó không bị chồng chập,

- Áp dụng hệ số khuếch đại thô sao cho biên độ xung lớn nhất xấp x• 1 V (để cực đại hóa

độ phân gi;i ADC),

- Áp dụng độ trôi DC để tín hiệu luôn rơi vào d;i ADC đơn cực Ng‹ ra bộ tiền lọc tương tự

là đường số 2 trong h@nh 5.7, nó bao gồm một chuỗi xung có thời gian tăng nhanh, đường

cơ b;n vài trăm mV và c<c gi< trị cực đại kho;ng 1V Bộ tiền lọc có kh; năng chứa c<cxung mang cực tính ngưCc với c<c tín hiê ?u đưCc số hóa Đối với c<c tín hiệu có cực tínhngưCc lại, ng‹ ra bộ tiền lọc sẽ có đường cơ b;n xấp x• 1,8V Sơ đồ khối của bộ tiền lọctương tự đưCc biểu diễn trong h@nh 5.8

Bộ tiền lọc tương tự của DP5 đưCc định cấu h@nh để dùng với c<c đầu dò tia X, hoặc c<cđầu dò b<n dẫn có P.Amp kiểu xóa (reset) DP5 cũng có thể dùng đưCc cho c<c đầu dò kh<c,tuy nhiên điều này thường đòi hỏi sự thay đổi c<c qu< tr@nh x<c lập bộ tiền lọc tương tự hoặcthay đổi mạch điện Định cấu h@nh P.Amp là c<c xung vào ADC ph;i thỏa mãn c<c đặc trưngnêu trong h@nh 5.8, mà c<c xung này có thể đưCc nhận dạng bằng c<ch sử dụng phần mềmchuyên dụng MCA, nhờ sử dụng chế độ quyt và hiển thị ng‹ vào đã chia theo bậc mũ 2, hoặcchế độ dò tín hiê ?u C<c xung này ph;i có thời gian tăng nhanh và suy gi;m theo hàm mũ logaritvới thời hằng 3,2 µs

H@nh 5.8: Sơ đồ khối

bộ tiền lọc tương tự trong hệ phổ kế DP5.

2.4 Hệ số khu7ch đại của hệ thống

Hệ số khuếch đại (HSKĐ) của hệ thống đưCc tính theo đơn vị kênh/keV, hệ số này cho biết

số kênh MCA trong đó đ•nh năng lưCng xuất hiê ?n, nó là kết qu; gồm ba thành phần:

- Hệ số biến đổi của P.Amp nhạy điện tích (theo đơn vị mV/keV),

- HSKĐ toàn phần của bộ khuếch đại thế (s;n phẩm của HSKĐ thô và tinh),

- Hệ số biến đổi của MCA (kênh/mV)

Do dung sai của c<c tụ và trh ph;n hồi,… HSKĐ thực có thể thay đổi kho;ng vài phầntrăm, và sự thay đổi đó sẽ gây nên độ dch đng kể trong phổ C<c yếu tố này có thể đưCc sửdụng để thit k hệ thống v! lập cấu hnh ban đầu Đối với cấu h@nh bất kỳ đã cho HSKĐ cầnđưCc tinh ch•nh và phổ ph;i đưCc hiệu ch•nh

2.5 Các Tiền khu7ch đại ph n hồi liên tục và có xóa

Đa phần c<c đầu dò phổ kế sử dụng P.Amp nhạy điện tích và P.Amp nhạy điện tích biếnđổi dòng điện thành điện thế một c<ch tỷ lệ lam cho bộ tích phân sẽ bão hòa v@ dòng ch;y quadiode liên tục tăng Khắc phục hiện tưCng này, người ta sử dụng hai phương ph<p để giữ ng‹ raP.Amp nằm trong d;i: đó là ph;n hồi liên tục và ph;n hồi có xóa H@nh 5.9a biểu diễn ng‹ racủa P.Amp ph;n hồi có xóa với thời gian dài, phương ph<p sử dụng nhiều bước nhỏ điện thế

mà mỗi bước kho;ng vài mV buộc ng‹ ra tuyến tính tới giới hạn âm (-5V) trong kho;ng vàigiây Xung xóa xuất hiê ?n để ng‹ ra đạt gi< trị ban đầu (+5V) trong vài µs C<c P.Amp ph;n hồi

có xóa sẽ làm cho tạp âm đạt gi< trị cực tiểu, v@ vậy P.Amp loại này đưCc sử dụng trong c<c hệthống tạp âm thấp nhất V@ qu< tr@nh chuyển tiếp châ ?m đưCc tạo ra trong thời gian xóa có thểt<c động đến việc xử lý tín hiệu, nên DPP gồm có c<c logic để “khóa” c<c ;nh hưhng của qu<tr@nh xóa này

H@nh 5.9: C<c đường trên dao động ký biểu thị c<c ng‹ ra P.Amp điển h@nh: (a) Đối với P.Amp xóa

và (b) đối với c<c P.Amp ph;n hồi liên tục

Gi;i ph<p truyền thống kh<c là ph;i bổ sung thành phần ph;n hồi chậm có kh; năng hồiphục ng‹ vào về gi< trị xấp x• zero Trong trường hCp đơn gi;n nhất, điện trh ph;n hồi R đưCcF

mắc song song với tụ ph;n hồi C Sau khi c<c bước thế ∆V do mỗi tương t<c tín hiệu, ng‹ raF

dịch chuyển chậm về gi< trị dừng của nó, với thời hằng của mạch ph;n hồi đưCc ch• ra trongh@nh 5.9b (trong biểu đồ thời hằng là 500 μs) Kho;ng thời gian đó cho phyp tích hCp chính x<cđiện tích toàn phần, nhưng lại gây ra hiện tưCng chồng chập c<c xung, cho nên điện trh ph;nhồi R bổ sung tạp âm không đưCc sử dụng trong c<c hệ thống tạp âm thấp F

Bộ khuếch đại b<n Gauss có thời gian h@nh thành xung τ, thời gian đạt tới đ•nh kho;ng 2,2τtương ứng với xung h@nh thang cân có cùng thời gian đạt đ•nh Một DPP có thời gian đạt đ•nhkho;ng 2,4 μs, nó sẽ gần tương đương với việc h@nh thành xung b<n Gauss có thời hằng 1 μs

H@nh 5.10 Dạng xung đưCc tạo ra bhi hệ thiết bị dạng số.:

Sự thay đổi thời gian đạt đ•nh là một yếu tố rất quan trọng nhằm tối ưu hóa cấu h@nh hệthống và thực tế, c<c thời gian đạt đ•nh ngắn nhất sẽ cực tiểu hóa thời gian chết, đồng thời tốc

đô ? dữ liê ?u vào/ra sẽ cao và tương ứng với c<c tốc độ đếm sẽ cao hơn, nhưng tạp âm thườngtăng h c<c thời gian lấy đ•nh ngắn Việc x<c lập tối ưu sẽ phụ thuộc mạnh vào đầu dò vàP.Amp Thường tạp âm của đầu dò sẽ có gi< trị cực tiểu h một vài thời gian lấy đ•nh, gọi là

“góc tạp âm” Tại c<c thời gian lấy đ•nh ngắn hay dài hơn thời gian của “góc tạp âm” sẽ làmtăng tạp âm và v@ vậy làm gi;m độ phân gi;i Nếu thời gian đạt đ•nh này là tương đối dài so vớitốc độ đếm xung vào, xung chồng châ ?p sẽ x;y ra, do đó đầu dò ph;i hoạt đô ?ng tại thời điểm đạtđ•nh h “góc tạp âm” để đạt đưCc c<c tốc độ đếm cao hơn

Nếu thời gian tăng từ P.Amp là dài so với thời gian đạt đ•nh th@ c<c xung ng‹ ra sẽ bị myo

do hụt biên độ Trong trường hCp như vậy, đ•nh h@nh thang cân có thể đưCc mh rộng để c;ithiện phổ Đặc trưng thời gian riêng tối ưu sẽ thay đổi theo c<c kiểu kh<c nhau của đầu dò vàthay đổi theo c<c đặc trưng chi tiết của mạch cụ thể, chẳng hạn, tốc độ đếm ng‹ vào

b Kênh nhanh