báo cáo thực hành điện tử số

Thiết kế, lắp ráp, khảo sát mạch logic tuần tự3.. Hoàn thành công việc thiết kế, lắp ráp, khảo sát và ghi lại số liệucủa các bài tập thực hành trong mục 2 theo đúng các buổi thực hành dư

Tên học phần: Điện tử sốMã học phần: FE6002

CBHD: Đặng Cẩm Thạch

Sinh viên thực hiện: Nhóm 4 – Chiều thứ 6

1 Sinh viên: Thân Văn NamMSV: 2022606643

2 Sinh viên: Trần Đức Tuấn MSV: 20226068123 Sinh viên: Đào Trung QuânMSV: 2022606969

Hà Nội,Ngày Tháng Năm 2024

I Thông tin chung

Họ và tên sinh viên :

II Nội dung thực hiện:

1 Tên chủ đề: Thiết kế, lắp ráp, khảo sát mạch điện tử số cơ bản (L3)2 Hoạt động của sinh viên:

2.1 Thiết kế, lắp ráp, khảo sát mạch logic tổ hợp.2.2 Thiết kế, lắp ráp, khảo sát mạch logic tuần tự

3 Sản phẩm:

3.1 Hoàn thành công việc thiết kế, lắp ráp, khảo sát và ghi lại số liệucủa các bài tập thực hành trong mục 2 theo đúng các buổi thực hành dướisự hướng dẫn của giảng viên.

3.2 Báo cáo thực hành thông qua báo cáo kỹ thuật.

III.Yêu cầu bản báo cáo thực hành: Trình bày đầy đủ các nội

2.5.Thiết kế, lắp ráp và khảo sát bộ đếm ngược, nhị phân, đồng bộ với Kđ = 8 sử dụng FF-JK

* Quyển báo cáo được trình bày trang giấy A4

Hà Nội, Ngày Tháng Năm

Giảng viên hướng dẫnSinh viên thực hiện

BÁO CÁO BÀI THỰC HÀNH SỐ 1Phần A: Khảo sát mạch logic tổ hợp

1.1.Khảo sát IC cổng logic cơ bản1.1.1 IC 7400 (NAND)

a Sơ đe chân:

b Sơ đe lắp ráp:

LED sáng khi cả 2 đầu vào ở mức thấp (mức 0)

- Bảng trạng thái: Theo kết quả thực hành ta có bảng:

(LED sáng).

- Một trong những đầu vào ở mức cao(mức 1) thì đầu ra ở mức thấp (mức 0).(LED tắt).

1.1.2 IC 7408 (AND)a Sơ đe chân:

b Sơ đe lắp ráp:

LED sáng khi cả 2 đầu vào đều mức cao

Bảng trạng thái:

- Bảng trạng thái:

1.1.4 IC 7432 (OR)

a Sơ đe chân:

a Sơ đe thiết kế:

6

- Bảng trạng thái:

b Sơ đe thiết kế

- Bảng trạng thái (Theo kết quả thực hành):

c Phân tích kết quả thực hành:

- 0 là mức thấp (đèn tắt) 1 là mức cao (đèn sáng)

1.1.6 IC 7404 (NOT)

a Sơ đe chân:

b Sơ đe thiết kế:

- Bảng trạng thái (Theo kết quả thực hành):

Đầu vàoĐầu raĐầu vàoĐầu raĐầu vàoĐầu ra

Đầu vàoĐầu raĐầu vàoĐầu raĐầu vàoĐầu ra

10

1.2.Thiết kế, lắp ráp, khảo sát mạch cộng, trừ nhq phân một bit1.2.1 Mạch cộng nhq phân một bit

a Sơ đe thiết kế

- Sơ đồ logic thực hiện qua bộ HA:

- Sơ đồ mô phỏng mạch trên phần mềm Proteus:

b Sơ đe lắp ráp

c Phân tích kết quả thực hành

Dựa vào bảng trạng thái ta dùng hai LED đặt vào hai đầu ra S và C i i

- Khi các đầu vào Ai, Bi và C thì S và C là 0 (LED không sáng).i-1 i i

- Khi các đầu vào Ai, Bi là 0; C là 1 thì S là 1 và C là 0 (LED ở S sáng, Led ở i-1 i i i

Ci không sáng).

- Các trường hợp còn lại thì làm tương tự.

1.2.2 Mạch trừ nhq phân một bita Sơ đe thiết kế

Đầu vàoĐầu raC0A4A3A2A1B4B3B2B1C4S4S3S2S1

- Nối các chân vào của số nhị phân 4 bit A: 1, 3, 8, 10 (A , A , A , A4321);- Nối các chân vào của số nhị phân 4 bit B: 16, 4, 7, 11 (B , B , B , B4321);

- Nối chân 13 (C ) vào GND; nối chân 14 (C ), 9 (S ), 6(S ), 2(S ) và 15(S ) vào các đèn LED.041234

Bước 2: Thay đổi các đầu vào để có 2 toán hạng nhị phân 4 bit.

16

BỘ TRỪ NHỊ PHÂN 4 BIT ĐẦY ĐỦ DÙNG IC SN7483

1.3.2 Sơ đe thiết kế

Bước 1:

- Nối các chân vào của số nhị phân 4 bit A: 1, 3, 8, 10 (A , A , A , A4321);- Nối các chân vào của số nhị phân 4 bit B: 16, 4, 7, 11 (B , B , B , B4321);

- Nối chân 13 (C ) vào GND; nối chân 14 (C ), 9 (S ), 6(S ), 2(S ) và 15(S ) vào các đèn LED.041234

Bước 2: Thay đổi các đầu vào để có 2 toán hạng nhị phân 4 bit.

1.3.3 Phân tích kết quả thực hành

- Từ phân tích của bộ cộng đầy đủ ta phân tích kết quả của bộ trừ đầy đủ tương tựbộ cộng đầy đủ.

1.4.Mạch phân kênh (DEMUX 1-4), mạch hợp kênh (MUX 4-1)

1.4.3 Mạch phân kênh (DEMUX 1-4)a Sơ đồ thiết kế

Mạch gồm có:

18

- Một đầu vào biến X.- 4 đầu ra: Y3,Y ,Y ,Y 210

- Hai đầu vào điều khiển: A1;A0 Bảng trạng thái:

Phương trình đầu ra:

Sơ đe mạch DEMUX 1-4:

b Sơ đe lắp ráp

c Phân tích kết quả thực hành

20

- Ta sử dụng 4 đèn LED tại 4 đầu ra Y3, Y2, Y1, Y0 để hiển thị kết quả đầu ra NếuLED sáng thì đầu ra ở đó ở mức cao (mức “1”), còn nếu LED không sáng thì đầura ở mức thấp (mức “0”).

- Đầu vào biến X chỉ nhận giá trị bằng “1” (mức cao) Còn nếu để X ở mức “0”(mức thấp) thì tất cả các trường hợp của A , A sẽ cho tất cả đầu ra của mạch01

- 4 đầu vào biến: X3, X2, X1, X0.- 2 đầu vào điều khiển: A1, A0.- 1 đầu ra Y

Sơ đe mạch mô phỏng trên phần mềm proteus:

b Sơ đe lắp ráp

c Phân tích kết quả thực hành

1.5.Mạch mã hóa (ENCODER 4-2), Mạch giải mã (DECODER 2-4)

22

1.5.3 Mạch mã hóa (ENCODER 4-2)a Sơ đe thiết kế:

Gọi X , X , X , X là các biến đầu vào 0123

Y0, Y là các biến đầu ra.1

- Sơ đe mạch mã hóa ENCODER 4-2:

- Sơ đe mô phỏng mạch trên phần mềm proteus:

Gọi A, B là 2 biến đầu vào

24

Q0, Q1, Q2, Q3 là 4 biến đầu ra.

- Sơ đe logic:

- Sơ đe mạch mô phỏng trên phần mềm proteus:

26

b Sơ đe lắp ráp:

c Phân tích kết quả thực hành:

- Dựa vào hai đầu vào A và B mà chúng ta có thể xác định được mức đầu ra là mức cao 1 hay mức thấp 0.

1.6.1 Sơ đe thiết kế

1.5.4.3.Sơ đe mô phỏng trên phần mềm Proteus:

1.6.2 Sơ đe lắp ráp

28

1.6.3 Phân tích kết quả thực hành

1.6.3.1Một mạch dạng giải mã rất hay sử dụng trong hiển thị Led 7 đoạn đó là mạch giải mã BCD sang Led 7 đoạn Mạch này phức tạp hơn nhiều so với mạch giải mã BCD sang thập phân bởi mạch này phải cho ra tổ hợp cỏ nhiều đườngra lên cao xuống thấp hơn (tùy loại đèn Led Anode chung hay Cathode chung để làm các đoạn Led cần thiết sáng tạo nên các số hay ký tự Led 7 đoạn Trước hết hãy xem qua cấu trúc và loại đèn Led 7 đoạn của một số đèn được cấu trúc 7 đoạn led có chung Anode (AC) hay Kathade (KC) được sắp xếp thành hình số 8 Ngoài ra còn có 1 led nhỏ dùng làm dấu phẩy thập phân cho số hiển thị, nó được điềukhiển riêng biệt thông qua mạch giải mã Các chân ra của Led được sắp xếp thành 2 hàng chân ở giữa mỗi hàng chung là A chung hay K chung.

1.6.3.2Để đèn Led hiển thị một số nào thì các thanh Led tương ứng phải sáng lên Do đó các thanh Led phải được phân cực.

Phần B: Khảo sát mạch logic tuần tự

 Phân tích kết quả thực hành

IC 7474 được tác động bởi xung Clock theo sườn dương.

2.1.2 FF – JK ( IC 7473 ) Đồ hình trạng thái

 Phân tích kết quả thực hành

IC 7473 được tác động bởi xung Clock theo sườn âm.

2.1 Thiết kế, lắp ráp và khảo sát bộ đếm ngược, nhq phân, đeng bộ với Kđ = 4 sử dụng FF-D.

2.1.1 Sơ đồ thiết kế

2.1.3 Sơ đồ thiết kế

 n ≥ log2kđ = log 4 = 2 → n = 22

 Bảng chuyển đổi trạng tháiTrạng thái hiện

Trạng thái tiếp theo

 Lập phương trình tối thiểu

+ Sơ đồ thiết kế

- Sơ đồ mạch mô phỏng trên phần mềm proteus:

2.1.2 Sơ đồ lắp ráp

2.2.Bộ đếm thuận, nhq phân, đeng bộ với K = 4 sử dụng FF-D.đ

- Sơ đồ logic:

- Sơ đồ mạch mô phỏng trên phần mềm Proteus:

2.2.2 Sơ đe lắp ráp2.2.3.

Phân tích kết quả thực hành

36

- Sau khi lắp ráp và khảo sát mạch thành công, mạch chạy ổn định cho ra kết quảhiển thị trên Led 7 thanh.

- Khi cấp nguồn cho mạch, mạch bắt đầu đếm thuận theo chu trình 0>1>2>3 và lặplại tuần hoàn cho đến khi ta không còn cấp nguồn cho mạch.

2.3.Bộ đếm thuận, nhq phân, đeng bộ với K = 8 sử dụng FF-JK.đ

2.3.1 Sơ đe thiết kế

2.4.2 Sơ đe lắp ráp

41

2.4.3 Phân tích kết quả thực hành

- Sau khi lắp ráp và khảo sát mạch thành công, mạch chạy ổn định cho ra kết quảhiển thị trên Led 7 thanh.

- Khi cấp nguồn cho mạch, mạch bắt đầu đếm ngược theo chu trình

7>6>5>4>3>2>1>0 và lặp lại tuần hoàn cho đến khi ta không còn cấp nguồn chomạch.

2.5.Bộ đếm thuận/nghqch, nhq phân, đeng bộ với Kđ = 4 sử dụng FF-JK2.5.1 Sơ đe thiết kế

- Sơ đồ logic:

43

- Sơ đồ mạch mô phỏng trên phần mềm Proteus:

2.5.2 Sơ đe lắp ráp

2.5.3 Phân tích kết quả thực hành

- Sau khi lắp ráp và khảo sát mạch thành công, mạch chạy ổn định cho ra kết quả

- Khi đầu vào R=0: Khi cấp nguồn cho mạch, mạch bắt đầu đếm thuận với chu trình0>1>2>3 và lặp lại cho đến khi ta ngừng cấp nguồn cho mạch hoặc thay đổi giá trịR.

- Khi đầu vào R=1: Khi cấp nguồn cho mạch, mạch bắt đầu đếm ngược với chu trình 3>2>1>0 và lặp lại cho đến khi ta ngừng cấp nguồn cho mạch hoặc thay đổigiá trị R.

2.6.Khảo sát bộ đếm thuận, nghqch nhq phân, đeng bộ với Kđ = 4 sử dụng FF-D2.6.1 Sơ đe thiết kế

- Sơ đồ logic:

- Sơ đồ mạch mô phỏng trên phần mềm Proteus:

2.6.2 Sơ đe thiết kế

- Khi đầu vào R=1: Khi cấp nguồn vào, mạch bắt đầu đếm ngược với chu trình từ 3>2>1>0 và lặp lại tuần hoàn cho đến khi ta ngừng cấp nguồn cho mạch hoặc thayđổi giá trị của R.

2.7.Bộ đếm thuận, nhq phân, không đeng bộ với Kđ = 8 sử dụng FF-JK

2.7.1 Sơ đồ thiết kế

- Sơ đồ mạch mô phỏng trên phần mềm Proteus:

2.7.2 Sơ đe lắp ráp

46

Hà Nội, ngày tháng năm 2024

Giảng viên hướng dẫn