Báo cáo thực hành điện tử tương tự số 13330 (n10) bài 1 xây dựng một số mạch ứng dụng khuếch đại thuật toán

TRƯỜNG ĐẠI HỌC HÀNG HẢI VIỆT NAM HỌC PHẦN: ĐIỆN TỬ TƯƠNG TỰ-SỐ 13330 (N10) Giảng viên: Đỗ Thị Chang BÁO CÁO THỰC HÀNH (TH1) Nhóm 03 Họ tên:………………………… Mã Sinh viên:……………………… BÀI 1: Xây dựng số mạch ứng dụng khuếch đại thuật toán I Cơ sở lý thuyết Khuếch đại thuật toán: Bộ KĐTT khuếch đại chiều (ghép trực tiếp) sử dụng thuật toán biến đổi gọi tên theo ứng dụng KĐTT: OA (Operational Ampliffier) Cấu trúc KĐTT bao gồm tầng khuếch đại vi sai đầu vào, vài tầng khuếch đại ghép trực tiếp tầng khuếch đại mắc Collecter chung đầu để có trở kháng nhỏ Một số ứng dụng vi mạch khuếch đại thuật tốn: - Bộ khuếch đại thuận: Hình 1.1: Bộ khuếch đại thuận Gồm:  Điện áp vào đưa tới lối vào đồng pha;  Điện áp hồi tiếp âm lấy thông qua cầu chia điện áp R1 R2 Hệ số khuếch đại khuếch đại thuận: U K= U = vào R 1+ R R2 = + R1 R1 II Nội dung thực hành: - Xây dựng mạch khuếch đại thuận sử dụng khuếch đại thuật toán Sử dụng IC LM324 (Mạch sử dụng nguồn đôi ± 12 V) - Sơ đồ chân IC LM324: IC LM324 Hình 1.2: IC LM324 - Mạch khuếch đại thuận sử dụng IC LM324: LM324 Hình 1.3: Mạch khuếch đại thuận Proteus Hình 1.4: Mạch khuếch đại thuận Test board  Nhận xét: U R + R7 R7 10 k - Hệ số khuếch đại: K = U = R = + R = + 10 k = (đúng với lý vào 6 thuyết) - Khi biến trở tăng lên → đèn sáng, tiếp tục xoay biến trở → đèn sáng đến mức định không sáng thêm => điện áp vượt điện áp nguồn - Khi biến trở giảm dần → đèn tắt dần => điện áp giảm BÀI 2: Xây dựng số mạch tổ hợp I Cơ sở lý thuyết Các cổng logic: a, Cổng NOT b, Cổng AND c, Cổng NAND d, Cổng OR A+0=A A.1=A A+1=A A.0=A A+A=A A.A=A A+ A=1 A A=0 A+B=B+A 10 A.B=B.A 11 A + B + C = A + (B + C) 12 A B C = A (B C) 13 A + AB = A 14 A (A + B) = A 15 BA + B A = B 16 (B + A) (B + A ) = B 17 A+ B = A B 18 A.B = A + B e, Cổng NOR Các hệ thức hệ đại số Boole: Mạch tổ hợp a, Khái niệm Mạch tổ hợp mạch mà trạng thái đầu mạch phụ thuộc vào tổ hợp trạng thái đầu vào mà không phụ thuộc vào trình tự tác động đầu vào Theo quan điểm điều khiển mạch tổ hợp mạch hở, hệ khơng có phản hồi, nghĩa trạng thái đóng mở phần tử mạch hồn tồn khơng bị ảnh hưởng trạng thái tín hiệu đầu Hình 1.5: Bảng hệ thức hệ đại số Boole b, Thiết kế mạch tổ hợp - Bước 1: Mơ tả tốn dạng chức hay nói cách khác q trình phân tích yêu cầu đặt cho việc thiết kế mạch Phải xác định biến số đầu vào, hàm số đầu mối quan hệ logic chúng - Bước 2: Tối thiểu hóa Sử dụng phương pháp tối thiểu hóa mạch tổ hợp trình bày để tiến hành tối thiểu hóa hay nói cách khác ta rút gọn, để cho mạch thiết kế sử dụng linh kiện Tùy theo yêu cầu toán, số biến đầu vào hay nhiều mà ta sử dụng phương pháp tối thiểu hóa cho thích hợp Thơng thường ta sử dụng phương pháp tối thiểu hóa bảng Các nơ số biến đầu vào nhỏ Khi số biến đầu vào tăng lên ta sử dụng phương pháp Quine Mc.Cluskey - Bước 3:Vẽ sơ đồ mạch sử dụng cổng logic cho Tùy theo yêu cầu sử dụng cổng logic cụ thể toán mà ta cần biến đổi biểu thức logic sau tối thiểu hóa thành dạng phù hợp Thông thường ta sử dụng định lý De-Morgan để biến đổi 4.Mạch dồn kênh: a, Định nghĩa Bộ dồn kênh (MUX - Multiplexer) mạch tổ hợp có 2n đầu vào thông tin (đầu vào liệu) X 0, X 1,… X −1, n đầu vào điều khiển (đầu vào địa n chỉ) A0 , A1,… An−1 đầu Y Hoạt động chọn liệu đầu vào MUX thực đầu vào điều khiển Để lựa chọn đầu vào thông tin gán cho địa chỉ, mã hóa số nhị phân Ngồi MUX cịn có đầu vào chọn mạch làm việc E b, Sơ đồ cấu trúc nguyên lý hoạt động dồn kênh  Sơ đồ cấu trúc dồn kênh: E X0 X1 X −1 n ……… MUX X Y …… A0 A.1 An−1 Hình 1.6: Sơ đồ cấu trúc dồn kênh  Nguyên lý hoạt động dồn kênh: Với MUX có N đầu vào thơng tin (từ D0 đến D2n−1) có n tín hiệu địa ( S0đến Sn) với điều kiện 2n Tùy theo giá trị n tín hiệu địa mà đầu giá trị đầu vào Ngoài MUX cịn có đầu vào chọn mạch làm việc E: - Nếu E = MUX hoạt động - Nếu E = MUX khơng làm việc hay nói cách khác mạch bị chốt  Sơ đồ chân IC 74LS151: IC 74LS151 Hình 1.7: IC 74LS151 II Nội dung thực hành Câu 1: Rút gọn hàm xây dựng mạch với chức tương đương: Hình 1.8: Mạch tổ hợp hàm chưa rút gọn Proteus - Hàm sau rút gọn: Y= A + B.C Hình 1.9: Mạch tổ hợp hàm rút gọn Proteus - Thực lắp ráp mạch panel thí nghiệm: Câu 2: ĐẦU VÀO bảng Cho ĐẦU RA A B C Q1(A,B,C) Q2(A,B,C) 0 0 0 1 0 1 1 0 1 1 1 1 1 1 chân lý Hình 1.11: Bảng chân lý hàm Q1, Q2 - Dùng phần tử logic để thành lập mạch thực hàm Q1: A BC 00 01 11 10 1 1 Hình 1.12: Bảng Các nơ rút gọn hàm Q1 - Hàm Q1 = AC + BC + AB 10 Hình 1.13: Mạch tổ hợp hàm Q1 rút gọn - Thực lắp ráp hàm Q1 panel thí nghiệm: - Dùng mạch dồn kênh (MUX) với đầu vào thơng tin (74LS151) để thể hàm Q1: Hình 1.14: Mạch lắp ráp hàm Q1 panel thí nghiệm 11 Hình 1.15: Sơ đồ mạch dồn kênh Proteus - Thực lắp ráp mạch dồn kênh Test board: Hình 1.16: Sơ đồ mạch dồn kênh Test board  Nhận xét: - Khi thay đổi giá trị đầu vào chân A, B, C IC theo bảng chân lý, đèn sáng tắt theo giá trị đầu hàm Q1: VD: A = B = C = - nối chân A, B, C với nguồn âm Q1= - đèn tắt BÀI 3: Xây dựng mạch dao động đếm I Cơ sở lý thuyết Định nghĩa phân loại đếm: a, Định nghĩa: Bộ đếm dãy tuần hồn gồm dãy FF ghép nối thích hợp để có khả đếm xung tới, thị lưu giữ kết đầu FF dạng mã nhị phân đó, mạch có số trạng thái hệ số 12 đếm (ký hiệu K đ ) Dưới tác dụng tín hiệu vào đếm, mạch chuyển từ trạng thái đến trạng thái khác theo thứ tự định, sau K đ tín hiệu vào đếm, mạch trở trạng thái xuất phát ban đầu để bắt đầu chu trình Khi sử dụng đếm có hai thơng số cần quan tâm: + Hệ số đếm (Dung lượng đếm) K đ ; + Tốc độ đếm b, Phân loại:  Phân loại theo nguyên tắc làm việc: - Bộ đếm đồng - Bộ đếm không đồng  Phân loại theo hệ số đếm ( K đ ): - Bộ đếm có hệ số đếm K đ = 2n: Bộ đếm đầy - Bộ đếm có hệ số đếm K đ ≠ 2n: Bộ đếm không đầy  Phân loại theo chiều đếm: - Bộ đếm thuận - Bộ đếm nghịch - Bộ đếm thuận - nghịch  Phân loại đếm theo khả lập trình: - Bộ đếm có khả lập trình - Bộ đếm khơng có khả lập trình Mã đếm: Một số mã thường dùng để mã hóa đếm: - Mã nhị phân - Mã Gray 13 - Mã BCD - Mã Johson - Mã vòng II Nội dung thực hành: Câu 1: Xây dựng mạch dao động sử dụng IC 555: Hình 1.17: Sơ đồ mạch dao động Proteus 14 - Nguyên lý hoạt động IC 555: Mạch dùng điện trở tụ điện để xác định Hình 1.18: Sơ đồ nguyên lý IC 555 tần số chu kỳ làm việc tín hiệu Khi vừa cấp nguồn 5V, tụ điện điện 0V tức ngưỡng Vcc/3 Mức thấp ngõ lật ( Trigger) làm cho Timer 555 lật ngõ lên cao, đồng thời tụ nạp hướng Vcc qua hai điện trở R1 R2, nhưng khi tụ nạp đến điện tụ bằng ngưỡng 2/3 Vcc, FlipFlop lật trạng thái ngõ xuống thấp ( xấp xỉ 0V) Lúc transistor T2 dẫn tụ phóng điện qua điện trở R2 về hướng 0V Khi điện tụ ngưỡng Vcc/3 FlipFlop trở lại trạng thái ban đầu ngõ lên cao, transistor T2 ngưng tụ lại nạp lên hướng Vcc Kết ngõ ta thu tín hiệu xung vng Led sau tạo xung có tượng nhấp nháy 15 - Thiết kế đếm đồng bộ, thuận, Kđ=10 sử dụng IC 74LS192: Hình 1.19: Sơ đồ đếm đồng thuận Proteus - Thực lắp ráp đếm Test board: Hình 1.20: Sơ đồ đếm Test board 16  Các IC sử dụng đếm: - IC 555: Mạch dao động tạo xung - IC 74LS192: Mạch đếm - IC 74LS47: Mạch chuyển mã BCD thành mã vạch có Anode chung  Nhận xét: - Con LED đoạn số từ đến  Nguyên lý: IC 555 tạo xung truyềnđến IC 74LS192 để đếm xung, sau tiếp tục truyền mã BCD từ IC 74LS192 sang IC 74LS47 để chuyển mã BCD sang mã vạch, cuối truyền tín hiệu sang LED đoạn để hiển thị số 17