phương pháp cải hiện hệ số cmrr trong mạch khuếch đại vi sai

Các điện áp này triệt tiêu vàkhông tạo ra điện áp nhiễu mới trên tải.1.1.Hệ số nén đồng pha CMRR – Common Mode Rejection RatioHệ số nén đồng pha CMRR được sử dụng để định lượng mức độ câ

111Equation Chapter 1 Section 1

MỤC LỤC

CHƯƠNG 1: CÂN BẰNG 1

1.1 Hệ số nén đồng pha ( CMRR – Common Mode Rejection Ratio) 3

1.2 Cân bằng cáp (Balance Cable) 5

1.3 Cân bằng hệ thống (System Balance) 6

1.4 Cân bằng tải (Load Balance) 7

1.5 Phương pháp cải hiện hệ số CMRR trong mạch khuếch đại vi sai 8

CHƯƠNG 2: BỘ LỌC 10

2.1 Khái niệm bộ lọc 10

2.2 Phân loại 10

2.3 Nguyên lý 12

2.4 Thông số đặc trưng của bộ lọc 12

2.5 Sự ảnh hưởng của hiệu ứng ký sinh trong bộ lọc 14

CHƯƠNG 3: VÍ DỤ 15

Tài liệu tham khảo 22

CHƯƠNG 1: CÂN BẰNG

Một mạch cân bằng là một mạch hai dây dẫn, trong đó cả hai dây dẫn tín hiệu,

và tất cả các mạch kết nối với chúng có cùng một trở kháng đối với một mức thamchiếu (thường là đất) Nếu như trở kháng của hai dây dẫn tín hiệu với đất là khôngbằng nhau, khi đó hệ thống không cân bằng Do đó, một mạch có một dân dẫn tínhiệu và một dây đất là không cân bằng Mục đích của việc cân bằng là làm cho việcnhận nhiễu bằng nhau trong cả hai dây dẫn, trong trường hợp đó nhiễu có thể triệttiêu trong tải Để một mạch cân bằng có hiệu quả nhất trong việc giảm nhiễu chế độchung (common mode), không chỉ cần cân bằng phía nguồn, tải mà còn phải cân bằngkết nối (cáp) Sử dụng máy biến áp hoặc bộ khuếch đại vi sai là hai cách tiếp cận cóthể để cung cấp một sự cân bằng

Một mạch được xem xét trong hình 1 dưới đây Nếu R = R thì nguồn đượcS1 S2cân bằng, nếu R bằng R thì tải được cân bằng Trong những điều kiện này, mạchL1 L2

sẽ được cân bằng vì cả hai dây dẫn tín hiệu đều có cùng trở kháng so với đất

Hình 1: Điều kiện cân bằng R = R , R = R , V = V , I = IS1 S2 L1 L2 S1 S2 N1 N2Hai điện áp nhiễu V và V xuất hiện trong 2 dây dẫn sinh ra dòng I và I N1 N2 N1 N2Các nguồn VS1 và V cùng nhau sinh ra dòng IS2 S Tổng điện áp trên tải được tính như sau:

(1)Hai số hạng đầu tiên đại diện cho nhiễu và số thứ ba là tín hiệu mong muốn.Nếu I = I và R = R thì: N1 N2 L1 L2

(2)Như vậy nhiễu đã bị loại bỏ Trong thực tế, cả sự cân bằng điện trở và điệnkháng đều quan trọng Hình 1 chỉ hiển thị các đầu nối điện trở để đơn giản hóa Hình

1

2 là tổng quát hơn ở chỗ nó hiển thị cả điện trở và điện dung. V1 và V đại diện2 cho

điện

áp nhiễu cảm kháng, nguồn I và I đại diện cho nguồn nhiễu điện dung vào mạch.1 2

Vcm là chênh lệch thế giữa đất của nguồn và tải Nếu hai dây dẫn tín hiệu 1 và 2 nằmgần nhau, hoặc tốt hơn là xoắn vào nhau, thì hai điện áp nhiễu cảm kháng V và V1 2phải bằng nhau và triệt tiêu ở tải Điện áp nhiễu được tạo ra giữa các đầu nối tải 1 và

2 tạo ra từ điện dung có thể được xác định bằng cách tham khảo mô hình ở Hình 3.Các tụ điện C và C đại diện cho điện dung từ nguồn nhiễu, trong trường hợp này là31 32dây dẫn 3 Trở kháng R và R đại diện cho tổng điện trở tương ứng từ dây dẫn 1 và 2c1 2(đều bằng R1R2)

Hình 2: Một mạch cân bằng hiển thị điện áp nhiễu cảm ứng và điện dung và

sự khác biệt về điện thế đất giữa nguồn và tải

Điện áp nhiễu điện dung V do điện áp trên dây dẫn 3 gây ra ở dây dẫn 1 là:N1

(3)Điện áp nhiễu do dây dẫn 3 gây ra ở dây dẫn 2 là:

(4)

Hình 3: Điện dung trong dây dẫn cân bằng

2

Nếu mạch cân bằng thì điện trở R và R bằng nhau Nếu như dây dẫn 1 và 2c1 c2nằm liền kề nhau, hoặc tốt hơn là bị xoắn với nhau, điện dung C nên C gần bằng31 32nhau Khi đó V xấp xỉ bằng V , và điện áp nhiễu điện dung triệt tiêu trong tải NếuN1 N2các đầu cuối được cân bằng, thì cáp xoắn đôi có thể bảo vệ chống lại ghép điện dung.Cần lưu ý trong Hình 2 rằng sự khác biệt về điện thế đất V giữa nguồn và tảicmtạo ra điện áp bằng nhau tại các đầu nối 1 và 2 ở tải Các điện áp này triệt tiêu vàkhông tạo ra điện áp nhiễu mới trên tải.

1.1 Hệ số nén đồng pha (CMRR – Common Mode Rejection Ratio)

Hệ số nén đồng pha (CMRR) được sử dụng để định lượng mức độ cânbằng hoặc hiệu quả của mạch cân bằng trong việc loại bỏ điện áp nhiễu ở chế

độ chung

Hình 4: Mạch dùng để xác định CMRR

Hình 4 cho thấy một mạch cân bằng với chế độ chung điện áp Vcm.Nếu sự cân bằng là hoàn hảo thì không có điện áp vi sai V xuất hiện ở đầudmvào bộ khuếch đại Tuy nhiên do sự mất cân bằng nhẹ của hệ thống một điện

ápnhiễu chế độ chênh lệch nhỏ V xuất hiện trên đầu vào của bộ khuếch đại.dmCMRR được định nghĩa là:

(5)CMRR càng lớn thì sự cân bằng càng tốt và giảm nhiễu càng lớn Thôngthường CMRR 40 đến 80dB có thể thấy ở các mạch được thiết kế tốt Nếu điện tởnguồn Rs nhỏ hơn điện trở tải R thì điện áp của dây dẫn so với đất Vc tại đầu vào bộLkhuếch đại gần bằng V Do đó công thức trên có thể viết gần đúng như sau:cm

(6)

Nếu nguồn và tải được cách nhau về mặt vật lý bởi một khoảng cách đáng kể(ví dụ: hệ thống điện thoại), thì định nghĩa trong phương trình 6 thường được ưa thích

vì phép đo của cả Vc và Vdm đều được thực hiện ở cùng một đầu mạch Trong thực

tế, sự mất cân bằng nhỏ hạn chế sự ức chế nhiễu có thể xảy ra chúng bao gồm mấtcân bằng nguồn, mất cân bằng tải và mất cân bằng cáp, cũng như sự mất cân bằng dotrở kháng ký sinh nào đó Cả hai cân bằng điện trở và điện dung phải được xem xét.Cân bằng điện dung trở nên quan trọng hơn khi tần số tăng lên

Trong nhiều ứng dụng thực tế, tải được cân bằng nhưng nguồn thì không Hình

5 cho thấy điều này

Hình 5: Tác dụng của nguồn không cân bằng đến CMRR của đoạn mạch cân bằng.Trong trường hợp này CMRR bằng:

(7)Nếu R lớn hơn rất nhiều so với R + công thức (7) có thể dược viết như sau:L S

(8)

Ví dụ Rl bằng 10kΩ và bằng 10Ω thì CMRR bằng 60dB

Tác động bất lợi của mất cân bằng nguồn đối với hiệu suất của mạch tronghình 5 có thể được giảm bằng cách sau:

+ Giảm điện áp chế độ chung

+ Giảm mất cân bằng nguồn

+ Tăng trở kháng tải RL

CMRR cũng có thể được gây ra bởi sự mất cân bằng tải

4

Hình 6: Ảnh hưởng của điện trở tải không cân bằng lên CMRR trên mạch cân bằngTrong trường hợp này, CMRR bằng:

(9)Nếu R rất lớn so với R công thức trên được viết gần đúng như sau:L S

(10)

Ví dụ R bằng 100 Ω, R bằng 10kΩ và bằng 100Ω thì CMRR bằng 80dB TừS Lphương trình 10, nhận thấy rằng CMRR là hàm của tỷ lệ R / R tỉ số này càng lớn thìL Skhả năng loại bỏ nhiễu càng lớn, bất kể giá trị của Do đó, trở kháng nguồn thấp vàtrở kháng tải cao sẽ cung cấp CMRR lớn nhất Từ phương trình 8 và 10, chúng ta cóthể kết luận rằng điện trở tải lớn sẽ tối đa hóa CMRR cho trường hợp mất cân bằngnguồn và mất cân bằng tải

1.2 Cân bằng cáp (Balance Cable)

Đối với cáp kết nối, cả cân bằng điện trở và điện kháng phải được duy trì giữahai dây Do đó, điện trở và điện dung của mỗi dây dẫn phải bằng nhau Trong nhiềutrường hợp, độ mất cân bằng của mạch lớn hơn độ mất cân bằng của cáp Tuy nhiên,khi yêu cầu CMRR lớn hơn 100 dB hoặc sử dụng cáp rất dài, thì các nhược điểm củacáp phải được xem xét Sự mất cân bằng điện trở của hầu hết các loại cáp là khôngđáng kể và thường có thể được bỏ qua Mất cân bằng điện dung thường nằm trongkhoảng 3% đến 5% Ở tần số thấp, sự mất cân bằng này thường có thể được bỏ qua vìcác dung kháng sẽ lớn hơn rất nhiều so với các trở kháng khác trong mạch Tuynhiên, ở tần số cao, sự mất cân bằng điện dung có thể phải được xem xét

Hình 7: Cáp có dây drain (bên trái), cáp có lớp che chắn bện (bên phải)

Sự mất cân bằng điện dung hầu như không tồn tại đối với cáp có vỏ bọc bệnnếu được kết nối đúng cách Tuy nhiên ở các đầu nối nếu không thực hiện đúng cáchthì sẽ sinh ra vấn đề về (không tiếp xúc 360 với tấm chắn) Cáp lá chắn có chứa dây0drain có độ mất cân bằng cảm ứng cao hơn đáng kể so với cáp có lá chắn bện vì sựhiện diện của dòng điện trong dây drain Bởi vì điện trở của dây drain nhỏ hơn so vớiđiện trở của tấm chắn lá nhôm nên ở tần số thấp, gần như tất cả dòng điện của tấmchắn đều chạy trên dây drain thay vì trên tấm chắn Điều này có thể gây ra sự mất cânbằng đáng kể trong khớp nối cảm ứng với các dây dẫn tín hiệu Trên khoảng 10MHz,hiệu ứng da dẫn đến lá chắn dòng chảy trên giấy bạc, và sự mất cân bằng quy nạp bịgiảm đáng kể Tuy nhiên, nếu cáp có lá chắn được kết thúc qua dây drain, điều nàythường xảy ra, sự mất cân bằng cảm ứng sẽ xuất hiện trở lại ở vùng lân cận của cácđầu cáp - vì dòng điện của lá chắn sẽ không còn được phân bố đồng đều quanh mặtcắt của lá chắn lá Do hai vấn đề nêu trên, sự mất cân bằng cảm ứng sinh ra từ dòngđiện trong dây drain hoặc đầu cuối của lá chắn không đúng cách, không nên sử dụngcáp được bọc lá với dây drain trong các mạch nhạy cảm Việc che chắn có thể được

sử dụng để giảm lượng tín hiệu nhiễu chế độ chung trong các dây dẫn tín hiệu và cânbằng làm triệt tiêu điện áp chế độ chung khi được chuyển đổi thành điện áp chế độ visai và được ghép vào tải

1.3 Cân bằng hệ thống (System Balance)

Hệ số CMRR của từng phần riêng lẻ trong hệ thống không thể đánh giá được

hệ số CMRR của toàn bộ hệ thống Ví dụ như việc hệ số CMRR của tải về nguồn đềulớn, nhưng hệ số CMRR của hệ thống lại nhỏ và ngược lại Một cách để đảm bảo cânbằng hệ thống tốt là chỉ định CMRR cho từng thành phần cao hơn CMRR hệ thốngmong muốn Tuy nhiên, phương pháp này không tạo ra lợi thế về mặt kinh tế Khinhiều khối riêng lẻ được sử dụng để xây dựng một hệ thống, một cách để ước tínhCMRR tổng thể của hệ thống là giả sử nó bằng CMRR của thành phần kém nhất.Phương pháp này đặc biệt hữu ích nếu CMRR của thành phần kém nhất thấp hơn 6

dB hoặc hơn của các thành phần khác

6

Cáp xoắn đôi hoặc cáp xoắn đôi có vỏ bọc bảo vệ thường được sử dụng làmcáp kết nối trong một hệ thống cân bằng vì cáp xoắn đôi vốn có cấu hình cân bằng.Một cách khác là việc sử dụng cáp đồng trục trong một hệ thống, tuy nhiên, vì là cáp

ở dạng đơn và chi phí khá cao, nên cách làm này sẽ ít phổ biến hơn, còn nếu bắt buộc

sử dụng cáp đồng trục trong một hệ thống cân bằng, thì có thể sử dụng hai cáp, nhưthể hiện trong hình 8

Hình 8: Cáp đồng trục - Coaxial cables

1.4 Cân bằng tải (Load Balance)

Một mạch khuếch đại vi sai thường được sử dụng để phối hợp cùng tải trongmột hệ thống cân bằng Hình 9 mô tả hệ thống sử dụng tải là bộ khuếch đại vi sai

Hình 9: Mạch khuếch đại vi sai cơ bảnCác đặc điểm của một op-amp lý tưởng như sau:

Hệ số khuếch đại điện áp rất lớn A mà lý tưởng là đạt đến vô cũng

Điện trở đầu vào vô cùng lớn

Điện trở đầu ra bằng 0

CMRR bằng vô cùng lớn

Khi ở trạng thái đơn thì hệ số CMRR của OP-AMP sẽ bằng khoảng 70-80dB Khiđược mắc thêm trở phản hồi và các điện trở thêm thì ta có thể tùy chỉnh chế độ đầu racho mạch khuếch đại như đầu ra đảo, không đảo …

Trong hình 9, đây là bộ khuếch đại một đầu vào vi sai, khuếch đại đảo

Trong trường hợp nguồn là cân bằng, nhưng tải không cân bằng, công thức tính hệ

số CMRR là:

Trong đó: là độ lệch điện trở trong tải

p là độ dung sai của điện trở

Khi sử dụng điện trở phù hợp và được điều khiển từ nguồn cân bằng, bộ khuếchđại vi sai có thể cung cấp CMRR cao Trong trường hợp tải là cân bằng, nhưng nguồnkhông cân bằng như hình 4.9, công thức tính hệ số CMRR là:

Trong đó: là độ lệch điện trở trong nguồn

Hình 10: differentical ampifier khi nguồn không cân bằng

1.5 Phương pháp cải hiện hệ số CMRR trong mạch khuếch đại vi sai:

A Sử dụng bộ đệm đầu vào là mạch khuếch đại vi sai:

Hình 11: Instrumentation ampifier

8

Khi đó hệ số CMRR được tính theo công thức:

Trong đó: p là độ dung sai của điện trở

B Đầu vào ghép nối máy biến áp

Một cách tiếp cận khác để đạt được trở kháng cao ở chế độ chung là sử dụng một máy biến áp Máy biến áp có thể được sử dụng với bộ khuếch đại vi sai hoặc thậm chívới bộ khuếch đại một đầu như được hiển thị trong Hình 12 Với một máy biến áp, chế độ chung tần số thấp trở kháng đầu vào sẽ được xác định bởi điện trở cách điện (là cực lớn) giữa cuộn sơ cấp và cuộn thứ cấp của máy biến áp Ở trên cao tần số, điện dung đan xen của máy biến áp cũng có thể ảnh hưởng đến trở kháng đầu vào chế

độ chung Máy biến áp cũng cung cấp khả năng cách ly điện giữa nguồn và tải Tuy nhiên cách làm này không phổ biến vì chi phí cao nhưng hiệu quả không cao

Hình 12: Giép nối vào máy biến áp

CHƯƠNG 2: BỘ LỌC

2.1 Khái niệm bộ lọc

- Nhiễu điện từ (EMI-Electromagnetic Interference), là những tín hiệu điệnkhông mong muốn được sinh ra từ năng lượng điện trường Những tín hiệunày có thể làm rối loạn, gián đoạn các đường truyền, hay làm cản trở, suy haotín hiệu điện trong mạch dẫn đến làm mất hoặc làm sai lệch tín hiệu trong các

hệ thống Do đó, để bảo vệ các mạch điện tử khỏi bị nhiễu, các nhà thiết kếthiết bị thường sử dụng các bộ lọc triệt tiêu EMI

- Lọc (FILTERING) là kĩ thuật sử dụng 1 thiết bị/mạch điện loại bỏ tín hiệukhông mong muốn để đảm bảo thiết bị điện, điện tử không tạo ra hoặc bị ảnhhưởng bởi nhiễu điện từ

- Bộ lọc được sử dụng để khử nhiễu có trên tín hiệu hoặc đường dây điện.Chúng cũng có thể được sử dụng để ngăn chặn nhiễu tạo ra bởi thiết bị màchúng được kết nối hoặc bởi các thiết bị khác ở gần để làm cho thiết bị đóchống nhiễu tốt hơn với các tín hiệu nhiễu điện từ trong môi trường

- Các bộ lọc này thường được sử dụng tại điểm vào giữa thiết bị và môi trườngcủa nó, được liên kết chặt chẽ với khung máy Vị trí này đảm bảo rằng không

có tín hiệu nào đi vào thiết bị và bức xạ nó trước khi bị bộ lọc loại bỏ Chúngcũng có thể được đặt giữa các khu vực tách biệt của PCB

Hình 14: Bộ lọc thông cao

- Band-pass (Bộ lọc thông dải): chỉ cho phép các tín hiệu nằm trong một thiếtlập dải tần nhất định giữa hai điểm, đồng thời chặn cả tần số thấp hơn và tần sốcao hơn ở hai bên dải tần này

Hình 15: Bộ lọc thông dải

- Band-stop (Bộ lọc cấm dải): là bộ lọc cắt bỏ các tần số trong một phạm vi nhấtđịnh và cho qua các tần số bên ngoài phạm vi đó

Hình 16: Bộ lọc chặn dảiNgoài ra, có thể chia theo số lượng phần tử:

- Đơn phẩn tử:

Một phần tử chuỗi đơn: là 1 điện trở, 1 cuộn dây, hoặc 1 ferit

Một phần tử shunt duy nhất: thường là tụ shunt

- Đa phần tử:

Một bộ lọc L (một chuỗi và một phần tử shunt)

Một bộ lọc (hai phần tử shunt và một phần tử nối tiếp)

2.3 Nguyên lý

- Một bộ lọc cơ bản là kết hợp 3 thành phần: Điện trở R, Cuộn cảm L và tụ điện

C Bộ lọc kết hợp 3 thành phần này để loại bỏ thành phần không mong muốntrong đó:

Cuộn cảm chặn thành phần tần số cao và dẫn tín hiệu tần số thấp

Tụ điện thì cho phép tín hiệu tần số cao đi qua và chặn tín hiệu tần số thấp Bản thân điện trở thì không có đặc tính về tần số, nhưng được thêm vàocuộn cảm và tụ điện để xác định hằng số thời gian của mạch

2.4 Thông số đặc trưng của bộ lọc

- IL (insertion loss): Các giá trị suy hao chèn, liên quan đến tỷ số giữa cường độcủa tín hiệu đến với cường độ của tín hiệu truyền và thường được biểu thị bằngdecibel, là một đặc tính cơ bản của hiệu quả bộ lọc

Hình 17 (a) điện áp tải khi không có bộ lọc;(b) khi có bộ lọc

Công thức xác định IL:

Điện áp tải khi không đi qua bộ lọc

Điện áp tải khi đi qua bộ lọc

12

=

Hình 18: Sự suy tiếp xúc (IL)của 1 số bộ lọc giả thiết RL=RC=50ΩCác đặc điểm khác ảnh hưởng đến hiệu suất bộ lọc:

- ESR (equivalent series resistance): điện trở nối tiếp tương đương còn được gọi

là nội trở, là một giá trị biểu thị sự mất mát năng lượng Trong một tụ điện tốt,ESR là rất nhỏ, và trong một tụ kém, ESR là lớn Do đó, ESR thấp là một dấuhiệu của một bộ lọc được khử tốt sẽ không tiêu hao nhiều năng lượng trongquá trình hoạt động của nó

Giá trị được xác định tùy thuộc vào các thành phần điện trở phù hợp vớicác loại chất điện môi và thành phần điện trở của điện cực và thiết bị đầucuối

ESR lớn (hoặc tanδ) có thể gây ra hỏng hóc do dòng điện tỏa ra nhiệt Dòng điện có thể đi qua bị hạn chế (Giá trị hiện tại cho phép)

ESR lớn (hoặc tanδ) cũng làm giảm hiệu ứng hấp thụ nhiễu

Trong đó: là hệ số tiêu tán;

là tần số tự nhiên ;

C là giá trị điện dung của tụ

VD: Tụ hoá nhôm polymer RVT