bài tập nhóm 1 vẽ và mô phỏng các mạch sử dụng diode transistor bjt

Một số giá trị Uv và Ur tại các mốc thời gian:Bảng 1- 1 Kết quả đo mô phỏng mạch chỉnh lưu nửa chu kỳ không có tụ lọc Nhận xét: Kết quả đo mô phỏng và kết quả tính toán lý thuyết tương đ

ĐẠI HỌC BÁCH KHOA HÀ NỘI

TRƯỜNG ĐIỆN-ĐIỆN TỬ

***

BÀI TẬP NHÓM 1:

VẼ VÀ MÔ PHỎNG CÁC MẠCH SỬ DỤNG DIODE, TRANSISTOR BJT

Giảng viên hướng dẫn : ThS.Hoàng Quang Huy

MỤC LỤC

CHƯƠNG 1 DIODE 3

1.1 Mạch chỉnh lưu nửa chu kì: 3

1.1.1 Mạch chỉnh lưu nửa chu kỳ không có tụ lọc: 3

1.1.2 Mạch chỉnh lưu nửa chu kỳ có tụ lọc: 5

1.2 Mạch chỉnh lưu hai nửa chu kì: 7

1.2.1 Cấu tạo và nguyên lý hoạt động 7

1.2.2 Tính toán lý thuyết và đo lường mô phỏng 7

1.3 Mạch chỉnh lưu cầu: 9

1.3.1 Cấu tạo và nguyên lý hoạt động 9

1.3.2 Tính toán lý thuyết và đo lường mô phỏng 9

1.4 Mạch ổn áp dùng diode Zener 12

1.4.1 Cấu tạo và nguyên lý hoạt động 12

1.4.2 Tính toán lý thuyết và đo lường mô phỏng 12

1.5 Mạch hạn chế: Mạch hạn chế mức dưới dương 13

1.5.1 Cấu tạo và nguyên lý hoạt động 13

1.5.2 Tính toán lý thuyết và đo lường mô phỏng 13

CHƯƠNG 2: BIJ 15

2.1 Đặc tuyến vào EC 15

2.1.1 Sơ đồ mạch đo đặc tuyến vào 15

2.1.2 Đường đặc tuyến vào 15

2.2 Đặc tuyến ra EC 16

2.2.1 Sơ đồ đo mạch đặc tuyến ra 16

2.2.2 Đường đặc tuyến ra 16

2.3 Mạch phân cực Bazơ ( Phân cực bằng dòng cố định ) 16

2.3.1 Nguyên lý và cấu tao hoạt động 16

2.3.2 Sự phụ thuộc của hệ số khuếch đại dòng điện vào dòng IC 18

2.3.3 Tính toán lý thuyết: 18

2.3.4 Phương trình đường tải 19

2.4 Mạch phân cực Emitơ 20

2.4.1 Cấu tạo và nguyên lý của mạch phân cực Emitơ 20

2.4.2 Thông số đo đạt .20

2.4.3 Tính toán theo lý thuyết 21

2.4.4 Phương trình đường tải 21

2.5 Mạch phân cực hồi tiếp Collector 22

2.5.1 Cấu tạo và nguyên lý hoạt động 22

2.5.2 Thông số đo đạt 22

2.5.3 Tính toán lý thuyết 22

2.5.4 Phương trình đường tải 23

2.6 Mạch phân cực phân áp 24

2.6.1 Cấu tạo và nguyên lý hoạt động 24

2.6.2 Thông số đo đạt 25

2.6.3 Tính toán lý thuyết 25

2.6.4 Phương trình đường tải: 26

2

CHƯƠNG 1 DIODE

Ứng dụng phổ biến của diode: Chỉnh lưu, Ổn áp và Hạn chế

1.1 Mạch chỉnh lưu nửa chu kì:

* Cấu tạo và nguyên lý hoạt động

Mạch chỉnh lưu nửa chu kì gồm một diode chỉnh lưu, một điện trở hạn chế dòng, một tụ lọc (nếu cần) và nguồn xoay chiều được ghép nối như hình vẽ

nửa chu kỳ

MBA 1

20:1

D 1 1N4004

XSC1

Ex t Tri g +

+

_

R1 7.4kΩ

Hình 1- 2 Sơ đồ mạch chỉnh lưu nửa chu kỳ không có tụ lọc

Cho số liệu : U =220cos(100πt) V; U = 0,68 V; r = 0 ΩV1 D D

R =7,4kΩ; D : 1N4004– MSSV:202241741 1

Điện áp chỉnh lưu : U = 0,318 (U -U )=3.281 V

UV 220Vrms 50Hz 0°

D1 1N4004

R1 100kΩ C12µF

XSC1

A B Ext Trig + + _ _ + _

b Đồ thị Uv(t) và Ur(t):

Hình 1- 3 Kết quả đo mạch chỉnh lưu nửa chu ký không có tụ lọc

c Một số giá trị Uv và Ur tại các mốc thời gian:

Bảng 1- 1 Kết quả đo mô phỏng mạch chỉnh lưu nửa chu kỳ không có tụ lọc

Nhận xét: Kết quả đo mô phỏng và kết quả tính toán lý thuyết tương đối bằng nhau Ở thời điểm T/2

và 3T/4, Ura có giá trị âm do qua diode thực tế không chặn hoàn toàn dòng điện mà luôn có một dòng

điện ngược rất rất nhỏ chạy qua khi diode phân cực ngược

1.1.2 Mạch chỉnh lưu nửa chu kỳ có tụ lọc:

a Sơ đồ mạch

Cho số liệu : U =220cos(100πt) V; U = 0,68V; V1 D0

4

Ex t Trig +

+ _

R1 7.4kΩ

C1 2µF

Hình 1- 4 Sơ đồ mạch chỉnh lưu nửa chu kỳ có tụ lọc

b Đồ thị Uv(t) và Ur(t)

Hình 1- 5 Kết quả đo mạch chỉnh lưu nửa chu kỳ có tụ lọc

c Một số giá trị Uv và Ur tại các mốc thời gian

Bảng 1- 2 Kết quả đo mô phỏng mạch chỉnh lưu nửa chu kỳ có tụ lọc

=>Nhận xét: Ura được san phẳng nhờ tụ lọc phóng điện bổ xung

1.2 Mạch chỉnh lưu hai nửa chu kì:

1.2.1 Cấu tạo và nguyên lý hoạt động

Mạch chỉnh lưu cả chu kỳ, hai nguồn gồm: hai nguồn vào, 2 Diode bán dẫn, 1 tụ và 1 điện trở được mô tả như hình vẽ

6

UV1 220Vrms 50Hz 0°

D1

R1 7.4kΩ

C1 2µF MBA 1

40

D2

G

Hình 1- 6 Sơ đồ mạch chỉnh lưu cả chu kỳ, 2 nguồn

1.2.2 Tính toán lý thuyết và đo lường mô phỏng

a Sơ đồ mạch cho như hình trên

Cho số liệu : UV1=-UV2=220cos(100πt) V ; U = 0,68VD0

R=7.4kΩ ; r = 0Ω; DD 1,D2 : 1N4004

b Đồ thị Uv(t) và Ur(t)

Hình 1- 7 Kết quả đo mạch chỉnh lưu cả chu kỳ, hai nguồn

BẢNG SỐ LIỆU

Bảng 1- 3 Kết quả đo mạch chỉnh lưu cả chu kỳ, hai nguồn

1.3 Mạch chỉnh lưu cầu:

1.3.1 Cấu tạo và nguyên lý hoạt động

Mạch chỉnh lưu cầu gồm 4 diode chỉnh lưu, một điện trở hạn chế dòng, một tụ lọc (nếu cần) và một nguồn xoay chiều được ghép nối như hình vẽ

V1 50Vrms 50Hz 0°

XSC1

A B Ext Trig + + _ _ _

D1

D3 D2

2µF R1 7.4kΩ

Hình 1- 8 Sơ đồ mạch chỉnh lưu cầu

Ở nửa chu kỳ dương, D2 và D4 mở, còn D1, D3 khóa, dòng điện đi từ dương nguồn qua D2,

Hình 1- 9 Kết quả đo mô phỏng mạch chỉnh lưu cầu không tụ lọc

● Khi có tụ lọc (nối song song tụ với điện trở R):

Điện áp chỉnh lưu: U = U − 2U = 48.64V0 m D

Hình 1- 10 Kết quả đo mô phỏng mạch chỉnh lưu cầu có tụ lọc

10

Bảng số liệu:

Ura biến đổi tuần hoàn theo hàm cos, U ban đầu tăng dần, khi đạt đỉnh thì dữ ổn định ở giá trịvào

khoảng 48.6V(theo mạch) tùy vào điện dung tụ lọc

Bảng 1- 4 Kết quả đo mô phỏng mạch chỉnh lưu cầu có tụ lọc

1.4 Mạch ổn áp dùng diode Zener

1.4.1 Cấu tạo và nguyên lý hoạt động

Mạch ổn áp bằng diode zener gồm 1 điện trở hạn chế dòng, 1 diode zener, và 1 nguồn một chiều được mắc như Hình 1.11

E

12V

Irt11.395m A + -

Uz110.325 V + -

R1.2kΩ

Rt7.4kΩ

D11N4744A

IR

1.396m A

-Hình 1- 11 Sơ đồ mạch ổn áp bằng diode zener

Diode zener hoạt động chủ yếu ở chế độ phân cực ngược, lợi dụng tính chất đánh thủng

do điện của diode Khi điện áp đầu vào nhỏ hơn điện áp đánh thủng của zener, nó sẽ chặn không cho dòng đi qua Khi điện áp đầu ra lớn hơn điện áp đánh thủng thủng trên diode zener,

nó sẽ ổn áp sao cho hai đầu diode có điện áp sấp sỉ khoảng 5.042V

1.4.2 Tính toán lý thuyết và đo lường mô phỏng

12

Đại lượng Kết quả lý thuyết Kết quả mô phỏng

1.5.1 Cấu tạo và nguyên lý hoạt động

Mạch hạn chế mức trên dương gồm 1 diode chỉnh lưu ,1 điện trở hạn chế, 1 nguồn 1 chiều, 1 nguồn xoay chiều được ghép nối như hình

UV1 10Vrms 50Hz 0°

D1

R1 7.4kΩ

E 5V

XSC1

Ex t Trig +

+ _

Hình 1- 12 Sơ đồ mạch hạn chế mức dưới dương

1.5.2 Tính toán lý thuyết và đo lường mô phỏng

Cho: U = 10cos(100πt) V; U = 0,68V; E=5Vv D

r = 0; R = 7.4kΩ; Diode 1N4004 (MSSV:20224174)D

Ở nửa chu kỳ dương:

Khi Uvào > E=>diode phân cực thuận=> Ura ≈ Uvào

Khi Uvào < E=> diode phân cực ngược=>Ura = E = 5V

Ở nửa chu kỳ âm: diode luôn phân cực ngược=> Ura=E=5V

Hình 1- 13 Kết quả đo mô phỏng mạch hạn chế mức dưới dương

BẢNG SỐ LIỆU

14Bảng 1- 6 Kết quả đo mô phỏng mạch hạn chế mức dưới dương

CHƯƠNG 2: BJT

2.1) Đặc tuyến vào EC

HÌNH 2.1.a Sơ đồ mạch đo đặc tuyền đầu vào

Hình 2.1.b Đường đặc tuyến vào 2.2) Đặc tuyến đầu ra EC

Hình 2.2.a Sơ đồ mạch đô đặc tuyến đầu ra

Hình 2.2.b Đường đặc tuyến ra 2.3) Mạch phân cực Bazơ ( Phân cực bằng dòng cố định)

2.3.1) Nguyên lý và cấu tạo hoạt động

- Mạch gồm có hai điện trở được mắc ở cực Bazơ và cực Collecter, 1 transistor hai tụ điện và một nguồn nuôi Ec mắc ở cực Collecter

- Điện trở RB có giá trị lớn hơn RC để tạo ra điện thế của cực C cao hơn cực B, lớp tiếp giáp Collecter– Bazơ phân cực ngược Cực Emiter nối với đất lớp tiếp giáp Emiter – Bazơ phân cực thuận Cách mắc đảm bảo cho BIJ làm việc trong vùng khuếch đại

16

Hình 2.3.1 Mạch phân cực bazơ

Transistor 2N3390 (MSSV: 20224210) dựa theo Datasheet là transistor Si loại NPN U CB = 0.7V , có

hệ số khuếch đại dòng điện nằm trong khoảng 400 ÷ 800.

Chọn R C = 2.2 kΩ

Cách chọn R B: Để đảm bảo cho BIJ 2N3390 làm việc trong vùng tích cực ( vùng khuếch đại ) thì điều

kiện là U E <U B <U C nên ta có:

E C − I B ∗ R B <E C − I C ∗ R C ⇔ I B ∗ R B >I C ∗ R C ⇔ R B >β R C

Mà hệ số khuếch đại dòng điện phụ thuộc vào dòng I C nên chọn

R B =β max R C =1 760 kΩ để đảm bảo lớp tiếp giáp Emitơ – Bazơ phân cực ngược.

2.3.2) Sự phụ thuộc của hệ số khuếch đại dòng điên vào dòng I C

-Bảng khảo sát hệ số β theo mạch phân cực base

U CE max¿12(V )

Hình 2.3.4 Phương trình đường tải

2.4) Mạch phân cực Emitơ

2.4.1) Nguyên lý và cấu tạo

-Cấu tạo: Mạch gầm một nguồn nuôi E c một transistor 2N3390, 3 điện trở R c , R B , R E lắp ở ba cực của transistor

-Nguyên lý: Mạch được mắc như hình vẽ trong đó điện trở được mắc với cực B lớn hơn rất nhiều so với điện trở lắp với cực C để lớp tiếp giáp Collector và Bazơ phân cực ngược Lớp tiếp giáp Emitơ và Bazơ luôn phân cực thuận BIJ 2N3390 làm việc trong vùng khuếch đại

Hình 2.4.1 Mạch phân cực Emitơ 2.4.2) Tính toán theo lý thuyết

Cho E c =12 V , β=5 27, transistor Si, R c =2.2 kΩ, R B=1760kΩ , R E =2 kΩ

Hình 2.4.3: Phương trình đường tải

2.5 Mạch phân cực hồi tiếp Collector

2.5.1) Nguyên lý và cấu tạo

-Cấu tạo: Mạch gồm ba điện trở 1 transistor được như hình vẽ:

-Nguyên lý hoạt động: Phân cực hồi tiếp Collector không yêu cầu R B cần lớn hơn nhiều lần so với R C

như phân cực Base hay phân cực Emitơ để đảm bảo phân cực ngược của lớp tiếp giáp Collector và Base Với cách mắc như hình vẽ thì phân cực hồi tiếp Collector luôn đảm bảo transistor làm việc trong

vùng tích cực với mọi giá trị điện trở của R B và R C

Hình 2.5.1:Mạch phân cực hồi tiếp Collector

2.5.2) Tính toán theo lý thuyết

Với các thông số đầu vào là E C =12V , R C =2.2kΩ , R B =1 760 kΩ , R E =2 kΩ transistor 2N3390 , β=¿

2.6.1) Cấu tạo và nguyên lý hoạt động

-Cấu tạo: Mạch có cấu tạo như hình vẽ gồm 4 điện trở một transistor 2N3390, một nguồn nuôi EC được mắc như hình

-Nguyên lý hoạt động: Mắc mạch với điện trở R1, R2 lớn hơn nhiều so với điện trở RC để đảm bảo lớp Je phân cực ngược và BIJ làm việc tròn vùng tích cực.

Hình2.6.1: Mạch phân cực phân áp

2.6.2) Tính toán lý thuyết

Biến đổi tương đương mạch phân cực phân áp theo định lý Thevenin ta có:

24

Hình 2.6.2: Sơ đồ chuyển mạch Thevenin

Với các thông số đầu vào E C =12V , R C =1kΩ , R1=100 kΩ, R2=1 kΩ , R E =1 kΩ , transistor 2N3390.