1. Trang chủ
  2. » Luận Văn - Báo Cáo

bài tập nhóm 1 vẽ và mô phỏng các mạch sử dụng diode transistor bjt

33 2 0
Tài liệu đã được kiểm tra trùng lặp

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Tiêu đề Vẽ Và Mô Phỏng Các Mạch Sử Dụng Diode, Transistor BJT
Tác giả Vũ Tiến Long
Người hướng dẫn ThS. Hoàng Quang Huy
Trường học Hà Nội
Thể loại bài tập nhóm
Năm xuất bản 2024
Thành phố Hà Nội
Định dạng
Số trang 33
Dung lượng 0,93 MB

Cấu trúc

  • 2.1 Đặc tuyến vào EC (18)
    • 2.1.1 Sơ đồ mạch đo đặc tuyến vào (18)
    • 2.1.2 Đường đặc tuyến vào (18)
  • 2.2 Đặc tuyến ra EC (19)
    • 2.2.1 Sơ đồ đo mạch đặc tuyến ra (19)
    • 2.2.2 Đường đặc tuyến ra (0)
  • 2.3 Mạch phân cực Bazơ ( Phân cực bằng dòng cố định ) (20)
    • 2.3.1 Nguyên lý và cấu tao hoạt động (20)
    • 2.3.2 Sự phụ thuộc của hệ số khuếch đại dòng điên vào dòng 𝐼𝐶 (0)
    • 2.3.3 Tính toán lý thuyết (21)
    • 2.3.4 Phương trình đường tải (22)
  • 2.4 Mạch phân cực Emitơ (23)
    • 2.4.1 Cấu tạo và nguyên lý của mạch phân cực Emitơ (24)
    • 2.4.2 Thông số đo đạt (0)
    • 2.4.3 Tính toán theo lý thuyết (25)
    • 2.4.4 Phương trình đường tải (26)
  • 2.5 Mạch phân cực phân áp (0)
    • 2.5.1 Cấu tạo và nguyên lý hoạt động (0)
    • 2.5.2 Thông số đo đạt (29)
    • 2.5.3 Tính toán lý thuyết (0)
    • 2.5.4 Phương trình đường tải (0)
  • 2.6 Mạch phân cực hồi tiếp Collector (0)
    • 2.6.1 Cấu tạo và nguyên lý hoạt động (31)
    • 2.6.2 Thông số đo đạt (31)
    • 2.6.3 Tính toán lý thuyết (0)
    • 2.6.4. Phương trình đường tải (0)

Nội dung

Đặc tuyến vào EC

Đặc tuyến ra EC

Sơ đồ đo mạch đặc tuyến ra

Hình 2.1: Mạch phân cực Bazơ

Đường đặc tuyến ra

2.3.1 Nguyên lý và cấu tao hoạt động

- Mạch gồm có hai điện trở được mắc ở cực Bazơ và cực Collecter, 1 transistor hai tụ điện và một nguồn nuôi Ec mắc ở cực Collecter.

- Điện trở RB có giá trị lớn hơn RC để tạo ra điện thế của cực C cao hơn cực B, lớp tiếp giáp Collecter – Bazơ phân cực ngược Cực Emiter nối với đất lớp tiếp giáp Emiter – Bazơ phân cực thuận Cách mắc đảm bảo cho BIJ làm việc trong vùng khuếch đại.

Mạch phân cực Bazơ ( Phân cực bằng dòng cố định )

Nguyên lý và cấu tao hoạt động

- Mạch gồm có hai điện trở được mắc ở cực Bazơ và cực Collecter, 1 transistor hai tụ điện và một nguồn nuôi Ec mắc ở cực Collecter.

- Điện trở RB có giá trị lớn hơn RC để tạo ra điện thế của cực C cao hơn cực B, lớp tiếp giáp Collecter – Bazơ phân cực ngược Cực Emiter nối với đất lớp tiếp giáp Emiter – Bazơ phân cực thuận Cách mắc đảm bảo cho BIJ làm việc trong vùng khuếch đại.

Transistor 2N2214 (MSSV: 20224054) dựa theo Datasheet là transistor Si loại NPN U CB = 0.7V, có hệ số khuếch đại từ 35 - 300

Cách chọn R B : Để đảm bảo cho BIJ 2N2214 làm việc trong vùng tích cực ( vùng khuếch đại ) thì điều kiện là U E < U B < U C nên ta có:

Mà hệ số khuếch đại dòng điện phụ thuộc vào dòng I C nên chọn

R B = β max R C '00 kΩΩ để đảm bảo lớp tiếp giáp Emitơ – Bazơ phân cực ngược.

2.3.2 Sự phụ thuộc của hệ số khuếch đại dòng điện vào dòng I C

Dựa theo thông số đo ở bảng 1 chọn E C V , hệ số khuếch đại dòng điện là β3 ,

Bảng 2.1: Khảo sát hệ số β theo mạch phân cực base

Theo như đo đạt thực nghiệm tính toán hệ số khuếch đại dòng điện là β#4

Thay số tính toán ta có

Theo thông số đo được trên NI và thông số tính toán theo lý thuyết tao có làm việc tĩnh Q: Đại lượng Lý thuyết Đo đạt

Phương trình đường tải: U CE = E C − I C ∗R C

Bảng 2.2: kết quả đo và lý thuyết mạch phân cực base

Bảng 2.2: kết quả đo và lý thuyết mạch phân cực base

Tính toán lý thuyết

Dựa theo thông số đo ở bảng 1 chọn E C V , hệ số khuếch đại dòng điện là β3 ,

Bảng 2.1: Khảo sát hệ số β theo mạch phân cực base

Theo như đo đạt thực nghiệm tính toán hệ số khuếch đại dòng điện là β#4

Thay số tính toán ta có

Theo thông số đo được trên NI và thông số tính toán theo lý thuyết tao có làm việc tĩnh Q: Đại lượng Lý thuyết Đo đạt

Phương trình đường tải

Phương trình đường tải: U CE = E C − I C ∗R C

Bảng 2.2: kết quả đo và lý thuyết mạch phân cực base

Bảng 2.2: kết quả đo và lý thuyết mạch phân cực base

Mạch phân cực Emitơ

Cấu tạo và nguyên lý của mạch phân cực Emitơ

Cấu tạo: Mạch gầm một nguồn nuôi E c một transistor 2N3707, 3 điện trở R c , R B , R E lắp ở ba cực của transistor.

Nguyên lý: Mạch được mắc như hình vẽ trong đó điện trở được mắc với cực B lớn hơn rất nhiều so với điện trở lắp với cực C để lớp tiếp giáp Collector và Bazơ phân cực ngược Lớp tiếp giáp Emitơ và Bazơ luôn phân cực thuận BIJ 2N3707 làm việc trong vùng khuếch đại.

Hình 2.3: Mạch phân cực Emitơ

Theo mô phỏng tính toán điểm làm việc tĩnh của transistor là Q (0.000005329, 0.00111, 4.56)

Khi đó hệ số khuếch đại dòng điện là: β 8

2.4.3 Tính toán theo lý thuyết

Hình 2.4: Mạch phân cực Emitơ

Hình 2.4: Mạch phân cực Emitơ

Theo như đo đạt thực nghiệm tính toán hệ số khuếch đại dòng điện là β 8 Thay số tính toán ta có

Bảng 2.3: Kết quả đo và lý thuyết mạch phân cực emito

2.5 Mạch phân cực hòi tiếp Collector:

2.5.1 Cấu tạo, Nguyên lý hoạt động

- Cấu tạo: Mạch gồm ba điện trở 1 transistor được bố trí như hình vẽ:

- Nguyên lý hoạt động: Phân cực hồi tiếp Collector không yêu cầu R B cần lớn hơn nhiều lần so với R C như phân cực Base hay phân cực Emitơ để đảm bảo phân cực ngược của lớp tiếp giáp Collector và Base Với cách mắc như hình vẽ thì phân cực hồi tiếp Collector luôn đảm bảo transistor làm việc trong vùng tích cực với mọi giá trị điện trở của R B và R C

- Với các thông số đầu vào là E C V , R C = 4.0 kΩΩ, R B =1 kΩΩ , R E =1 kΩΩ Transistor 2N3020

- Thông số đo đạt được của điểm làm việc tĩnh Q là:

2.5.3 Tính toán theo lý thuyết:

Với thông số đầu vào là E C V , R C =4.0 kΩ Ω, R B =1kΩ Ω, R E =1 kΩ Ω transistor 2N3020 và β5

Thay số tính toán ta có

Bảng 2.4: Kết quả đo và lý thuyết mạch phân cực hồi tiếp collector

Hình 2.6.3: Phương trình đường tải

2.6 Mạch phân cực phân áp:

2.6.1 Cấu tạo và nguyên lý hoạt động:

Cấu tạo: Mạch có cấu tạo như hình vẽ gồm 4 điện trở một transistor 2N, một nguồn nuôi EC được mắc như hình.

Nguyên lý hoạt động: Mắc mạch với điện trở R1, R2 lớn hơn nhiều so với điện trở

RC để đảm bảo lớp Je phân cực ngược và BIJ làm việc tròn vùng tích cực.

Với các thông số đầu vào E C V , R C = 1kΩΩ , R 1 0 kΩΩ , R 2 0 kΩΩ , R E =1 kΩΩ transistor 2N3020

Thông số đo đạt được của điểm làm việc tĩnh Q là:

Biến đổi tương đương mạch phân cực phân áp theo định lý Thevenin ta có:

Xét mạch vào: E th → R th → U B → U E → R E → GND

Ta có: E th = R th ∗I B +U BE + I E ∗R E

Hình 2.7 Sơ đồ chuyển mạch Thevenin

Tính toán theo lý thuyết

Hình 2.4: Mạch phân cực Emitơ

Hình 2.4: Mạch phân cực Emitơ

Theo như đo đạt thực nghiệm tính toán hệ số khuếch đại dòng điện là β 8 Thay số tính toán ta có

Phương trình đường tải

Bảng 2.3: Kết quả đo và lý thuyết mạch phân cực emito

2.5 Mạch phân cực hòi tiếp Collector:

2.5.1 Cấu tạo, Nguyên lý hoạt động

- Cấu tạo: Mạch gồm ba điện trở 1 transistor được bố trí như hình vẽ:

- Nguyên lý hoạt động: Phân cực hồi tiếp Collector không yêu cầu R B cần lớn hơn nhiều lần so với R C như phân cực Base hay phân cực Emitơ để đảm bảo phân cực ngược của lớp tiếp giáp Collector và Base Với cách mắc như hình vẽ thì phân cực hồi tiếp Collector luôn đảm bảo transistor làm việc trong vùng tích cực với mọi giá trị điện trở của R B và R C

- Với các thông số đầu vào là E C V , R C = 4.0 kΩΩ, R B =1 kΩΩ , R E =1 kΩΩ Transistor 2N3020

- Thông số đo đạt được của điểm làm việc tĩnh Q là:

2.5.3 Tính toán theo lý thuyết:

Với thông số đầu vào là E C V , R C =4.0 kΩ Ω, R B =1kΩ Ω, R E =1 kΩ Ω transistor 2N3020 và β5

Thay số tính toán ta có

Bảng 2.4: Kết quả đo và lý thuyết mạch phân cực hồi tiếp collector

Hình 2.6.3: Phương trình đường tải

2.6 Mạch phân cực phân áp:

2.6.1 Cấu tạo và nguyên lý hoạt động:

Cấu tạo: Mạch có cấu tạo như hình vẽ gồm 4 điện trở một transistor 2N, một nguồn nuôi EC được mắc như hình.

Nguyên lý hoạt động: Mắc mạch với điện trở R1, R2 lớn hơn nhiều so với điện trở

RC để đảm bảo lớp Je phân cực ngược và BIJ làm việc tròn vùng tích cực.

Với các thông số đầu vào E C V , R C = 1kΩΩ , R 1 0 kΩΩ , R 2 0 kΩΩ , R E =1 kΩΩ transistor 2N3020

Thông số đo đạt được của điểm làm việc tĩnh Q là:

Biến đổi tương đương mạch phân cực phân áp theo định lý Thevenin ta có:

Xét mạch vào: E th → R th → U B → U E → R E → GND

Ta có: E th = R th ∗I B +U BE + I E ∗R E

Hình 2.7 Sơ đồ chuyển mạch Thevenin

Mạch phân cực phân áp

Thông số đo đạt

- Với các thông số đầu vào là E C V , R C = 4.0 kΩΩ, R B =1 kΩΩ , R E =1 kΩΩ Transistor 2N3020

- Thông số đo đạt được của điểm làm việc tĩnh Q là:

2.5.3 Tính toán theo lý thuyết:

Với thông số đầu vào là E C V , R C =4.0 kΩ Ω, R B =1kΩ Ω, R E =1 kΩ Ω transistor 2N3020 và β5

Thay số tính toán ta có

Bảng 2.4: Kết quả đo và lý thuyết mạch phân cực hồi tiếp collector

Hình 2.6.3: Phương trình đường tải

Mạch phân cực hồi tiếp Collector

Cấu tạo và nguyên lý hoạt động

Cấu tạo: Mạch có cấu tạo như hình vẽ gồm 4 điện trở một transistor 2N, một nguồn nuôi EC được mắc như hình.

Nguyên lý hoạt động: Mắc mạch với điện trở R1, R2 lớn hơn nhiều so với điện trở

RC để đảm bảo lớp Je phân cực ngược và BIJ làm việc tròn vùng tích cực.

Thông số đo đạt

Với các thông số đầu vào E C V , R C = 1kΩΩ , R 1 0 kΩΩ , R 2 0 kΩΩ , R E =1 kΩΩ transistor 2N3020

Thông số đo đạt được của điểm làm việc tĩnh Q là:

Biến đổi tương đương mạch phân cực phân áp theo định lý Thevenin ta có:

Xét mạch vào: E th → R th → U B → U E → R E → GND

Ta có: E th = R th ∗I B +U BE + I E ∗R E

Hình 2.7 Sơ đồ chuyển mạch Thevenin

Ngày đăng: 03/05/2024, 17:59

HÌNH ẢNH LIÊN QUAN

Hình 1- 1 Sơ đồ mạch chỉnh lưu nửa chu kỳ - bài tập nhóm 1 vẽ và mô phỏng các mạch sử dụng diode transistor bjt
Hình 1 1 Sơ đồ mạch chỉnh lưu nửa chu kỳ (Trang 5)
Hình 1- 2 Sơ đồ mạch chỉnh lưu nửa chu kỳ không có tụ lọc - bài tập nhóm 1 vẽ và mô phỏng các mạch sử dụng diode transistor bjt
Hình 1 2 Sơ đồ mạch chỉnh lưu nửa chu kỳ không có tụ lọc (Trang 6)
Bảng 1-  1 Kết quả đo mô phỏng mạch chỉnh lưu nửa chu kỳ không có tụ lọc - bài tập nhóm 1 vẽ và mô phỏng các mạch sử dụng diode transistor bjt
Bảng 1 1 Kết quả đo mô phỏng mạch chỉnh lưu nửa chu kỳ không có tụ lọc (Trang 7)
Hình 1- 3 Kết quả đo mạch chỉnh lưu nửa chu ký không có tụ lọc - bài tập nhóm 1 vẽ và mô phỏng các mạch sử dụng diode transistor bjt
Hình 1 3 Kết quả đo mạch chỉnh lưu nửa chu ký không có tụ lọc (Trang 7)
Hình 1- 4 Sơ đồ mạch chỉnh lưu nửa chu kỳ có tụ lọc - bài tập nhóm 1 vẽ và mô phỏng các mạch sử dụng diode transistor bjt
Hình 1 4 Sơ đồ mạch chỉnh lưu nửa chu kỳ có tụ lọc (Trang 8)
Bảng 1-  2 Kết quả đo mô phỏng mạch chỉnh lưu nửa chu kỳ có tụ lọc - bài tập nhóm 1 vẽ và mô phỏng các mạch sử dụng diode transistor bjt
Bảng 1 2 Kết quả đo mô phỏng mạch chỉnh lưu nửa chu kỳ có tụ lọc (Trang 9)
Hình 1- 6 Sơ đồ mạch chỉnh lưu cả chu kỳ, 2 nguồn - bài tập nhóm 1 vẽ và mô phỏng các mạch sử dụng diode transistor bjt
Hình 1 6 Sơ đồ mạch chỉnh lưu cả chu kỳ, 2 nguồn (Trang 10)
Hình 1- 7 Kết quả đo mạch chỉnh lưu cả chu kỳ, hai nguồn - bài tập nhóm 1 vẽ và mô phỏng các mạch sử dụng diode transistor bjt
Hình 1 7 Kết quả đo mạch chỉnh lưu cả chu kỳ, hai nguồn (Trang 11)
Hình 1- 8 Sơ đồ mạch chỉnh lưu cầu - bài tập nhóm 1 vẽ và mô phỏng các mạch sử dụng diode transistor bjt
Hình 1 8 Sơ đồ mạch chỉnh lưu cầu (Trang 12)
Hình 1- 10 Kết quả đo mô phỏng mạch chỉnh lưu cầu có tụ lọc - bài tập nhóm 1 vẽ và mô phỏng các mạch sử dụng diode transistor bjt
Hình 1 10 Kết quả đo mô phỏng mạch chỉnh lưu cầu có tụ lọc (Trang 13)
Hình 1- 9 Kết quả đo mô phỏng mạch chỉnh lưu cầu không tụ lọc - bài tập nhóm 1 vẽ và mô phỏng các mạch sử dụng diode transistor bjt
Hình 1 9 Kết quả đo mô phỏng mạch chỉnh lưu cầu không tụ lọc (Trang 13)
Bảng số liệu: - bài tập nhóm 1 vẽ và mô phỏng các mạch sử dụng diode transistor bjt
Bảng s ố liệu: (Trang 13)
Hình 1- 11 Sơ đồ mạch ổn áp bằng diode zener - bài tập nhóm 1 vẽ và mô phỏng các mạch sử dụng diode transistor bjt
Hình 1 11 Sơ đồ mạch ổn áp bằng diode zener (Trang 14)
Bảng 1-  5 Kết quả lý thuyết và mô phỏng mạch ổn áp dùng diode zener - bài tập nhóm 1 vẽ và mô phỏng các mạch sử dụng diode transistor bjt
Bảng 1 5 Kết quả lý thuyết và mô phỏng mạch ổn áp dùng diode zener (Trang 15)
Hình 1.12: Sơ đồ mạch hạn chế dưới mức dương 1.5.2. Tính toán lý thuyết: - bài tập nhóm 1 vẽ và mô phỏng các mạch sử dụng diode transistor bjt
Hình 1.12 Sơ đồ mạch hạn chế dưới mức dương 1.5.2. Tính toán lý thuyết: (Trang 16)
Hình 1.13: Kết quả đo trên mô phỏng mạch hạn chế mức dưới dương nối tiếp - bài tập nhóm 1 vẽ và mô phỏng các mạch sử dụng diode transistor bjt
Hình 1.13 Kết quả đo trên mô phỏng mạch hạn chế mức dưới dương nối tiếp (Trang 17)
Hình 2.1: Mạch phân cực Bazơ - bài tập nhóm 1 vẽ và mô phỏng các mạch sử dụng diode transistor bjt
Hình 2.1 Mạch phân cực Bazơ (Trang 19)
2.2.1. Sơ đồ đo mạch đặc tuyến ra - bài tập nhóm 1 vẽ và mô phỏng các mạch sử dụng diode transistor bjt
2.2.1. Sơ đồ đo mạch đặc tuyến ra (Trang 19)
Bảng 2.1: Khảo sát hệ số  β theo mạch phân cực base - bài tập nhóm 1 vẽ và mô phỏng các mạch sử dụng diode transistor bjt
Bảng 2.1 Khảo sát hệ số β theo mạch phân cực base (Trang 21)
Bảng 2.2: kết quả đo và lý thuyết mạch phân cực base - bài tập nhóm 1 vẽ và mô phỏng các mạch sử dụng diode transistor bjt
Bảng 2.2 kết quả đo và lý thuyết mạch phân cực base (Trang 22)
Hình 2.3: M ạch phân cực Emitơ - bài tập nhóm 1 vẽ và mô phỏng các mạch sử dụng diode transistor bjt
Hình 2.3 M ạch phân cực Emitơ (Trang 23)
Hình 2.2: Phương trình đường tải - bài tập nhóm 1 vẽ và mô phỏng các mạch sử dụng diode transistor bjt
Hình 2.2 Phương trình đường tải (Trang 23)

TỪ KHÓA LIÊN QUAN

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN

w