Bài Tập Nhóm 1 Vẽ Và Mô Phỏng Các Mạch Sử Dụng Diode, Transistor Bjt.pdf

CHƯƠNG I:DIODE1.1 Mạch chỉnh lưu nửa chu kỳ * Cấu tạo và nguyên lý hoạt động: Mạch chỉnh lưu nửa chu kỳ gồm một diode chỉnh lưu, một điện trở hạn chếdòng, một tụ lọc nếu cần và nguồn x

ĐẠI HỌC BÁCH KHOA HÀ NỘI

TRƯỜNG ĐIỆN – ĐIỆN TỬ

BÀI TẬP NHÓM 1: VẼ VÀ MÔ PHỎNG CÁC MẠCH SỬ

DỤNG DIODE, TRANSISTOR BJT

Giảng viên hướng dẫn : ThS.Hoàng Quang Huy

Sinh viên thực hiện :Nhóm 34: Nguyễn Phú Trọng - MSSV: 20224172

Nguyễn Vũ Thắng-MSSV:20224145

Mã lớp : 150062

Hà Nội ,4-2024

Table of Contents

CHƯƠNG I:DIODE 3

1.1 Mạch chỉnh lưu nửa chu kỳ 3

1.1.1 Mạch chỉnh lưu nửa chu kỳ không có tụ lọc: 3

1.1.2 Mạch chỉnh lưu nửa chu kỳ có tụ lọc 4

1.2 Mạch chỉnh lưu hai nửa chu kỳ 6

1.2.1 Cấu tạo và nguyên lý hoạt động 6

1.3.Mạch chỉnh lưu cầu 8

1.3.1 Cấu tạo và nguyên lí hoạt động 8

1.3.2.Tính toán lí thuy t v o l ng mô phế à đ ườ ỏng 8

1.4.Mạch n áp dùng diode Zenerổ 10

1.4.1 C u t o v nguyên lý ho t ấ ạ à ạ động 10

1.4.2.Tính toán lí thuy t v o l ng mô phế à đ ườ ỏng 11

1.5 M ch h n ch : M ch h n ch m c d i dạ ạ ế ạ ạ ế ứ ướ ương 11

1.5.1 C u t o v nguyên lý ho t ấ ạ à ạ động 11

1.5.2 Tính toán lý thuy t v o l ng mô phế à đ ườ ỏng 11

CHƯƠNG 2 BJT 13

2.1 Phân cực hồi tiếp Collector 13

2.1.1 Sơ đồ mạch 14

2.1.2 Thông số đo đạc 14

2.1.3 Tính toán lý thuyết 14

2.1.4 Phương trình đường tải 15

2.2 Mạch phân cực áp 16

2.2.1 Cấu tạo và nguyên lý hoạt động 16

2.2.2 Thông số đo đạc 16

2.2.3 Tính toán lý thuyết 16

2.2.4 Phương trình đường tải: 18

2.3 Mạch khuếch đại mắc EC 18

2.3.1 Sơ đồ cấu tạo mạch đặc tuyến vào 18

2.3.2 Đường đặc tuyến vào 19

2.3.3 Sơ đồ cấu tạo mạch đặc tuyến ra 19

2.3.4 Đường đặc tuyến ra 20

2.4.Mạch Phân cực bazơ 20

2.4.1 Nguyên lý v c u tao ho t à ấ ạ động 20

2.4.2 S ph thu c c a h s khu ch i dòng iên v o dòng ự ụ ộ ủ ệ ố ế đạ đ à 𝐼𝐶 .21

2.4.3.Tính toán lí thuyết 21

2.4.4.Phương trình đường tải 22

2.5 Mạch phân cực Emitơ 22

2.5.1.Cấu t o v nguyên lý c a m ch phân c c Emitạ à ủ ạ ự ơ 23

2.5.2 Thông s o ố đ đạt 23

2.5.3 Tính toán theo lý thuyết 24

2.5.4.Phương trình đường tải 24

TÀI LI U THAM KHỆ ẢO 25

CHƯƠNG I:DIODE

1.1 Mạch chỉnh lưu nửa chu kỳ

* Cấu tạo và nguyên lý hoạt động:

Mạch chỉnh lưu nửa chu kỳ gồm một diode chỉnh lưu, một điện trở hạn chếdòng, một tụ lọc (nếu cần) và nguồn xoay chiều được ghép nối như hình vẽ

Ở nửa chu kỳ dương, diode phân cực thuận, cho dòng đi qua (U > Uv D)

Ở nửa chu kỳ âm, diode phân cực ngược, ngăn cảm dòng điện (U < Uv D).1.1.1 Mạch chỉnh lưu nửa chu kỳ không có tụ lọc:

a Sơ đồ mạch:

XSC1

A B Ext Trig + + _ _ +

Uv1

5Vpk

0°

Rt 4.5kΩ

D1 1N4005

Hình 1: Sơ đồ mạch chỉnh lưu nửa chu kỳ không có tụ lọc

Cho số liệu: U =5cos(100πt) V; U = 0,68 V; r = 0 ΩV D D

R =4,5kΩ; D : 1N4005 – MSSV 20224145t 1

Điện áp chỉnh lưu : U = 0,318 (U0 m -UD0)=1.374 V

b Đồ thị Uv(t) và Ur(t):

c Một số giá trị Uv và Ur tại các mốc thời gian:

1.1.2 Mạch chỉnh lưu nửa chu kỳ có tụ lọc

A B Ext Trig + + _ _ +

Uv 5Vpk 0° 4.5kΩRt C12µF

D1 1N4005

Hình 5: Mạch chỉnh lưu nửa chu kỳ có tụ lọc

e Đồ thị Uv(t) và Ur(t)

Hình 6: Kết quả đo mạch chỉnh lưu nửa chu kỳ có tụ lọc

f. Một số giá trị Uv và Ur tại các mốc thời gian

4 3Τ

-4.992 1.594

5 Τ =20 0.000093 1.325

Hình 7: Kết quả đo mô phỏng mạch chỉnh lưu nửa chu kỳ có tụ lọc

1.2 Mạch chỉnh lưu hai nửa chu kỳ

1.2.1 Cấu tạo và nguyên lý hoạt động

Mạch chỉnh lưu cả chu kỳ, hai nguồn gồm: hai nguồn vào, 2 Diode bán dẫn và 1điện trở được mô tả như hình vẽ

V1 5Vpk 0°

R 4.5kΩ U

2

XSC1

A B D G T

D1 1N4005

D2 1N4005

Hình 8: Mạch chỉnh lưu hai nửa chu kỳ

g Sơ đồ mạch

V1 5Vpk 0°

R 4.5kΩ U

2

A B D G T

D1 1N4005

D2 1N4005

1.3.Mạch chỉnh lưu cầu

1.3.1 Cấu tạo và nguyên lí hoạt động

Mạch chỉnh lưu cầu gồm 4 diode chỉnh lưu,một điên trở hạn chế dòng một tụ lọc (nếu cần) và một nguồn xoay chiều được ghép nối như hình vẽ

Hình 10 Sơ đồ mạch chỉnh lưu cầu

Ở nửa chu kỳ dương, D2 và D4 mở, còn D1, D3 khóa, dòng điện đi từ dương nguồn qua D2, R, D4 về âm nguồn

Ở nửa chu kỳ âm, D2 và D4 khóa, còn D1, D3 mở, dòng điện đi từ âm nguồn qua D3,

R, D1 về dương nguồn

1.3.2.Tính toán lí thuyết và đo lường mô phỏng

Cho: Uv=50cos(100πt) V ;UD=0,68V rD=0;R=5,7kΩ;4 Diode 1N4002

Hình 11 Kết quả đo mô phỏng mạch chỉnh cầu không tụ lọc

● Khi có tụ lọc (nối song song tụ với điện trở R):

Điện áp chỉnh lưu: U0 = Um − 2UD = 48.64V

Hình 12 Kết quả đo mạch mô phỏng chỉnh lưu cầu có tụ lọ

Bảng số liệu:

1.4.1 Cấu tạo và nguyên lý hoạt động

Mạch ổn áp bằng diode zener gồm 1 điện trở hạn chế dòng, 1 diode zener, và 1 nguồn một chiều được mắc như hình

Hình 13 Sơ đồ mạch ổn áp bằng diode zenerDiode zener hoạt động chủ yếu ở chế độ phân cực ngược, lợi dụng tính chất đánhthủng do điện của diode Khi điện áp đầu vào nhỏ hơn điện áp đánh thủng của zener,

nó sẽ chặn không cho dòng đi qua Khi điện áp đầu ra lớn hơn điện áp đánh thủngthủng trên diode zener, nó sẽ ổn áp sao cho hai đầu diode

1.4.2.Tính toán lí thuyết và đo lường mô phỏng

1.5.1 Cấu tạo và nguyên lý hoạt động

Mạch hạn chế mức trên dương gồm 1 diode chỉnh lưu ,1 điện trở hạn chế, 1 nguồn 1 chiều, 1 nguồn xoay chiều được ghép nối như hình

Hình 14 Sơ đồ mạch hạn chế mức dưới dương

1.5.2 Tính toán lý thuyết và đo lường mô phỏng

Cho: Uv = 22cos(100πt) V; UD = 0,68V; E=10V

rD = 0; R = 7.2kΩ; Diode 1N4002 (MSSV:20224172)

Ở nửa chu kỳ dương:

Khi Uvào > E=>diode phân cực thuận=> Ura ≈ Uvào

Khi Uvào < E=> diode phân cực ngược=>Ura = E = 10V

Ở nửa chu kỳ âm: diode luôn phân cực ngược=> Ura=E=10V.

Hình 15 Kết quả mô phỏng mạch hạn chế dưới mức dươngBảng số liệu:

RB 1kΩ

4.5kΩ

RE 2kΩ

Ec 12V

IC

DC 1e-009Ohm

1.734m A + -

Q1 2N3711

Hình 11: Cấu tạo mạch phân cực hồi tiếp Collector

2.1.1 Sơ đồ mạch

RB 1kΩ

RC 4.5kΩ

RE 2kΩ

Ec 12V

IC

DC 1e-009Ohm

1.734m A + -

Q1 2N3711

Cấu tạo: Mạch gồm ba điện trở 1 transistor được như hình vẽ:

Nguyên lý hoạt động: Phân cực hồi tiếp Collector không yêu cầu R B cần lớn hơn nhiều lần so với R C

như phân cực Base hay phân cực Emitơ để đảm bảo phân cực ngược của lớp tiếp giáp Collector và Base Với cách mắc như hình vẽ thì phân cực hồi tiếp Collector luôn đảm bảo transistor làm việc trong vùng tích cực với mọi giá trị điện trở của R và R

R2

100kΩ

RC 1kΩ

RE 1kΩ

Q1 2N3711

U2

DC 10MOhm

2.911 V + - U3

Hình 12:

Cấu tạo: Mạch có cấu tạo như hình vẽ gồm 4 điện trở một transistor 2N3711, một nguồn nuôi EC được mắc như hình.

Nguyên lý hoạt động: Mắc mạch với điện trở R1, R2 lớn hơn nhiều so với điện trở RC để đảm bảo lớp

Je phân cực ngược và BIJ làm việc tròn vùng tích cực.

IC1

DC 1e-009Ohm

4.539m A + -

UCE

DC 10MOhm

2.91 V + -

RE1 1kΩ

RC1 1kΩ

Q1 2N3711

1V

2.3.2 Đường đặc tuyến vào

2.3.3 Sơ đồ cấu tạo mạch đặc tuyến ra

CE 12V Q1

IB 0.000001A

2.3.4 Đường đặc tuyến ra

2.4.Mạch Phân cực bazơ

2.4.1 Nguyên lý và cấu tao hoạt động

- Mạch gồm có hai điện trở được mắc ở cực Bazơ và cực Collecter, 1 transistor hai tụ điện và một nguồn nuôi Ec mắc ở cực Collecter

- Điện trở RB có giá trị lớn hơn RC để tạo ra điện thế của cực C cao hơn cực B, lớp tiếp giáp Collecter – Bazơ phân cực ngược Cực Emiter nối với đất lớp tiếp giáp Emiter – Bazơ phân cực thuận Cách mắc đảm bảo cho BIJ làm việc trong vùng khuếch đại

Transistor 2N2222 (MSSV: 20224172) dựa theo Datasheet là transistor Si loại NPN 𝑈𝐶𝐵 = 0.7V , có hệ số khuếch đại dòng điện nằm trong khoảng 100 ÷ 300

Mà hệ số khuếch đại dòng điện phụ thuộc vào dòng nên chọn𝐼𝐶

𝑅𝐵=𝛽𝑚𝑎𝑥 𝑅𝐶=2160kΩ để đảm bảo lớp tiếp giáp Emitơ – Bazơ phân cực ngược.2.4.2 Sự phụ thuộc của hệ số khuếch đại dòng điên vào dòng𝐼𝐶

IC =β * I =1.093 mAB

UCE =E – IC C*R =4.123VC

Theo thông số đo được trên NI và thông số tính toán theo lý thuyết tao có làm việc tĩnh Q:

Bảng: Kết quả đo và lý thuyết mạch phân cực base

2.4.4.Phương trình đường tải

2.5.1.Cấu tạo và nguyên lý của mạch phân cực Emitơ

Cấu tạo: Mạch gầm một nguồn nuôi một transistor 2N2222, 3 điện trở 𝐸𝑐 𝑅𝑐,𝑅𝐵,𝑅𝐸

lắp ở ba cực của transistor

Nguyên lý: Mạch được mắc như hình vẽ trong đó điện trở được mắc với cực B lớn hơn rất nhiều so với điện trở lắp với cực C để lớp tiếp giáp Collector và Bazơ phân cực ngược Lớp tiếp giáp Emitơ và Bazơ luôn phân cực thuận BIJ 2N3707 làm việc trong vùng khuếch đại

2.5.2 Thông số đo đạt

Theo mô phỏng tính toán điểm làm việc tĩnh của transistor là Q:

(0.000003553,0.00925,3.466)

Khi đó hệ số khuếch đại dòng điện là: 𝛽=260

2.5.3 Tính toán theo lý thuyết

Cho 𝐸𝑐=12𝑉, =260, transistor Si, 𝛽 𝑅𝐸=2𝑘Ω,𝑅𝐵=2160 𝑘Ω,𝑅𝐶=7.2 Ω.𝑘Xét mạch vào: 𝐸𝐶 → 𝑅𝐵 → 𝑈𝐵 → 𝑈𝐸 → 𝑅𝐸→ GND

Bảng Kết quả đo và lý thuyết mạch phân cực emito

2.5.4.Phương trình đường tải

IC max= Rc + ℜ∗β +1Ec

β

=1.303mA

UCE max=12(V)

TÀI LIỆU THAM KHẢO

1.Bài giảng cấu kiện điện tử(ThS.Hoàng Quang Huy)

2.Giáo trình cấu kiện điện tử (PGS.TS Nguyễn Đức Thuận)

3.Datasheet diode và transistor sử dụng:

https://www.alldatasheet.com/datasheet-pdf/pdf/75131/MICRO-ELECTRONICS/2N3711.html

https://www.alldatasheet.com/datasheet-pdf/pdf/201463/TSC/1N4005.htmlhttps://www.alldatasheet.com/view.jsp?Searchword=1N4002

https://www.alldatasheet.com/view.jsp?Searchword=1N5372

https://www.alldatasheet.com/view.jsp?Searchword=2N2222