thiết kế bộ chuyển đổi adc 10 bit sử dụng phương pháp xấp xỉ liên tiếp sar

Kết quả của nghiên cứu là vận dụng các hoạt động của cmos để tạo ra mạch chuyển đổi ADC với ngõ ra là tín hiệu số hoạt động ổn định với tần số cho phép tương ứng với giá trị của tín hiệu

CƠ SỞ LÝ THUYẾT

Tổng quan về chuyển đổi tương tự sang số

2.1.1 Phép biến đổi tương tự sang số

Phép biến đổi tương tự sang số hay còn gọi tắt là ADC, là một phép chuyển đổi điện áp đầu vào ở dưới dạng tín hiệu tương tự thành các tín hiệu có giá trị số và tỉ lệ với nhau

Hình 2.1: Sơ đồ khối chung của phép biến đổi tương tự sang số

Nguyên tắc làm việc: Đầu tiên là tín hiệu tương tự từ ngõ vào sẽ được đưa qua mạch lấy mẫu, ở đây tín hiệu tương tự sẽ được lấy mẫu sau đó rời rạc tín hiệu đó theo thời gian nhưng không làm thay đổi biên độ của tín hiệu đó

Hình 2.2: Đồ thị thời gian tín hiệu vào và ra của mạch lấy mẫu

Chương 2 Cơ sở lý thuyết

Tín hiệu ngõ ra từ mạch lấy mẫu sẽ chuyển đến bộ phận lượng tử hóa để làm tròn giá trị với độ chính xác là ± Q

2 Mạch này có chức năng rời rạc tín hiệu đó theo biên độ Tín hiệu tương tự được biểu diễn bởi một số nguyên lần mức lượng tử:

ZDi: là tín hiệu số tại thời điểm i

XAi: là tín hiệu tương tự tại thời điểm i

∆XAi: là số dư phép đo lượng tử hóa

Sau khi tín hiệu được lượng tử hóa thì được đưa qua mạch mã hóa để sắp xếp lại và mã hóa tín hiệu theo một quy luật nào đó phụ thuộc vào dạng mã được yêu cầu

2.1.2 Bộ chuyển đổi tương tự sang số (analog to digital)

Bộ chuyển đổi tương tự sang số là thành phần quan trọng cần thiết khi sử dụng các phương pháp kỹ thuật số để xử lý thông tin và chức năng điều khiển Vì các tín hiệu thực tế thường ở dạng tương tự, nên cần có bộ tiếp nhận dữ liệu bao gồm các thành phần truyền thông tương tự và kỹ thuật số và bộ xử lý tín hiệu tương tự sang số hoặc ngược lại

Bộ chuyển đổi tương tự sang số (viết tắt là ADC) thực hiện hai chức năng cơ bản: lượng tử hóa và mã hóa

Bộ chuyển đổi tương tự sang số sẽ nhận tín hiệu từ các thiết bị tương tự ở ngõ vào, sau đó mất khoảng thời gian cho ra mã số ở ngõ ra có giá trị tương ứng với tín hiệu ngõ vào Vì vậy quá trình này rất phức tạp và mất nhiều thời gian hơn so với quá trình của bộ chuyển đổi số sang tương tự (DAC) và có nhiều cấu trúc khác nhau

Chương 2 Cơ sở lý thuyết

Bảng 2.1: Các đặc điểm của các loại ADC thường dùng

STT Đặc trưng Flash ADC ADC

Wilkinson ADC xấp xỉ liên tiếp

1 Tốc độ chuyển đổi Nhanh Chậm Trung bình

2 Khả năng nhận số đếm

(cps) Cao Thấp Trung bình

3 Thời gian chết Lớn Lớn vừa Nhỏ

4 Độ phân giải năng lượng, FWHM (KeV) Kém Tốt Khá tốt

5 Kiểu biến đổi Song song Nối tiếp Song song

Bộ ADC được dùng để đo biên độ cực đại của xung ở dạng tương tự và chuyển đổi giá trị đó thành giá trị số nhị phân “0” và “1” Ngõ ra tín hiệu dạng số tỷ lệ với biên độ tương tự ở ngõ vào của ADC Đối với các xung tới tuần tự, ngõ ra dạng số từ ADC được kết nối với một bộ nhớ chuyên dụng hoặc một máy tính và được sắp xếp thành một biểu đồ, biểu đồ này thể hiện phổ của ngõ vào tương ứng với biên độ xung [1] Tín hiệu tương tự ngõ vào bộ biến đổi ADC được cấp từ ngõ ra bộ khuếch đại phổ kế

Thông qua các chức năng của bộ khuếch đại, chẳng hạn như chọn lựa cực tính, hình thành xung, hồi phục đường cơ bản hoặc chống hiệu ứng chồng chập, tín hiệu tương tự sẽ được bộ ADC biến đổi thành giá trị số nhị phân, tức là được lượng tử hoá [2] Chữ số BCD này được khối xử lý đa kênh thu nhận và gửi dữ liệu đến máy tính nhằm hình thành phổ bức xạ.

Các tham số cơ bản của ADC

2.2.1 Tín hiệu vào và ra

Bộ chuyển đổi tương tự sang số có tỷ lệ thuận, do đó tín hiệu đầu vào tương tự được chuyển đổi thành phân số X bằng cách so sánh nó với tín hiệu tham chiếu, Vref Đầu ra của ADC là phần mã này Sai số ở tín hiệu Vref gây ra sai số ở mức đầu ra nên Vref phải được điều chỉnh để giữ cho hệ thống ổn định nhất có thể

Chương 2 Cơ sở lý thuyết

Hình 2.3: Quan hệ tín hiệu vào ra của các khối ADC

Nếu mã đầu ra của bộ chuyển đổi ADC là n bit thì số mức đầu ra rời rạc là 2n

Về mối quan hệ tuyến tính, tần số đầu vào phải được lượng tử hóa theo mức này và mỗi mức này là một tín hiệu tương tự được phân biệt bằng hai mã liên tiếp Đây là kích thước của tín hiệu LSB (Least Significant Bit)

Q = VLSB : Gọi là mức lượng tử

LSB : bit có trọng số thấp nhất

VAM = FS : là giá trị lớn nhất cho phép của điện áp tương tự Với sai số của lượng tử hóa được xác định như sau:

2 (2.3) Để hệ thống số hoạt động chính xác thì khi chuyển đổi tín hiệu từ tương tự sang số phải thực hiện việc lấy mẫu tín hiệu tương tự Để đảm bảo khôi phục lại được tín hiệu một cách trung thực nhất thì tần số lấy mấy fM phải thỏa mãn điều kiện thoe định lí Nyquist: fM ≥ 2 fth max ≅ 2B (2.4) fth max: tần số cực đại của tín hiệu

B: dải tần số của tín hiệu

Chương 2 Cơ sở lý thuyết

Mã bao gồm các giá trị lượng tử Q tương tự nhau, tương ứng với giá trị trung bình của lượng tử gọi là ngưỡng Ngoài ra, các giá trị analog trong phạm vi ngưỡng có sai số ±1/2 LSB nhưng được biểu thị bằng cùng một giá trị mẫu, gọi là lỗi lượng tử hóa Một cách khác để giảm lỗi này là sử dụng ADC để tăng số bit trong mã đầu ra

Hình 2.4: Quan hệ vào ra các tín hiệu

Vd: Ngõ ra của bộ ADC

Va (FS): Ngõ vào của tương tự : Mức lượng tử

Tín hiệu tương tự Va được biểu diễn dưới dạng bậc thang đều tương ứng với các giá trị số ngõ ra rời rạc SD và thường được biểu diễn dưới dạng mã nhị phân:

SD = bn-1 2 n-1 + bn-2 2 n-2 +…+ b02 0 (2.5) Trong đó: bk = 0 hoặc 1; với k = 0 → k = n – 1, được gọi là bit bn-1: là bit có trọng số cao nhất (Most Significant Bit – MSB) Với mỗi thay đổi của MSB tương ứng với sự biến đổi của nửa dải làm việc

Chương 2 Cơ sở lý thuyết

10 b0 : là bit có trọng số thấp nhất (Least Significant Bit – LSB) Với mỗi thay đổi của LSB tương ưng với sự biến đổi của một mức lượng tử Một mức lượng tử bằng một bậc của hình bậc thang

2.2.2 Độ phân giải Độ phân giải là số bit cần thiết để chứa tất cả các mức giá trị số ở đầu ra Ví dụ: mạch có 8 giá trị đầu ra cần 3 bit nhị phân để mã hóa tất cả các giá trị đó, do đó mạch chuyển đổi ADC có 7 bộ so sánh có độ phân giải 3 bit Độ phân giải càng cao thì kết cấu càng mịn Ví dụ: nếu mạch có bốn bộ so sánh, đầu ra tín hiệu số sẽ có năm mức giá trị Tương tự, nếu có 7 bộ so sánh trong mạch thì sẽ có 8 mức giá trị số ở đầu ra Khoảng cách giữa các mức tín hiệu với 8 mức nhỏ hơn so với 4 mức Nói cách khác, nếu có bảy bộ so sánh trong mạch chuyển đổi, các giá trị tín hiệu số ở đầu ra sẽ đồng đều hơn so với khi chỉ có bốn bộ so sánh Độ phân giải phụ thuộc vào chất lượng chuyển đổi ADC Lựa chọn độ phân giải phải phù hợp với độ chính xác và khả năng xử lý cần thiết của bộ điều khiển Ví dụ: để tạo mạch chuyển đổi flash ADC có độ phân giải n-bit, bạn cần bộ so sánh 2n -

1 Nếu độ phân giải của bộ chuyển đổi ADC cao thì giá trị này có thể rất lớn Do đó, độ phân giải chuyển đổi flash ADC của bộ chuyển đổi thường nhỏ hơn 8 bit

2.2.3 Độ chính xác Độ chính xác của bộ ADC bao gồm độ phân biệt, độ méo phi tuyến, sai số khuếch đại, sai số lệch không và sai số đơn điệu

Chương 2 Cơ sở lý thuyết

Hình 2.5: Độ chính xác của bộ chuyển đổi AD

Về độ phân biệt, nó được đặc trưng bởi số bit N Ví dụ một ADC có số bit ở đầu ra là N thì có thể phân biệt được 2 N mức trong dải điện áp vào của nó Độ phân biệt được ký hiệu là Q và theo công thức:

Cùng một ADC nhưng sử dụng ở các mức điện áp khác nhau tùy theo nhu cầu của người dùng Ví dụ: Người A muốn sử dụng ADC để chuyển đổi điện áp trong phạm vi 0 đến 1 V, nhưng Người B không muốn sử dụng ADC Tôi muốn sử dụng nó với điện áp từ 0 V đến 5 V Nếu hai người này cùng sử dụng một bộ chuyển đổi ADC và đều có thể chuyển đổi được điện áp 5 V thì anh A đang “lãng phí” độ chính xác của thiết bị [3] Để giải quyết vấn đề này, chúng ta cần một đại lượng gọi là điện áp tham chiếu – Vref Điện áp tham chiếu là giá trị điện áp tối đa mà ADC có thể chuyển đổi Đối với ADC, Vref là tham số do người dùng định cấu hình và là điện áp tối đa mà thiết bị có thể chuyển đổi

Ví dụ: nếu Vref = 3V đối với ADC 10 bit và điện áp đầu vào là 1V thì giá trị kỹ thuật số được chuyển đổi là: 1023 x 1 3 = 314 Trong đó, 1023 là giá trị lớn nhất mà

Chương 2 Cơ sở lý thuyết

12 một bộ ADC 10 bit có thể tạo ra được (1023 = 2 10 - 1) Để tránh ảnh hưởng đến độ chính xác của quá trình chuyển đổi, bạn cần tính toán điện áp tham chiếu và chọn điện áp tham chiếu tối ưu Điện áp tham chiếu không được nhỏ hơn giá trị tối đa của đầu vào và cũng không được quá cao

Tùy thuộc vào công nghệ sản xuất mạch, bộ chuyển đổi tín hiệu ADC có đầu vào đơn cực hoặc lưỡng cực, chủ yếu là 0 - 5 V hoặc 0 - 10 V đối với ADC đơn cực, -5 +5 V hoặc -10 +10 V sẽ nằm trong phạm vi Đối với ADC lưỡng cực Tín hiệu đầu vào phải phù hợp với mức đầu vào được chỉ định của từng ADC Nếu đầu vào không có tỷ lệ đầy đủ, nó sẽ tạo ra mã lãng phí ở đầu ra [3] Để giải quyết trường hợp này, hãy chọn mức đầu vào ADC và điều chỉnh mức tăng phù hợp cho đầu vào nguồn tín hiệu tương tự

Nguyên lý hoạt động của ADC

ADC hoạt động theo tín hiệu xung clock ở ngõ vào và tín hiệu xung start command dùng để cho phép thời điểm bắt đầu hoạt động Bộ điều khiển là một mạch logic có hai ngõ vào clock và start command, ngõ ra của nó sẽ đưa đến thanh ghi để chuyển đổi các dữ liệu nối tiếp thành song song để đưa vào bộ DAC

Bộ so sánh op-amp gồm hai ngõ vào tương tự, một ngõ là ngõ vào tương tự của bộ ADC, ngõ còn lại là ngõ ra của bộ chuyển đổi DAC Ngõ ra của bộ op-amp là tín hiệu số và sẽ chuyển đổi trạng thái phụ thuộc vào độ lớn tại mỗi thời điểm của hai tín hiệu ngõ vào Tín hiệu tại ngõ ra của bộ ADC chính là ngõ ra của thanh ghi dịch nối tiếp – song song cũng là ngõ vào của bộ DAC

Hoạt động cơ bản của ADC gồm các bước:

Xung Start sẽ yêu cầu bắt đầu chuyển đổi tại một thời điểm

Bộ điều khiển sẽ liên tục thay đổi các giá trị thập phân lấy từ ngõ ra số của bộ so sánh op-amp, ngõ ra của bộ điều khiển sẽ đưa vào thanh ghi để ghi lại và đưa các giá trị thập phân ra cùng thời điểm khi có tác động của xung clock trong thanh ghi Ngõ vào của bộ DAC là các giá trị thập phân ở ngõ ra của thanh ghi, sau khi qua DAC sẽ tạo ra tín hiệu tương tự VAX để đưa vào bộ so sánh op-amp

Bộ so sánh có chức năng so sánh tín hiệu VAX và tín hiệu ngõ vào VA để cho ra tín hiệu số Nếu VAX < VA thì ngõ ra bộ so sánh là mức cao Khi VAX vượt VA một khoảng VT thì ngõ ra bộ so sánh sẽ xuống mức thấp và ngừng xử lí cập nhật giá trị

Chương 2 Cơ sở lý thuyết

14 thập phân trong thanh ghi Lúc này giá trị VAX gần bằng VA và trong thanh ghi thì giá trị số của nó tương đương với giá trị của VAX và xấp xỉ với VA

Hình 2.7: Sơ đồ khối tổng quát của ADC

Có nhiều loại mạch ADC và chúng chỉ khác nhau chủ yếu trong phần mạch logic điều khiển và cách thức cập nhật giá trị trong thanh ghi Còn lại các khối khác thì cơ bản giống nhau, không có thay đổi nhiều, Trong đồ án này, ta chỉ tập trung vào loại ADC xấp xỉ liên tiếp (SAR - ADC).

Các kỹ thuật chuyển đổi ADC

Có nhiều cách để phân loại ADC, nhưng phương pháp được sử dụng phổ biến nhất là phân loại chúng theo quá trình chuyển đổi thời gian của chúng Có ba phương pháp chuyển đổi như sau:

- Chuyển đổi song song: Một phương pháp trong đó tín hiệu tương tự được so sánh đồng thời với nhiều giá trị tham chiếu và tất cả các bit được xác định và gửi đến đầu ra cùng một lúc Kết quả được xác định bằng cách đếm số giá trị tham chiếu có thể có trong giá trị tín hiệu analog đang được chuyển đổi

- Chuyển đổi song song và nối tiếp kết hợp: Ít nhất hai bit được so sánh và xác định đồng thời trong mỗi bước

- Chuyển đổi nối tiếp theo mã đếm: là kỹ thuật được thực hiện từng bước theo quy luật mã đếm

Chương 2 Cơ sở lý thuyết

Hình 2.8: Sơ đồ khối AD có Vr dạng nấc thang

Ban đầu, bộ đếm tạo ra đầu ra cho ADC lớn hơn hoặc bằng giá trị đầu vào Ux

Nó được thiết lập lại mỗi khi bắt đầu thực hiện AD và đếm từng xung dao động Trên mỗi lần đếm, DAC tăng từng nấc (1 LSB) và khi điện áp phản hồi DAC đạt đến giá trị đầu vào Ux, bộ so sánh sẽ đếm lại bằng bộ đếm

Nhược điểm của phương pháp đếm là thời gian chuyển đổi (Tc) có thể rất dài tùy thuộc vào mức tín hiệu đầu vào Khi chuyển đổi tín hiệu đầu vào ở mức FS, xung nhịp Tc = 2T cho DAC n-bit

Việc đếm ADC có thể được cải thiện bằng cách sử dụng phương pháp "tracking" hoặc "servo" với bộ đếm đảo ngược cho phép DAC nhập tín hiệu liên tục Nếu bạn muốn điều khiển bộ đếm bên ngoài tại các điểm cụ thể, hãy sử dụng DAC theo dõi làm bộ lấy mẫu và giữ (S&H)

2.4.2 ADC thăng bằng liên tục

Sơ đồ khối giống như phương pháp đếm nhưng bộ đếm được sử dụng ở đây là bộ đếm đảo ngược

Chương 2 Cơ sở lý thuyết

Về cơ bản nó giống như phương pháp đếm nhưng bộ đếm này hoạt động ở cả chế độ tiến và lùi Nếu có tín hiệu phản hồi Vht < Vi thì bộ đếm đếm lên Ngược lại, bộ đếm sẽ thực hiện chức năng giảm Quá trình này được ghi lại khi giá trị Vht dao động xung quanh giá trị Vi Tc cũng phụ thuộc vào Vi

Tuy nhiên, phương pháp này cũng có nhược điểm về lỗi tương tự như phương pháp đếm Lỗi động phụ thuộc vào thời gian chuyển đổi, trong khi lỗi tĩnh xảy ra trong bộ chuyển đổi và so sánh kỹ thuật số sang tương tự

Hình 2.9: Đồ thị thời gian AD thăng bằng liên tục

2.4.3 Phương pháp biến đổi ADC hàm dốc tuyến tính (phương pháp tích phân một độ dốc)

Phương pháp này thực hiện biến đổi trung gian từ điện áp ra khoảng thời gian sau đó đo khoảng thời gian theo phương pháp số

Chương 2 Cơ sở lý thuyết

Hình 2.10: Sơ đồ khối phương pháp ADC hàm dốc tuyến tính

Sau khoảng thời gian kích hoạt, bộ đếm bắt đầu đếm ngược và mạch lấy mẫu tạo ra tín hiệu tuyến tính theo thời gian Tiếp theo, tín hiệu quét và tín hiệu đầu vào

Vi được so sánh Nếu hai tín hiệu này bằng nhau thì mạch so sánh sẽ đóng và không có xung nào được gửi đến bộ đếm nữa Do đó, dữ liệu bộ đếm tỷ lệ thuận với thời gian T0, còn T0 tỷ lệ thuận với giá trị Vi nên dữ liệu bộ đếm tỷ lệ thuận với Vi

Hình 2.11: Dạng sóng ADC hàm dốc tuyến tính

Chương 2 Cơ sở lý thuyết

18 Độ chính xác của phương pháp hàm gradient này phụ thuộc vào độ tuyến tính của tín hiệu quét Sai số cao độ càng nhỏ thì độ chính xác càng cao Hơn nữa, tín hiệu còn phụ thuộc vào tần số của từng xung dao động

Phương pháp hàm dốc hoạt động nhanh hơn phương pháp đếm liên tục hoặc phương pháp cân bằng và có độ chính xác cao hơn vì không yêu cầu bộ chuyển đổi kỹ thuật số sang tương tự

2.4.4 ADC tích phân hai độ dốc

Hình 2.12: Sơ đồ khối AD tích phân hai độ dốc Điện áp đầu vào được tích phân theo thời gian t1, tương ứng với thời gian bộ đếm đếm ngược Vào cuối t1, bộ đếm được đặt lại và bộ tích phân chuyển qua mức tham chiếu âm Tại thời điểm này, đầu ra của bộ tích phân giảm tuyến tính về 0, tại thời điểm đó bộ đếm dừng đếm và được đặt lại Điện tích nạp trong thời gian t xấp xỉ bằng điện tích phóng điện trong thời gian t2 (xem sơ đồ khối Hình 2.12 và đồ thị Hình 2.13)

Chương 2 Cơ sở lý thuyết

Hình 2.13: Đồ thị dạng sóng của ADC tich phân 2 độ dốc

Trong đó: t1: là thời gian đếm t2: là thời gian tích điện áp chuẩn

Vc: là điện áp răng cưa ở đầu ra

Vss: là điện áp ra của bộ so sánh

Z: là số xung đếm được

Z0: số xung trong khoảng thời gian t0

Uch: điện áp chuẩn có cực tính

UA: điện áp vào Ưu điểm của phương pháp này là chất lượng khử ồn Tín hiệu đầu vào sẽ được tích phân một chu kỳ T, vì vậy mà bất kỳ mức ồn nào cũng có tần số là bội số của 1/t1 đều sẽ bị loại bỏ

2.4.5 ADC dùng biến đổi điện áp – tần số (VF)

Chương 2 Cơ sở lý thuyết

Hình 2.14: Sơ đồ khối bộ biến đổi AD dạng V-F

Tín hiệu vào tương tự được khối VF chính xác biến đổi thành một dãy xung có tần số tỉ lệ với tín hiệu vào

Trong một khoảng thời gian nhất định, khối đếm sẽ đếm số xung này và xuất số đếm cho bộ AD Giống như phương pháp tích phân hai độ dốc, phương pháp này tuy có tần số thấp nhưng khử nhiễu tốt Ưu điểm của phương pháp này là có thể điều khiển từ xa ngay cả trong môi trường ồn ào Bộ VF hoạt động như một bộ truyền dữ liệu từ xa ở dạng kỹ thuật số đến trạm điều khiển nơi có bộ xử lý để xử lý dữ liệu Công nghệ này giúp tín hiệu analog không bị ảnh hưởng bởi môi trường ồn ào trong quá trình truyền tải Ngoài ra, khi truyền tín hiệu VF, nhiễu cũng có thể được loại bỏ bằng cách cách ly giữa đầu dò và thiết bị cảm biến.Đây là một yêu cầu quan trọng trong các trạm kiểm soát và điều khiển các hệ thống điện cao áp

Trên thực tế, công nghệ này dựa trên vi mạch VFC truyền thống có độ tuyến tính tốt và chất lượng ổn định

2.4.6 ADC so sánh song song (flash)

Chương 2 Cơ sở lý thuyết

Hình 2.15: Sơ đồ nguyên lý bộ chuyển đổi AD theo phương pháp song song

Phương pháp này được sử dụng trong các công nghệ yêu cầu chuyển đổi AD tốc độ cao, chẳng hạn như: Ví dụ: video, radar, máy hiện sóng kỹ thuật số Trong kỹ thuật này, tín hiệu đầu vào được so sánh ngay lập tức với tất cả các ngưỡng bằng cách sử dụng nhiều bộ so sánh và quá trình lượng tử hóa được hoàn thành đồng thời Bộ giải mã chuyển đổi nhanh chóng và ngay lập tức các tín hiệu được so sánh thành đầu ra

Chuyển đổi tín hiệu số sang tương tự (Digital to Analog – DAC)

Chuyển đổi DAC thường là bước cuối cùng trong hệ thống xử lý kỹ thuật số Tín hiệu đầu vào tương tự được mạch ADC chuyển đổi sang dạng số, được xử lý bởi hệ thống xử lý trung tâm, lưu trữ dưới dạng số và gửi đến mạch DAC để xuất dữ liệu tương tự Bộ chuyển đổi DAC lấy giá trị số nhị phân làm đầu vào và xuất ra điện áp tương tự tỷ lệ với giá trị đầu vào

Hình 2.18: Quan hệ giữ tín hiệu vào và ra

Bộ chuyển đổi tín hiệu DAC có đặc tính tỷ lệ Tín hiệu đầu vào số được chuyển đổi thành điện áp hoặc dòng điện có giá trị Q tùy thuộc vào tín hiệu tham chiếu Vref và được so sánh với giá trị bước đầu vào Bất kỳ lỗi nào trong tín hiệu Vref sẽ gây ra lỗi ở mức đầu ra, vì vậy Vref phải ổn định nhất có thể

Thông thường, trong các bộ chuyển đổi DAC thương mại, đầu ra xuất hiện dưới dạng dòng điện, do đó phải lắp đặt thêm một bộ chuyển đổi dòng điện-điện áp để nhận điện áp đầu ra.

TÍNH TOÁN VÀ THIẾT KẾ HỆ THỐNG

Yêu cầu hệ thống

Bộ chuyển đổi SAR – ADC 10 bit sẽ gồm 5 ngõ vào (bao gồm chân cấp nguồn) và 10 ngõ ra gồm các chức năng như sau:

- Ngõ vào clock dùng để điều khiển hoạt động của bộ chuyển đổi

- Ngõ vào Start sẽ xác định thời điểm bắt đầu hoạt động của bộ chuyển đổi

- Ngõ vào VA là ngõ vào tương tự của các thiết bị tương tự đưa vào bộ chuyển đổi

- Hai ngõ vào VDD và VSS là nguồn cung cấp cho bộ chuyển đổi

- Mười ngõ ra của bộ chuyển đổi là 10 bit đã được chuyển đổi từ tín hiệu tương tự tương ứng ở ngõ vào.

Sơ đồ khối của hệ thống

Hình 3.1: Sơ đồ khối hệ thống ADC – SAR

Khối OpAmp: Khối so sánh gồm 2 ngõ vào và 1 ngõ ra Ngõ vào thứ nhất của nó là tín hiệu tương tự VA, nó cũng là ngõ vào của bộ SAR - ADC, ngõ vào thứ hai là

Chương 3 Tính toán và thiết kế hệ thống

29 ngõ ra của bộ chuyển đổi DAC VAX Nó có chức năng so sánh giá trị điện áp của hai ngõ vào này để đưa ra giá trị mức cao hoặc mức thấp ở ngõ ra và đưa lại vào bộ SAR

Khối SAR: bao gồm 2 khối là bộ điều khiển logic và thanh ghi dịch Khối này gồm ba ngõ vào , xung Start sẽ xác nhận thời điểm bắt đầu hoạt động của bộ SAR - ADC, ngõ ra của bộ so sánh op-amp là tín hiệu số, nó được đưa vào khối này như là tín hiệu ngõ vào của khối và khi có xung clock ở ngõ vào của khối tác động thì nó sẽ cập nhật giá trị ngõ ra và đưa vào thanh ghi dịch Ngõ ra của thanh ghi dịch là ngõ ra song song, các dữ liệu ra cùng một thời điểm và đưa vào khối DAC Ngõ EOC sẽ đưa ra tín hiệu kết thúc khi bộ đã hoàn thành quá trình chuyển đổi

Khối DAC: sẽ chuyển đổi các giá trị số thành tín hiệu tương tự và đưa vào khối OpAmp để so sánh giá trị điện áp Ngõ ra của bộ SAR – ADC là ngõ ra của khối ADC

Khối Clock: có chức năng tạo ra các xung dao động tần số với mức 0 và 1.

Lưu đồ hoạt động

Hình 3.2: Lưu đồ hoạt động của SAR – ADC

Chương 3 Tính toán và thiết kế hệ thống

Khi có tín hiệu Start, thanh ghi sẽ xóa các bit về mức 0, lúc đó VAX < VA nên ngõ ra bộ so sánh sẽ ở mức cao Tại thời điểm cạnh xung clock tích cực tiếp theo, bộ điều khiển sẽ đưa bit MSB lên mức 1, sau đó sẽ so sánh giá trị điện áp giữa ngõ ra bộ DAC VAX và điện áp ngõ vào VA Nếu VAX < VA thì MSB sẽ được giữ ở mức 1, nếu

VAX < VA thì xóa bit đó về 0 Cứ như thế cho những bit thấp hơn cho đến khi tất cả các bit đều được chuyển đổi xong thì việc chuyển đổi đã hoàn thành và kết quả ngõ ra sẽ được lưu tại thanh ghi và kết thúc quá trình chuyển đổi.

Thiết kế hệ thống

Hình 3.3: Sơ đồ mạch của OpAmp

Mạch mô tả khối Op – Amp (xem Hình 3.3), nhiệm vụ của khối này là so sánh mức điện áp của hai giá trị ngõ vào V1 và V2 để tạo ra tín hiệu số theo VDD và VSS

Chương 3 Tính toán và thiết kế hệ thống

31 pMOS PM2 và PM3 có vai trò đưa ngõ ra lên thẳng mức 1 khi CLK = 0 Cặp PM0/NM0 và PM1/NM1 là hai con inverter với ngõ vào của cặp này là ngõ ra của cặp kia và ngược lại Hai con inverter này được sử dụng để giữ giá trị Hai ngõ vào V1 và V2 lần lượt là cực gate của hai nMOS NM3 và NM2 Hai nMOS này sẽ lần lượt bật và tắt để kéo Vo xuống VSS hoặc đẩy Vo lên VDD Cổng buffer (gồm 2 inverter mắc nối tiếp) lúc này đóng vai trò làm phẳng tín hiệu ngõ ra

Khi CLK =0, hai pMOS PM2 và PM3 bật, Vo lúc này là VDD Khi CLK=1, hai pMOS này tắt và nMOS NM4 bật để mạch được kết nối xuống VSS Lúc này mạch sẽ so sánh hai mức điện áp V1 và V2 Nếu điện áp V1 = 1 và V2=0, lúc này NM3 bật và NM2 tắt, ngõ vào inverter gồm PM1/NM1 sẽ là 0, lúc này PM1 bật để đưa ngõ ra lên VDD Ngược lại khi V1 =0 và V2=1, NM2 bật và NM3 tắt, giá trị VSS sẽ được đưa thẳng ra Vo

Hình 3.4: Đóng gói khối so sánh OpAmp

Sau khi vẽ mạch, ta sẽ tạo được kí hiệu của khối Op Amp như hình trên, với hai chân V1, V2 để so sánh điện áp, VDD để cấp nguồn cho mạch và VSS thường nối xuống đất và ngõ ra Vo (xem Hình 3.4)

Chương 3 Tính toán và thiết kế hệ thống

3.4.2 Khối lấy mẫu Sample_Hold

Hình 3.5: Sơ đồ mạch của Sample_Hold

Khối này sử dụng một nMOS như một công tắc và một tụ điện 1pF (xem Hình

3.5) Cực s của nMOS sẽ nối vào V1 của khối Diff_Amp để ngõ ra của khối lấy mẫu tránh tác dụng của tải Khi xung clock (Clk) tại cực g của nMOS ở mức cao, nMOS xem như ngắn mạch và ngõ ra cực s là Vi và tụ C0 sẽ nạp Khi xung Clk ở mức thấp thì nMOS xem như hở mạch và lúc đó C0 sẽ xả tụ Vì vậy tụ C0 có vai trò duy trì giá trị điện áp cho đến khi xung Clk ở giá trị 1 Như vậy tụ đóng vai trò nạp giá trị điện áp xung Clk ở mức cao và giữ nó khi xung Clk ở mức thấp

Hình 3.6: Đóng gói mạch Sample_Hold

Sau khi vẽ mạch, ta sẽ vẽ kí hiệu cho khối Sample – Hold như hình trên, với hai ngõ vào là Vi và CLK và ngõ ra là V0 Theo Hình 3.6, @PartName là tên gọi của mạch bên trong và @instanceName là tên của khối đó trong một mạch Ví dụ trong

Chương 3 Tính toán và thiết kế hệ thống

33 một mạch gồm nhiều khối thì ta sẽ dựa vào tên @partName để biết khối đó là mạch gì va nhìn vào @instanceName để phân biệt được những khối cùng tên, thường là đặt tên theo số như I0, I1,

Hình 3.7: Sơ đồ mạch của khối SAR

Khối SAR sẽ thực hiện điều khiển logic và lưu trữ dữ liệu tại thanh ghi Nó bao gồm 22 flip flop Nó tiến hành tìm kiếm và điều khiển giá trị nhị phân ngõ ra theo xung clock và dịch giá trị ngõ vào Vcomp ra các ngõ ra số, ở mỗi bit, nó sẽ đưa bit đó lên 1, duy trì bit đó ở mức 1 hoặc xóa bit đó về 0 Ở thời điểm ban đầu, nó sẽ xóa tất cả các bit về 0, sau đó đưa bit cao nhất lên 1 và sẽ quyết định duy trì bit đó ở mức 1 hay xóa về mức 0 Ở các thời điểm tiếp theo, nó sẽ lần lượt đưa từng bit từ cao đến thấp lên 1 và đưa ra quyết định duy trì mức 1 hay xóa về 0 Các flip flop ở trong khối này được vẽ (xem Hình 3.9)

Chương 3 Tính toán và thiết kế hệ thống

Hình 3.8: Sơ đồ mạch của khối SAR khi phóng to

Mạch D flip flop được tạo từ 4 transmission gate và bốn cổng NOR (xem Hình 3.9)

Hình 3.9 thể hiện mạch D flip flop từ các transmission gate và cổng NOR Theo hình trên, ta thấy các ngõ vào bất đồng bộ Set và Reset tích cực mức cao Khi Reset

Chương 3 Tính toán và thiết kế hệ thống

= 1, ngõ ra NOR I2 lập tức bằng 0 và khi Set = 1, ngõ ra NOR I3 bằng 0 và cũng là ngõ vào B của NOR I2, cùng với Reset = 0, lúc này ngõ ra NOR I2 bằng 1 và Q = 1

Khi các ngõ vào bất đồng bộ không tích cực, mạch sẽ hoạt động theo cạnh lên xung clock Khi xung clock bằng 0, T1 và T4 bật, dữ liệu ở chân D sẽ đi vào mạch và sẽ ở tại trước T2 và T3 vì T2 và T3 đang đóng, ngõ ra Q và Qb sẽ giữ giá trị cũ Khi CLK=1, T1 và T4 đóng, T2 và T3 mở, lúc này ngõ dữ liệu sẽ đi ra Q và sẽ lưu trong mạch vòng phía sau

Hình 3.7 thể hiện các kết nối trong khối SAR, ngoài ra còn có các cồng buffer để làm trễ thời gian tại các ngõ vào chân clk của các flip flop D phía dưới (xem Hình

3.8) Ngõ vào Reset để đưa giá trị ngõ ra về 0 được nối vào chân Set của cặp flip flop đầu tiên và nối vào chân clear của các flip flop còn lại Xung CLK sẽ được nối vào các chân clk của các flip flop phía trên, chân clk của các flip flop phía dưới là các ngõ ra D của flip flop phía sau nó Vcomp là ngõ ra của khối Op-Amp sẽ nối vào chân D của các flip flop bên dưới Ngõ ra Q của flip flop phía trên được nối vào chân Set của flip flop phía dưới

Khi Reset = 1, nó sẽ đưa ngõ ra của flip flop D10 phía trên lên 1 đồng thời cũng là ngõ vào chân D của D9 phía trên, lúc này giá trị 1 sẽ đưa vào chân set của D10 bên dưới và do đó lúc này gia strij ngõ ra D9=1, đồng thời nó đưa các ngõ ra còn lại về 0 Sau đó ta cho Reset = 0, lúc này mạch sẽ hoạt động theo xung clock Ở xung clock đầu tiên, ngõ ra Q của D10 phía trên là 0 để đưa chân set D10 phía dưới về 0, đồng thời lúc này ngõ ra Q của D9 phía trên bằng 1, nó sẽ đưa chân set của D9 phía dưới lên 1 làm cho ngõ ra D8 = 1, lúc này ở D10, chân set bằng 0 và có cạnh xung clock là chân D8 vừa lên 1 nên ngõ ra D9 sẽ ghi được giá trị Vcomp

Tương tự ở các xung clock tiếp theo cho đến khi giá trị Vcomp được ghi hết vào các chân ngõ ra Vậy sau 11 xung clock, ta sẽ lấy được ngõ ra số của tins hiệu Vcomp Các buffer ở ngõ vào các chân clk phía dưới có tác dụng làm trì hoãn thời gian lên mức 1 sao cho thời gian này phải lớn hơn thời gian chân set của flip flop xuống 0

Chương 3 Tính toán và thiết kế hệ thống

Hình 3.10: Đóng gói khối SAR

KẾT QUẢ THỰC HIỆN

Khối Sample – hold

Hình 4.1: Kết quả dạng sóng của khối Sample - Hold

Mạch Sample – Hold hoạt động với ngõ vào Vi =1V, fpkHz và xung clock có chu kì là 1u

Từ dạng sóng ngõ ra, ta có thể thấy khi xung clock (CLK) bằng 2, nMOS MN0 bật, lúc này MN0 đóng vai trò như một công tắc đóng và Vo = Vi và cùng lúc đó tụ sẽ được nạp Khi xung CLK bằng 0, MN0 MN0 tắt, lúc này tụ C0 sẽ xả điện áp để giữ giá trị Vo

Chương 4 Kết quả thực hiện

Khối Op – Amp

Hình 4.2: Kết quả dạng sóng của khối Op - Amp

Mạch Op Amp hoạt động với ngõ vào là hai tín hiệu sin, V1 = 1 V, f1 = 450 kHz; V2 = 1 V, f2 = 700 kHz

Từ Hình 4.2, ta thấy khi CLK = 1, Khối Op-Amp sẽ so sánh hai điện áp ngõ vào V1 và V2 Nếu V1 > V2, NM3 bật, ngõ ra sẽ lên mức 1 như khoảng thời gian từ 2,8 us đến 3 us Ta thấy nó sẽ không lên mức 1 ngay lập tức mà nó cần một khoảng thời gian Điều này là do nMOS MN3 cần mức điện áp cao để kéo pMOS PM1 lên VDD Ngược lại khi V1