bài tập chương 4 phần 2

Đồ hình trạng thái:Giản đồ xung:.Phân tích hệ tuần tự đồng bộ theo sơ đồ logic Hình BT4.21.Thực hiện các bước như sau: - Viết phương trình ngõ vào FF,trạng thái kế tiếp và ngõ ra - Lập b

HT KT

X=0 X=1

OUTZ

Đồ hình trạng thái:

Giản đồ xung:

4.23

.Phân tích hệ tuần tự đồng bộ theo sơ đồ logic Hình BT4.21.Thực hiện các bước như sau:

- Viết phương trình ngõ vào FF,trạng thái kế tiếp và ngõ ra

- Lập bảng mã hóa(bảng chuyển biến)trạng thái kế tiếp và ngõ ra từ trạng thái hiện tại và ngõ vào

- Suy ra bảng trạng thái và ngõ ra bằng cách đặt ký hiệu tên các trạng thái

- Vẽ đồ hình trạng thái(Chọn đồ hình Moore hay Mealy tùy theo sơ đồ logic ngõ ra)

- Vẽ giản đồ xung định thì minh họa chuyển biến các trạng thái và ngõ ra theo xung CK và chuỗithử ngõ vào

PT Ngõ ra

Z=D3

HT KT

X=0 X=1

OUTZ

Gọi các trạng thái S0 tới S3 lần lượt là 00, 01, 11, 10:

 S0: Trạng thái khởi tạo (0)

10, 00/Zo

Q2' CLK

Q2

Q1

Q2'

D2 D1

Ngõ ra 1:

 Xét (a, b) tđ → Xét (e, c) tđ → Xét (h,f) tđ → Xét (g, d) tđ → Xét (a, b) tđ → (a, b), (e, c), (h, f), (g, d) tđ

 Xét (a, d) tđ → (e, a) ktđ → (a, d) ktđ → (a, g) ktđ

 Xét (a, i) tđ → (e, b) ktđ → (a, i) ktđ

+ (c,e)td => (a,d) và (a,b) td

1)(c,e) td => (a,d) td => (a,b)td

=> (b,d)td => (a,b)td2) (c,e) td=> (a,b) td => (a,d) => (b,d)

=> (c,e) tđ

+ (a,b) td => (a,d) => (c,e) tđ

=> (d,b) => (c,e) => (c,e) tđ

4.35 Thiết kế T FF sử dụng SR FF.Mô phỏng trên Proteus.

R = TQ

4.36

D2 Q2

Đồ hình:

Z1,Z2 là trạng thái hiện tại của output; nếu trạng thái kế tiếp đảo=>Z1+Z2+=Z1’Z2’

Bảng trạng thái kế tiếp và mã hóa

Đầu tiên xây dựng thuật toán cho mạch bù 2:

 LSB vào trước, ngõ ra luôn bằng LSB

 Bit tiếp theo nhận được nếu là 0 thì giữ nguyên trạng thái hiện tại, nếu là 1 thì đảo bit.Trong suốt quá trình mạch hoạt động sẽ có ngõ vào Count để đếm n bit:

 Nếu Count = 0, mạch sẽ hoạt động theo thuật toán trên

 Nếu Count = 1, mạch sẽ về trạng thái khởi động, ngõ ra lúc đó sẽ đảo bit ngỏ vào

Đồ hình:

Biểu đồ xung:

4.39 Thiết lập 1 SMB có 3 ngõ vào A,B,C,4 ngõ ra W,X,Y,Z và 2 đường thoát(exit path).Khi vào

SMB Z=1,W=1 nếu A=B=1.Nếu C=1 và A=0,Y=1 và thoát theo đường 1.Nếu C=0 và A=1,X=1

và thoát theo đường 2

CA

10 01

Y X

4.42

4.43 *Gán mã trạng thái và thi công sơ đồ logic sử dụng D FF SMC cho bộ chia 8/4 bit có SMC Hình 4.93 Mô phỏng trên Proteus.

D1=Q1’Q3’X’+Q1’Q2’X’

D2=Q1’Q2Q3+Q1Q2’X’

D3=Q1Q2’+Q2’Q3+Q1’Q2X’+Q1’Q3’XZ=Q1’Q2Q3’X’+Q1Q2’Q3X’

D1 D2

CLK CLK

D3 CLK

Q1'

Q1' Q2

X' X

D3

X'

Q1' Q2 Q3' X'

Q1 Q2' Q3 X'

Q 9CLK 11

Mã hóa: 1=00; 2=01; 3=11 (Q1Q2)

Q1 Q2'