Kỹ Thuật - Công Nghệ - Kỹ thuật - Điện - Điện tử - Viễn thông 0 BỘ CÔNG THƯƠNG TRƯỜNG ĐẠI HỌC SAO ĐỎ ĐỀ CƯƠNG CHI TIẾT HỌC PHẦN THIẾT KẾ MẠCH TÍCH HỢP SỐ Số tín chỉ : 03 Trình độ đào tạo: Đại học Ngành đào tạo: Kỹ thuật điều khiển và tự động hóa Năm 2020 1 TRƯỜNG ĐẠI HỌC SAO ĐỎ CỘNG HOÀ XÃ HỘI CHỦ NGHĨA VIỆT NAM KHOA: ĐIỆN TỬ TIN HỌC Độc lập - Tự do - Hạnh phúc ĐỀ CƯƠNG CHI TIẾT HỌC PHẦN Trình độ đào tạo: Đại học Ngành đào tạo: Kỹ thuật điều khiển và tự động hóa 1. Tên học phần: Thiết kế mạch tích hợp số 2. Mã học phần: DTVT 113 3. Số tín chỉ: 3 (2,1) 4. Trình độ cho sinh viên: Năm thứ 4 5. Phân bổ thời gian: - Lên lớp: 30 tiết lý thuyết; 30 tiết thực hành - Tự học: 90 giờ 6. Điều kiện tiên quyết: Điện tử số, kỹ thuật lập trình. 7. Giảng viên: STT Học hàm, học vị, họ tên Số điện thoại Email 1 ThS. Nguyễn Văn Tiến 0964.635.992 prochipcomapanygmail.com 2 ThS. Lê Văn Sơn 0977.985.786 Anhsondtgmail.com 8. Mô tả nội dung của học phần: Học phần Thiết kế mạch tích hợp số là học phần chuyên ngành trong nội dung đào tạo ngành Công nghệ kỹ thuật điện tử - viễn thông. Học phần này bao gồm những kiến thức về phương pháp thiết kế mạch logic tổ hợp sử dụng ngôn ngữ mô tả phần cứng cho vi mạch tích hợp tốc độ cao (VHDL: Very high - speed integrated circuit hardware description language). Thông qua chương trình học, sinh viên có thể vận dụng các lệnh VHDL để thiết kế mạch tích hợp số và vi điều khiển mềm cho quá trình xử lý dữ liệu một cách linh hoạt trong quá trình lập trình ứng dụng và điều khiển hệ thống. 9. Mục tiêu và chuẩn đầu ra học phần: 9.1. Mục tiêu Mục tiêu học phần thỏa mãn mục tiêu của chương trình đào tạo: Mục tiêu Mô tả Mức độ theo thang đo Bloom Phân bổ mục tiêu học phần trong CTĐT MT1 Kiến thức MT1.1 Cài đặt được phần mềm lập trình và mô phỏng ModelSim 2 1.2.1.1b 2 Mục tiêu Mô tả Mức độ theo thang đo Bloom Phân bổ mục tiêu học phần trong CTĐT MT1.2 Phân tích các mạch logic tổ hợp, mạch dãy, các cú pháp của ngôn ngữ VHDL để thiết kế các mạch logic tổ hợp, mạch dãy, vi điều khiển mềm. 3 1.2.1.2a, 1.2.1.2b MT2 Kỹ năng MT2.1 Vận dụng được ngôn ngữ lập trình VHDL để thiết kế các mạch logic tổ hợp và mạch dãy. 4 1.2.2.1 MT2.2 Phân tích, xây dựng chương trình thiết kế mạch logic điều khiển vàora dùng ngôn ngữ VHDL. 4 1.2.2.2 MT2.3 Phân tích, xây dựng chương trình thiết kế vi điều khiển mềm dùng ngôn ngữ VHDL. 4 1.2.2.2 MT3 Mức tự chủ và trách nhiệm MT3.1 Hình thành tư duy phân tích các mạch logic tổ hợp, mạch dãy, mạch logic vàora, vi điều khiển mềm bằng ngôn ngữ VHDL và phần mềm lập trình và mô phỏng ModelSim. 1 1.2.3.2 MT3.2 Có thái độ làm việc tích cực, độc lập, nghiêm chỉnh trong việc dự giờ học trên lớp và giờ tự học, chuẩn bị tốt các câu hỏi trước khi lên lớp. Tham gia đầy đủ và làm tốt các bài tập lý thuyết và các bài thực hành. 4 1.2.3.1 MT3.3 Tuân thủ đúng trình tự lập trình VHDL trong thiết kế mạch logic, vi điều khiển mềm bằng ngôn ngữ VHDL. 4 1.2.3.2 3 9.2. Chuẩn đầu ra Sự phù hợp của chuẩn đầu ra học phần với chuẩn đầu ra của chương trình đào tạo: CĐR học phần Mô tả Thang đo Bloom Phân bổ CĐR học phần trong CTĐT CĐR1 Kiến thức CĐR1.1 Phân tích được đặc điểm, các cú pháp lệnh của ngôn ngữ VHDL. 4 2.1.3 CĐR1.2 Phân tích và thiết kế được mạch logic tổ hợp, mạch dãy dùng ngôn ngữ VHDL. 4 2.1.4 CĐR1.3 Phân tích và thiết kế được các mạch logic vàora và vi điều khiển mềm dùng ngôn ngữ VHDL trên FPGA (Field-programmable gate array). 4 2.1.4 CĐR2 Kỹ năng CĐR2.1 Xác định được các lỗi phần cứng và phần mềm thường xảy ra trong mạch logic tổ hợp và mạch dãy. 3 2.2.2 CĐR2.2 Áp dụng các cú pháp lệnh của ngôn ngữ VHDL để thiết kế mạch logic tổ hợp và mạch dãy. 4 2.2.3 CĐR2.3 Áp dụng được các cú pháp lệnh của ngôn ngữ VHDL để thiết kế mạch logic vàora và vi điều khiển mềm trên FPGA. 4 2.2.3 CĐR3 Mức tự chủ và trách nhiệm CĐR3.1 Có năng lực làm việc độc lập, làm việc theo nhóm trong việc phân tích, thiết kế phần cứng, chương trình và đánh giá, đưa ra kết luận các công việc của nhóm. 4 2.3.1 CĐR3.2 Có khả năng định hướng, dẫn dắt, giám sát các thành viên trong nhóm thực hiện các nhiệm vụ. 4 2.3.2 CĐR3.3 Có khả năng định hướng, đưa ra kết luận chuyên môn và bảo vệ được quan điểm cá nhân trước các thành viên trong nhóm. 4 2.3.3 4 10. Ma trận liên kết nội dung với chuẩn đầu ra học phần: TT Nội dung học phần Chuẩn đầu ra của học phần CĐR1 CĐR2 CĐR3 CĐR 1.1 CĐR 1.2 CĐR 1.3 CĐR 2.1 CĐR 2.2 CĐR 2.3 CĐR 3.1 CĐR 3.2 CĐR 3.3 1. CHƯƠNG 1. TỔNG QUAN VỀ THIẾT KẾ MẠCH TÍCH HỢP SỐ 1.1. Tổng quan về thiết kế mạch logic số. 1.2. Thiết kế mạch logic số sử dụng IC rời rạc. 1.3. Thiết kế mạch logic số sử dụng PLD. Bài thực hành số 1. x x x x x 2. CHƯƠNG 2. NGÔN NGỮ VHDL 2.1. Giới thiệu ngôn ngữ VHDL. 2.2. Cấu trúc code 2.3. Các kiểu dữ liệu 2.4. Các phép toán và thuộc tính. 2.5. Các phát biểu trong architecture. 2.6. Mô phỏng ngôn ngữ VHDL trên modelsim. Bài thực hành số 2. x x x x x x x 3. CHƯƠNG 3. CÔNG NGHỆ FPGA 3.1. Tổng quan về ASICASIP. 3.2. Tổng quan về FPGA. 3.3. Cấu trúc FPGA. 3.4. Quá trình lập trình FPGA. 3.5. FPGA của Xilinx 3.6. FPGA của Altera 3.7. Thực hiện FPGA bằng phần mềm hỗ trợ trên các Kit phát triển. Bài thực hành số 3. Bài thực hành số 4. Kiểm tra giữa học phần (Hình thức thực hành) x x x x x x 4. CHƯƠNG 4. THIẾT KẾ MẠCH LOGIC TỔ HỢP x x x x x 5 TT Nội dung học phần Chuẩn đầu ra của học phần CĐR1 CĐR2 CĐR3 CĐR 1.1 CĐR 1.2 CĐR 1.3 CĐR 2.1 CĐR 2.2 CĐR 2.3 CĐR 3.1 CĐR 3.2 CĐR 3.3 4.1.Tổng quan về mạch logic tổ hợp 4.2. Một số mạch logic tổ hợp cơ bản 4.3. Thiết kế mạch tổ hợp bằng VHDL 4.4. Một số ví dụ minh họa. Bài thực hành số 5 5. CHƯƠNG 5. THIẾT KẾ MẠCH LOGIC TUẦN TỰ 5.1. Tổng quan về mạch tuần tự (mạch dãy). 5.2. Một số mạch dãy cơ bản. 5.3. Thiết kế mạch dãy theo VHDL. 5.4. Ví dụ minh họa. Bài thực hành số 6 Bài thực hành số 7 x x x x x x x 6. CHƯƠNG 6. XÂY DỰNG HỆ NHÚNG 6.1. Tổng quan về hệ nhúng. 6.2. Xây dựng vi điều khiển mềm. 6.3. Thiết kế một số giao tiếp vàora. 6.4. Ví dụ minh họa Bài thực hành số 8 Bài thực hành số 9 x x x x x x x 11. Đánh giá học phần 11.1. Kiểm tra và đánh giá trình độ Chuẩn đầu ra Mức độ thành thạo được đánh giá bởi CĐR1 Kiểm tra thường xuyên CĐR2 Thảo luận nhóm, kiểm tra giữa học phần CĐR3 Thi kết thúc học phần 11.2. Cách tính điểm học phần: Tính theo thang điểm 10 sau đó chuyển thành thang điểm chữ và thang điểm 4 6 STT Điểm thành phần Quy định Trọng số Ghi chú 1 Điểm thường xuyên, đánh giá nhận thức, thái độ thảo luận, chuyên cần, làm bài tập ở nhà. 01 điểm đánh giá trở lên 20 2 Kiểm tra giữa học phần 01 bài thực hành 90’ 30 3 Thi kết thúc học phần 01 bài thực hành 90’ 50 11.3. Phương pháp đánh giá - Điểm thường xuyên, đánh giá nhận thức, thái độ thảo luận, chuyên cần của sinh viên được đánh giá thông qua ý thức học tập, tỉ lệ hiện diện của sinh viên trên lớp, tinh thần, tác phong xây dựng bài, tự học, hoạt động nhóm. - Kiểm tra giữa học phần theo hình thức thực hành được thực hiện sau khi học xong chương 3. Cấu trúc đề kiểm tra bao gồm 2 câu hỏi. Điểm chấm được đánh giá theo đáp án. - Thi kết thúc học phần theo kế hoạch, tiến độ đào tạo. Sinh viên dược phụ đạo ít nhất 1 buổi trước khi thi. Đề thi được chọn ngẫu nhiên trong bộ đề thi và được thực hiện theo đúng quy định. Cấu trúc đề thi bao gồm 2 câu hỏi. Điểm chấm được đánh giá theo đáp án. 12. Phương pháp dạy và học - Phương pháp dạy: Phương pháp trực quan, thuyết trình, giảng giải, đàm thoại, thao tác mẫu. - Phương pháp học: Phương pháp học nhóm, thảo luận nhóm.. 13. Yêu cầu học phần - Yêu c...
BỘ CÔNG THƯƠNG TRƯỜNG ĐẠI HỌC SAO ĐỎ ***** ĐỀ CƯƠNG CHI TIẾT HỌC PHẦN THIẾT KẾ MẠCH TÍCH HỢP SỐ Số tín chỉ : 03 Trình độ đào tạo: Đại học Ngành đào tạo: Kỹ thuật điều khiển và tự động hóa Năm 2020 0 TRƯỜNG ĐẠI HỌC SAO ĐỎ CỘNG HOÀ XÃ HỘI CHỦ NGHĨA VIỆT NAM KHOA: ĐIỆN TỬ TIN HỌC Độc lập - Tự do - Hạnh phúc ĐỀ CƯƠNG CHI TIẾT HỌC PHẦN Trình độ đào tạo: Đại học Ngành đào tạo: Kỹ thuật điều khiển và tự động hóa 1 Tên học phần: Thiết kế mạch tích hợp số 2 Mã học phần: DTVT 113 3 Số tín chỉ: 3 (2,1) 4 Trình độ cho sinh viên: Năm thứ 4 5 Phân bổ thời gian: - Lên lớp: 30 tiết lý thuyết; 30 tiết thực hành - Tự học: 90 giờ 6 Điều kiện tiên quyết: Điện tử số, kỹ thuật lập trình 7 Giảng viên: STT Học hàm, học vị, họ tên Số điện thoại Email 1 ThS Nguyễn Văn Tiến 0964.635.992 prochipcomapany@gmail.com 2 ThS Lê Văn Sơn 0977.985.786 Anhsondt@gmail.com 8 Mô tả nội dung của học phần: Học phần Thiết kế mạch tích hợp số là học phần chuyên ngành trong nội dung đào tạo ngành Công nghệ kỹ thuật điện tử - viễn thông Học phần này bao gồm những kiến thức về phương pháp thiết kế mạch logic tổ hợp sử dụng ngôn ngữ mô tả phần cứng cho vi mạch tích hợp tốc độ cao (VHDL: Very high - speed integrated circuit hardware description language) Thông qua chương trình học, sinh viên có thể vận dụng các lệnh VHDL để thiết kế mạch tích hợp số và vi điều khiển mềm cho quá trình xử lý dữ liệu một cách linh hoạt trong quá trình lập trình ứng dụng và điều khiển hệ thống 9 Mục tiêu và chuẩn đầu ra học phần: 9.1 Mục tiêu Mục tiêu học phần thỏa mãn mục tiêu của chương trình đào tạo: Mục Mức độ theo Phân bổ mục tiêu Mô tả thang đo học phần Bloom tiêu trong CTĐT MT1 Kiến thức MT1.1 Cài đặt được phần mềm lập trình và 2 [1.2.1.1b] mô phỏng ModelSim 1 Mục Mức độ theo Phân bổ mục tiêu Mô tả thang đo học phần Bloom tiêu 3 trong CTĐT [1.2.1.2a], Phân tích các mạch logic tổ hợp, 4 [1.2.1.2b] 4 mạch dãy, các cú pháp của ngôn ngữ 4 [1.2.2.1] MT1.2 [1.2.2.2] 1 [1.2.2.2] VHDL để thiết kế các mạch logic tổ 4 [1.2.3.2] hợp, mạch dãy, vi điều khiển mềm 4 [1.2.3.1] MT2 Kỹ năng [1.2.3.2] Vận dụng được ngôn ngữ lập trình MT2.1 VHDL để thiết kế các mạch logic tổ hợp và mạch dãy Phân tích, xây dựng chương trình MT2.2 thiết kế mạch logic điều khiển vào/ra dùng ngôn ngữ VHDL Phân tích, xây dựng chương trình MT2.3 thiết kế vi điều khiển mềm dùng ngôn ngữ VHDL MT3 Mức tự chủ và trách nhiệm Hình thành tư duy phân tích các mạch logic tổ hợp, mạch dãy, mạch MT3.1 logic vào/ra, vi điều khiển mềm bằng ngôn ngữ VHDL và phần mềm lập trình và mô phỏng ModelSim Có thái độ làm việc tích cực, độc lập, nghiêm chỉnh trong việc dự giờ học trên lớp và giờ tự học, chuẩn bị MT3.2 tốt các câu hỏi trước khi lên lớp Tham gia đầy đủ và làm tốt các bài tập lý thuyết và các bài thực hành Tuân thủ đúng trình tự lập trình VHDL trong thiết kế mạch logic, vi MT3.3 điều khiển mềm bằng ngôn ngữ VHDL 2 9.2 Chuẩn đầu ra Sự phù hợp của chuẩn đầu ra học phần với chuẩn đầu ra của chương trình đào tạo: Phân bổ CĐR học Mô tả Thang đo CĐR học phần Bloom phần trong CTĐT CĐR1 Kiến thức CĐR1.1 Phân tích được đặc điểm, các cú pháp lệnh của 4 [2.1.3] ngôn ngữ VHDL CĐR1.2 Phân tích và thiết kế được mạch logic tổ hợp, 4 [2.1.4] mạch dãy dùng ngôn ngữ VHDL Phân tích và thiết kế được các mạch logic CĐR1.3 vào/ra và vi điều khiển mềm dùng ngôn ngữ 4 [2.1.4] VHDL trên FPGA (Field-programmable gate array) CĐR2 Kỹ năng Xác định được các lỗi phần cứng và phần mềm CĐR2.1 thường xảy ra trong mạch logic tổ hợp và 3 [2.2.2] mạch dãy Áp dụng các cú pháp lệnh của ngôn ngữ CĐR2.2 VHDL để thiết kế mạch logic tổ hợp và mạch 4 [2.2.3] dãy Áp dụng được các cú pháp lệnh của ngôn ngữ CĐR2.3 VHDL để thiết kế mạch logic vào/ra và vi điều 4 [2.2.3] khiển mềm trên FPGA CĐR3 Mức tự chủ và trách nhiệm Có năng lực làm việc độc lập, làm việc theo CĐR3.1 nhóm trong việc phân tích, thiết kế phần cứng, 4 [2.3.1] chương trình và đánh giá, đưa ra kết luận các công việc của nhóm CĐR3.2 Có khả năng định hướng, dẫn dắt, giám sát các 4 [2.3.2] thành viên trong nhóm thực hiện các nhiệm vụ Có khả năng định hướng, đưa ra kết luận chuyên CĐR3.3 môn và bảo vệ được quan điểm cá nhân trước các 4 [2.3.3] thành viên trong nhóm 3 10 Ma trận liên kết nội dung với chuẩn đầu ra học phần: Chuẩn đầu ra của học phần TT Nội dung học phần CĐR1 CĐR2 CĐR3 CĐR CĐR CĐR CĐR CĐR CĐR CĐR CĐR CĐR 1.1 1.2 1.3 2.1 2.2 2.3 3.1 3.2 3.3 1 CHƯƠNG 1 TỔNG QUAN VỀ THIẾT KẾ MẠCH TÍCH HỢP SỐ 1.1 Tổng quan về thiết kế mạch logic số x x x x x 1.2 Thiết kế mạch logic số sử dụng IC rời rạc 1.3 Thiết kế mạch logic số sử dụng PLD Bài thực hành số 1 2 CHƯƠNG 2 NGÔN NGỮ VHDL 2.1 Giới thiệu ngôn ngữ VHDL 2.2 Cấu trúc code 2.3 Các kiểu dữ liệu x x x x x x x 2.4 Các phép toán và thuộc tính 2.5 Các phát biểu trong architecture 2.6 Mô phỏng ngôn ngữ VHDL trên modelsim Bài thực hành số 2 3 CHƯƠNG 3 CÔNG NGHỆ FPGA 3.1 Tổng quan về ASIC/ASIP 3.2 Tổng quan về FPGA 3.3 Cấu trúc FPGA 3.4 Quá trình lập trình FPGA 3.5 FPGA của Xilinx x x x x x x 3.6 FPGA của Altera 3.7 Thực hiện FPGA bằng phần mềm hỗ trợ trên các Kit phát triển Bài thực hành số 3 Bài thực hành số 4 Kiểm tra giữa học phần (Hình thức thực hành) 4 CHƯƠNG 4 THIẾT KẾ MẠCH LOGIC TỔ x x x x x HỢP 4 Chuẩn đầu ra của học phần TT Nội dung học phần CĐR1 CĐR2 CĐR3 CĐR CĐR CĐR CĐR CĐR CĐR CĐR CĐR CĐR 1.1 1.2 1.3 2.1 2.2 2.3 3.1 3.2 3.3 4.1.Tổng quan về mạch logic tổ hợp 4.2 Một số mạch logic tổ hợp cơ bản 4.3 Thiết kế mạch tổ hợp bằng VHDL 4.4 Một số ví dụ minh họa Bài thực hành số 5 5 CHƯƠNG 5 THIẾT KẾ MẠCH LOGIC TUẦN TỰ 5.1 Tổng quan về mạch tuần tự (mạch dãy) x x x x x x x 5.2 Một số mạch dãy cơ bản 5.3 Thiết kế mạch dãy theo VHDL 5.4 Ví dụ minh họa Bài thực hành số 6 Bài thực hành số 7 6 CHƯƠNG 6 XÂY DỰNG HỆ NHÚNG 6.1 Tổng quan về hệ nhúng 6.2 Xây dựng vi điều x x x x x x x khiển mềm 6.3 Thiết kế một số giao tiếp vào/ra 6.4 Ví dụ minh họa Bài thực hành số 8 Bài thực hành số 9 11 Đánh giá học phần 11.1 Kiểm tra và đánh giá trình độ Chuẩn đầu ra Mức độ thành thạo được đánh giá bởi CĐR1 Kiểm tra thường xuyên CĐR2 Thảo luận nhóm, kiểm tra giữa học phần CĐR3 Thi kết thúc học phần 11.2 Cách tính điểm học phần: Tính theo thang điểm 10 sau đó chuyển thành thang điểm chữ và thang điểm 4 5 STT Điểm thành phần Quy định Trọng Ghi số chú Điểm thường xuyên, đánh giá 1 nhận thức, thái độ thảo luận, 01 điểm đánh giá trở lên 20% chuyên cần, làm bài tập ở nhà 2 Kiểm tra giữa học phần 01 bài thực hành 90’ 30% 3 Thi kết thúc học phần 01 bài thực hành 90’ 50% 11.3 Phương pháp đánh giá - Điểm thường xuyên, đánh giá nhận thức, thái độ thảo luận, chuyên cần của sinh viên được đánh giá thông qua ý thức học tập, tỉ lệ hiện diện của sinh viên trên lớp, tinh thần, tác phong xây dựng bài, tự học, hoạt động nhóm - Kiểm tra giữa học phần theo hình thức thực hành được thực hiện sau khi học xong chương 3 Cấu trúc đề kiểm tra bao gồm 2 câu hỏi Điểm chấm được đánh giá theo đáp án - Thi kết thúc học phần theo kế hoạch, tiến độ đào tạo Sinh viên dược phụ đạo ít nhất 1 buổi trước khi thi Đề thi được chọn ngẫu nhiên trong bộ đề thi và được thực hiện theo đúng quy định Cấu trúc đề thi bao gồm 2 câu hỏi Điểm chấm được đánh giá theo đáp án 12 Phương pháp dạy và học - Phương pháp dạy: Phương pháp trực quan, thuyết trình, giảng giải, đàm thoại, thao tác mẫu - Phương pháp học: Phương pháp học nhóm, thảo luận nhóm 13 Yêu cầu học phần - Yêu cầu về nghiên cứu tài liệu: Đọc các tài liệu về các mạch logic tổ hợp, mạch dãy, FPGA và trình tự lập trình thiết kế cac mạch logic tổ hợp, mạch dãy, các điều khiển vào/ra và vi điều khiển luồng bằng ngôn ngữ VHDL - Yêu cầu về làm bài tập: Làm đầy đủ các bài tập và các chủ đề tự học theo nhóm - Yêu cầu về thái độ học tập: Chuẩn bị đầy đủ tài liệu và dụng cụ trước khi đến lớp Ghi chép và tích cực làm bài tập và các chủ đề tự học, tự nghiên cứu - Yêu cầu về chuyên cần: Sinh viên tham dự ít nhất 80% thời lượng học phần theo quy chế - Yêu cầu về kiểm tra giữa khọc phần và thi kết thúc học phần: Sinh viên thực hiện theo quy chế 14 Tài liệu phục vụ học phần: - Tài liệu bắt buộc: [1] Giáo trình Thiết kế mạch logic tổ hợp, Trường Đại Học Sao Đỏ - Tài liệu tham khảo: [2] - Tống Văn On (2007), Thiết kế mạch số với VHDL và Verilog, Nhà xuất bản Lao Động Xã Hội 6 15 Nội dung chi tiết học phần: TT Nội dung giảng dạy Lý Thực Tài liệu Nhiệm vụ của sinh viên hành đọc thuyết trước - Nghiên cứu mục tiêu, 2 [1] chương trình, kế hoạch dạy CHƯƠNG 1 TỔNG học phần QUAN VỀ THIẾT KẾ [1] - Chuẩn bị các học liệu và MẠCH TÍCH HỢP SỐ phương tiện học tập cần thiết Mục tiêu chương: - Đọc nội dung tài liệu [1] - Mục 1.1 Trình bày được tổng quan về - Hiểu được tổng quan về thiết kế mạch logic số, trình thiết kế mạch logic số 1 tự thiết kế mạch logic số 2 - Hoàn thành 1/2 nội dung dùng IC rời rạc và PLD bài thực hành số 1 - Chuẩn bị giáo trình, dụng Nội dung cụ thể: cụ phục vụ học tập - Đọc nội dung tài liệu [1] - 1.1 Tổng quan về thiết kế Mục 1.2, 1.3 mạch logic số - Hiểu được trình tự thiết kế Bài thực hành số 1 mạch logic số sử dụng IC rời rạc và PLD 1.2 Thiết kế mạch logic số - Hoàn thành 1/2 nội dung bài sử dụng IC rời rạc thực hành số 1 (Tiếp theo) 2 1.3 Thiết kế mạch logic số 2 2 sử dụng PLD Bài thực hành số 1 (Tiếp theo) CHƯƠNG 2 NGÔN NGỮ VHDL Mục tiêu chương: - Chuẩn bị giáo trình, dụng cụ phục vụ học tập Trình bày được cấu trúc - Đọc nội dung tài liệu [1] - Mục 2.1, 2.2, 2.3, 2.4 lệnh, các kiểu dữ liệu, các - Hiểu được cấu trúc lệnh, [1] phép toán, thuộc tính và mô các kiểu dữ liệu, các phép toán và thuộc tính của ngôn phỏng ngôn ngữ VHDL trên ngữ VHDL Hoàn thành 1/2 nội dung bài modelsim 2 2 thực hành số 2 3 Nội dung cụ thể: 2.1 Giới thiệu ngôn ngữ VHDL 2.2 Cấu trúc code 2.3 Các kiểu dữ liệu 2.4 Các phép toán và thuộc tính Bài thực hành số 2 2.5 Các phát biểu trong - Chuẩn bị giáo trình, dụng [1] cụ phục vụ học tập 4 architecture 2 2 - Đọc nội dung tài liệu [1] - 2.6 Mô phỏng ngôn ngữ 7 TT Nội dung giảng dạy Lý Thực Tài liệu Nhiệm vụ của sinh viên thuyết hành đọc trước Mục 2.5, 2.6 - Hiểu được các phát biểu VHDL trên modelsim trong architecture, trình tự Bài thực hành số 2 (Tiếp mô phỏng ngôn ngữ VHDL theo) trên modelsim - Hoàn thành 1/2 nội dung bài thực hành số 2 (Tiếp theo) CHƯƠNG 3 CÔNG NGHỆ FPGA - Chuẩn bị giáo trình, dụng cụ phục vụ học tập Mục tiêu chương: - Đọc nội dung tài liệu [1] - Mục 3.1, 3.2, 3.3, 3.4 - Trình bày được tổng quan - Đọc nội dung tài liệu [2] – Mục 1.2.1, 1.2.3 về ASIC/ASIP, FPGA - Hiểu được tổng quan về ASIC/ASIP và FPGA - Trình bày được cấu trúc, - Hoàn thành 1/2 nội dung bài thực hành số 3 5 quá trình lập trình FPGA, 2 2 [1], [2] FPGA của Xilinx và Altera Nội dung cụ thể: 3.1 Tổng quan về ASIC/ ASIP 3.2 Tổng quan về FPGA Bài thực hành số 3 3.3 Cấu trúc FPGA - Chuẩn bị giáo trình, dụng cụ phục vụ học tập 3.4 Quá trình lập trình - Đọc nội dung tài liệu [1] - Mục 1.2.2 6 FPGA 2 2 [1], [2] - Đọc nội dung tài liệu [2] – [1], [2] Chương 1, mục 1.1, 1.2 Bài thực hành số 3 (Tiếp - Hiểu được cấu trúc và trình tự lập trình FPGA theo) - Hoàn thành 1/2 nội dung bài thực hành số 3 (Tiếp theo) 3.5 FPGA của Xilinx - Chuẩn bị giáo trình, dụng cụ phục vụ học tập 3.6 FPGA của Altera - Đọc nội dung tài liệu [1] - Mục 3.5, 3.6, 3.7 7 3.7 Thực hiện FPGA bằng 2 2 - Đọc nội dung tài liệu [2] - Mục 1.2.2, 1.3 phần mềm hỗ trợ trên các - Hiểu được cấu trúc FPGA của Xilinx và Altera Kit phát triển - Hoàn thành nội dung bài thực hành số 4 Bài thực hành số 4 8 TT Nội dung giảng dạy Lý Thực Tài liệu Nhiệm vụ của sinh viên hành đọc thuyết trước - Chuẩn bị giáo trình, dụng 2 cụ phục vụ học tập CHƯƠNG 4 THIẾT KẾ [1], [2] - Đọc nội dung tài liệu [1] - Mục 4.1, 4.2 MẠCH LOGIC TỔ HỢP - Đọc nội dung tài liệu [2] – Chương 6, mục 6.2, 6.3, 6.4, Mục tiêu chương: 6.5, 6.6 - Hiểu được tổng quan và -Trình bày được một số một số mạch logic tổ hợp - Hoàn thành bài kiểm tra mạch logic tổ hợp và giữa học phần phương pháp thiết kế mạch 8 logic tổ hợp bằng VHDL 2 Nội dung cụ thể: 4.1 Tổng quan về mạch logic tổ hợp 4.2 Một số mạch logic tổ hợp cơ bản Kiểm tra giữa học phần (Hình thức thực hành) 4.3 Thiết kế mạch tổ hợp - Chuẩn bị giáo trình, dụng cụ phục vụ học tập 9 bằng VHDL 2 2 [1], [2] - Đọc nội dung tài liệu [1] – [1] Chương 4, Mục 4.3 Bài thực hành số 5 - Đọc nội dung tài liệu [2] – [1], [2] Chương 6, muc 6.7, 6.8, 6.9 4.4 Một số ví dụ minh họa - Hiểu được phương pháp thiết kế mạch tổ hợp bằng 10 Bài thực hành số 5 (Tiếp 2 2 VHDL - Hoàn thành 1/2 nội dung bài theo) thực hành số 5 - Chuẩn bị giáo trình, dụng CHƯƠNG 5 THIẾT KẾ cụ phục vụ học tập - Đọc nội dung tài liệu [1] - MẠCH LOGIC TUẦN TỰ Mục 4.4 - Hiểu được một số ví dụ Mục tiêu chương: minh họa về thiết kế mạch logic bằng VHDL 11 Trình bày được tổng quan về 2 2 - Hoàn thành 1/2 nội dung bài thực hành số 5 (Tiếp theo) mạch tuần tự và một số - Chuẩn bị giáo trình, dụng cụ phục vụ học tập mạch dãy cơ bản, phương - Đọc nội dung tài liệu [1] - Mục 5.1 pháp thiết kế mạch dãy theo - Đọc nội dung tài liệu [2] – Chương 7, mục 7.1 VHDL - Hiểu được tổng quan về 9 TT Nội dung giảng dạy Lý Thực Tài liệu Nhiệm vụ của sinh viên hành đọc thuyết trước mạch tuần tự - Hoàn thành 1/2 nội dung bài Nội dung cụ thể: thực hành số 6 5.1 Tổng quan về mạch tuần tự (mạch dãy) Bài thực hành số 6 5.2 Một số mạch dãy cơ - Chuẩn bị giáo trình, dụng cụ phục vụ học tập 12 bản 2 2 [1], [2] - Đọc nội dung tài liệu [1] - [1],[2] Mục 5.2 Bài thực hành số 6 (Tiếp - Đọc t nội dung tài liệu [2] – Chương 7, mục 7.2, 7.3, 7.4 theo) - Hiểu được một số mạch dãy cơ bản 5.3 Thiết kế mạch dãy theo - Hoàn thành 1/2 nội dung bài thực hành số 6 (Tiếp theo) VHDL 2 2 - Chuẩn bị giáo trình, dụng 13 cụ phục vụ học tập - Đọc nội dung tài liệu [1] - 5.4 Ví dụ minh họa Mục 5.3, 5.4 - Đọc nội dung tài liệu [2] – Bài thực hành số 7 Chương 7, mục 7.3, 7.4 - Hiểu được các thanh ghi điều khiển truyền thông nối tiếp - Hoàn thành nội dung bài thực hành số 7 CHƯƠNG 6 XÂY DỰNG HỆ NHÚNG - Chuẩn bị giáo trình, dụng cụ phục vụ học tập Mục tiêu chương: - Đọc nội dung tài liệu [1] - Mục 6.1, 6.2 Trình bày được tổng quan về [1] - Hiểu được tổng quan về hệ nhúng, phương pháp xây hệ nhúng, các bước thiết kế dựng vi điều khiển mềm - Hoàn thành nội dung bài 14 một số giao diện vào/ra, vi 2 2 thực hành số 8 điều khiển mềm Nội dung cụ thể: 6.1 Tổng quan về hệ nhúng 6.2 Xây dựng vi điều khiển mềm Bài thực hành số 8 6.3 Thiết kế một số giao 2 2 - Chuẩn bị giáo trình, dụng tiếp vào/ra 15 cụ phục vụ học tập 6.4 Ví dụ minh họa [1] Bài thực hành số 9 - Đọc nội dung tài liệu [1] - Mục 6.3, 6.4 10 Lý Thực Tài liệu TT Nội dung giảng dạy thuyết hành đọc Nhiệm vụ của sinh viên trước - Hiểu được phương pháp thiết kế một số giao tiếp vào/ra sử dụng VHDL - Hoàn thành nội dung bài thưc hành số 9 11