Báo cáo Thực tập điện tử số Bài 1, khóa 2022, ngành Kỹ thuật máy tính, Khoa Điện TỬ Viễn Thông, Đại học Công Nghệ, Đại học QUốc gia Hà Nội.BÀI 1: CỔNG LOGIC ĐỊNH NGHĨA – PHÂN LOẠI – ĐẶC TRƯNG 1. Định nghĩa – Bảng chân lý 1.1. Yếu tố logic chứa 1 bit thông tin Bảng D11 Sử dụng đồng hồ đo thế ở chốt 15 của bộ chỉ thị LED đơn (LOGIC INDICATORS). Ghi giá trị thế đo vào bảng D11 theo trạng thái của công tắc LS8: Công tắc LS8 Đèn LED Mức thế Ký hiệu trạng thái Ký hiệu toán học “1” Sáng V =5V H(High – cao) 1 “0” Tắt V =0,4mV L(Low – thấp) 0
BÀI 1: CỔNG LOGIC ĐỊNH NGHĨA – PHÂN LOẠI – ĐẶC TRƯNG Thông tin sinh viên S Họ tên tt Mã sinh viên Định nghĩa – Bảng chân lý 1.1 Yếu tố logic chứa bit thông tin Bảng D1-1 Câu hỏi Sử dụng đồng hồ đo chốt 15 thị LED đơn (LOGIC INDICATORS) Ghi giá trị đo vào bảng D1-1 theo trạng thái công tắc LS8: Công tắc LS8 Đèn LED Mức Ký hiệu trạng Ký hiệu thái toán học “1” Sáng V =5V H(High – cao) “0” Tắt V =0,4mV L(Low – thấp) Phát biểu định nghĩa mức logic yếu tố logic chứa bít thơng tin: Mức logic điện áp dùng để biểu diễn bit 0, với bit biểu thị mức logic cao mức logic thấp 1.2 Các cổng logic Khảo sát nguyên lý hoạt động cổng đảo Bảng D1-2 Ghi trạng thái lối theo trạng thái lối vào cổng vào bảng chân lý D12: Công tắc LS8 Lối vào A Lối C 1 0 Lối vào IC1/a bỏ lửng 0 Câu hỏi Định nghĩa cổng đảo: Cổng đảo cổng có lối lối vào, cổng thực hàm phủ định đại số Boole Viết công thức đại số logic cho cổng đảo: ´ C= A Nhận xét trường hợp lối vào bỏ lửng tương ứng với trạng thái lối vào? Trường hợp lối vào bỏ lửng tương ứng với trạng thái lối vào khơng có dịng qua chốt C đến LED nên C mang trạng thái Khảo sát nguyên lý hoạt động cổng không đảo với collector hở (O.C Open collector) Bảng D1-3 Câu hỏi Ghi trạng thái lối theo trạng thái lối vào cổng vào bảng chân lý D13: Công tắc LS8 Lối vào A Lối C 1 0 Lối vào IC2/a bỏ lửng Định nghĩa cổng không đảo: Cổng không đảo cổng có lối vào lối ra, cổng thực chức ngược lại so với hàm phủ định đại số Boole Viết công thức đại số logic cho cổng đảo: C= A Nhận xét trường hợp lối vào bỏ lửng tương ứng với trạng thái lối vào? Trường hợp lối vào bỏ lửng tương ứng với trạng thái lối vào nguồn 5V qua trở vào chốt C để sáng đèn, nên C mang trạng thái Khảo sát nguyên lý hoạt động cổng “KHÔNG VÀ” có hai lối vào (2Input NAND) Bảng D1-4 Câu hỏi Ghi trạng thái lối theo trạng thái lối vào cổng vào bảng chân lý D14: LS7 LS8 Lối vào A Lối vào B Lối C 1 1 1 1 1 0 0 Định nghĩa cổng NAND: Cổng NAND cổng lối vào lối ra, cổng NAND kết hợp từ cổng AND NOT (trong đó, cổng AND thực phép nhân logic, cổng NOT thực hàm phủ định) Lối cổng NAND đảo lối cổng AND Viết biểu thức logic cho cổng NAND: C= A´ B Nhận xét trường hợp lối hai lối vào thấp (0), để kết luận cổng NAND có làm việc theo kiểu “HOẶC ĐẢO” (NOR) với mức logic hay không? Với cổng NAND, lối vào lối ln Cịn cổng NOR, lối vào lối 1, trường hợp lại lối Kết luận cổng NAND làm việc theo kiểu NOR với mức logic sai Khảo sát nguyên lý hoạt động cổng “NAND” có hai lối vào với lối collector hở (2Input open collector NAND) Bảng D1-5 Câu hỏi Ghi trạng thái lối theo trạng thái lối vào cổng vào bảng chân lý D15: LS7 LS8 Lối vào A Lối vào B Lối C 1 1 1 1 1 0 0 So sánh kết D1-5 với bảng chân lý D1-4 cổng NAND mục Kết bảng giống hệt 6 Khảo sát nguyên lý hoạt động cổng “HOẶC” có hai lối vào (2-Input OR) Bảng D1-6 Câu hỏi Ghi trạng thái lối theo trạng thái lối vào cổng vào bảng chân lý D16: LS7 LS8 Lối vào A Lối vào B Lối C 1 1 1 1 1 0 0 Định nghĩa cổng OR: Cổng OR cổng lối vào lối ra, cổng thực phép cộng logic Viết biểu thức logic cho cổng OR: C= A+ B Nhận xét trường hợp lối hai lối vào thấp (0), để kết luận cổng OR có làm việc theo kiểu “VÀ” (AND) với mức logic hay không? Với cổng OR, lối vào lối 1, trường hợp lại lối Còn với cổng AND, lối vào lối Kết luận cổng OR làm việc theo kiểu AND với mức logic sai Khảo sát nguyên lý hoạt động cổng “HOẶC – LOẠI TRỪ” có hai lối vào (2- Input XOR) Bảng D1-7 Câu hỏi Ghi trạng thái lối theo trạng thái lối vào cổng vào bảng chân lý D17: LS7 LS8 Lối vào A Lối vào B Lối C 1 1 1 1 1 0 0 Định nghĩa cổng XOR: Cổng XOR cổng lối vào lối ra, thực chức so sánh, lối vào có mức logic khác lối 1, lối vào có mức logic lối Viết biểu thức logic cho cổng XOR: ´ B+ A B ´ C= A ⊕B= A Câu hỏi Bằng lý luận, dựa kết thí nghiệm với cổng có hai lối vào, lập bảng chân lý viết biểu thức đại số logic cho: - Cổng AND lối vào A B F 0 0 1 0 1 F= A B - Cổng NAND lối vào A B 0 0 0 0 1 1 1 1 1 1 1 1 F= A B ´ C D - Cổng OR lối vào C 0 1 0 1 0 1 0 1 D 1 1 1 1 F 1 1 1 1 1 1 1 A 0 0 1 1 F= A+ B+C B 0 1 0 1 C 1 1 F 1 1 1 Phân loại cổng logic Bảng D1-8 Câu hỏi Ghi trạng thái lối theo trạng thái lối vào cổng vào bảng chân lý D18: LS7 LS8 Lối vào A Lối vào B Lối C 1 1 1 0 1 0 0 0 Theo kết bảng chân lý D1-8 cấu trúc sơ đồ DL AND, giải thích nguyên tắc hoạt động cổng AND loại DL Phân tích ưu nhược điểm sơ đồ - Giải thích nguyên tắc hoạt động: Khi diode trạng thái mở dịng khơng qua chúng mà đến lối C Khi diode trạng thái đóng, dịng từ nguồn 5V qua chúng xuống đất, lối C khơng có dịng A = 1, B = D1 mở, D2 mở C = A = 1, B = D1 mở, D2 đóng C = A = 0, B = D1 đóng, D2 mở C = A = 0, B = D1 đóng, D2 đóng C = - Phân tích ưu nhược điểm: Ưu điểm: Thiết kế đơn giản, dễ lắp đặt, có độ bền cao Nhược điểm: Hiệu suất cổng logic khác, có độ nhạy cao với tình trạng tắc nghẽn tín hiệu dẫn đến tình trạng hoạt động bị gián đoạn 3 Cổng NAND loại Resistor – Transistor Logic (RTL) Bảng D1-9 Câu hỏi 10 Ghi trạng thái lối theo trạng thái lối vào cổng vào bảng chân lý D19: LS7 LS8 Lối vào A Lối vào B Lối C 1 1 1 1 1 0 0 Theo kết bảng chân lý D1-9 cấu trúc sơ đồ RTL, giải thích nguyên tắc hoạt động cổng NAND loại RTL Chú ý transistor làm việc chế độ khóa (đóng mở bão hịa gần bão hịa) Phân tích ưu nhược điểm sơ đồ - Nguyên tắc hoạt động: Khi T1 trạng thái mở, dòng điện từ nguồn 5V không qua transistor đến lối C Khi T1 trạng thái đóng, dòng điện từ nguồn 5V từ cực C T1 đến cực E đến đất, lối C khơng có dịng A = 1, B = T1 đóng C = A = 1, B = T1 mở C = A = 0, B = T1 mở C = A = 0, B = T1 mở C = - Ưu nhược điểm: Ưu điểm: Sử dụng tối thiểu số lượng transistor so với cổng logic khác có sử dụng transistor Nhược điểm: công suất tiêu thụ lớn độ chống nhiễu thấp so với cổng logic khác Cổng NAND loại Diode – Transistor Logic (DTL) Bảng D1-10 Ghi trạng thái lối theo trạng thái lối vào cổng vào bảng chân lý D110: Câu hỏi 11 LS7 LS8 Lối vào A Lối vào B Lối C 1 1 1 1 1 0 0 Theo kết bảng chân lý D1-10 cấu trúc sơ đồ DTL, giải thích nguyên tắc hoạt động cổng NAND loại DTL Chú ý transistor làm việc chế độ khóa (đóng mở bão hịa gần bão hịa) Phân tích ưu nhược điểm sơ đồ - Nguyên tắc hoạt động: A = 1, B = D3, D4 mở T2 đóng C = A = 1, B = D3 mở, D4 đóng T2 mở C = A = 0, B = D3 đóng, D4 mở T2 mở C = A = 0, B = D3, D4 đóng T2 mở C = - Ưu nhược điểm: Ưu điểm: độ chống nhiễu khả tải cao Nhược điểm: Tốc độ hoạt động chậm so với loại TTL Cổng NAND loại Transistor – Transistor Logic (TTL) Bảng D1-11 Câu hỏi 12 Ghi trạng thái lối theo trạng thái lối vào cổng vào bảng chân lý D111: LS7 LS8 Lối vào A Lối vào B Lối C 1 1 1 1 1 0 0 Theo kết bảng chân lý D1-11 cấu trúc sơ đồ TTL, giải thích nguyên tắc hoạt động cổng NAND loại TTL Chú ý transistor làm việc chế độ khóa (đóng mở bão hịa gần bão hịa) Phân tích ưu nhược điểm sơ đồ - Nguyên lí hoạt động: A = 1, B = T3, T4 mở T5 đóng T6 mở, T7 đóng C = A = 1, B = T3 mở, T4 đóng T5 mở T6 đóng, T7 mở C = A = 0, B = T3 đóng, T4 mở T5 mở T6 đóng, T7 mở C = A = 0, B = T3, T4 đóng T5 mở T6 đóng, T7 mở C = - Ưu nhược điểm: Ưu điểm: đảm bảo xác đầu ra, cải thiện độ xác cổng logic khác, tốc độ hoạt động nhanh Nhược điểm: tiêu nhiều điện năng, sơ đồ phức tạp cổng khác Cổng NAND collector hở Bảng D1-12 Xác định trạng thái lối theo bảng chân lý D1-12 nối không nối J1 LS7 LS8 Lối vào A Lối vào B C (Nối J1) C (Không nối J1) 1 1 0 1 0 1 0 0 Cổng CMOS Bảng D1-13 Câu hỏi 13 Ghi trạng thái lối theo trạng thái lối vào cổng vào bảng chân lý D113: DS1 DS2 Lối vào A Lối vào B Lối C 1 1 1 1 1 0 0 So sánh trạng thái logic với cổng NAND – TTL (Bảng 1-4, mục 4.1) Trạng thái logic cổng giống 4 Bộ chuyển đổi mức TTL – CMOS & CMOS - TTL Bảng D1-14 Câu hỏi 14 Ghi giá trị đo đồng hồ vào bảng D1-14 Ở hàng trạng thái ghi kết luận trạng thái CMOS hay TTL Công tắc V(A) V(B) V(C-D) V(E) V(F) LS1 4,998V 35mV 11,7V 123,4mV 115,6mV 1mV 11,7V 83,4mV 4,945V 4,943V Trạng thái TTL CMOS CMOS TTL TTL Nêu khác biệt mức TTL CMOS? - Các mức vào, TTL: 2,4 ≤ V OH ≤ ( V ) ; 0≤ V OL ≤ 0,4(V ) ≤V IH ≤5 ( V ) ; ≤V IL ≤ 0,8(V ) - Các mức vào, CMOS: V OH ≈VDD ; V OL ≈ 0,7 VDD ≤ V IH ≤ VDD ; 0≤ V IL ≤ 0,3VDD