Luận án tiến sĩ nghiên cứu phát triển chip cho hệ điều khiển tựa từ thông rotor động cơ xoay chiều ba pha trên nền tảng fpga

Tính cấp thiết của đề tài

Trong 20 năm qua, nghiên cứu về điều khiển hệ thống điện công nghiệp, đặc biệt là động cơ xoay chiều ba pha, đã đạt được nhiều cải tiến nhờ cuộc cách mạng công nghệ và sự phát triển của các thành phần mạnh mẽ Điều khiển số đã trở thành ưu thế so với điều khiển tương tự, mang lại lợi ích như tính linh hoạt trong việc chỉnh sửa chương trình, khả năng thích ứng với các hệ thống và điều kiện vận hành khác nhau, cũng như khả năng chống nhiễu và không nhạy cảm với biến đổi tham số Hiện nay, điều khiển số chủ yếu sử dụng vi điều khiển (µP) hoặc bộ xử lý tín hiệu số (DSP) nhờ tính linh hoạt và chi phí thấp, trong khi DSP được ưa chuộng vì có khả năng tính toán theo thời gian thực và tích hợp các thiết bị ngoại vi như ADCs và timer Tuy nhiên, một số ưu điểm của điều khiển tương tự như độ chính xác và độ trễ vòng lặp phản hồi vẫn khó thay thế, mặc dù các bộ xử lý DSP hiệu suất cao có thể giải quyết vấn đề này nhưng vẫn bị giới hạn bởi cấu trúc thuật toán phức tạp và chi phí cao.

Mảng cổng lập trình (FPGA) là giải pháp hiệu quả để nâng cao hiệu suất bộ điều khiển và rút ngắn khoảng cách giữa điều khiển tương tự và số Khi kết hợp với ADC nhanh, FPGA cho phép thực hiện tính toán thời gian thực chỉ trong vài micro giây cho các thuật toán điều khiển phức tạp FPGA cũng hỗ trợ phát triển kiến trúc điều khiển thích ứng với các tần số lấy mẫu khác nhau và tích hợp nhiều chức năng điều khiển trên một chip (SoC) Nhờ đó, FPGA đã được ứng dụng thành công trong điều khiển bộ biến đổi độ rộng xung (PWM), động cơ điện, và hệ thống điều khiển đa thiết bị Đặc biệt, FPGA có chi phí rất thấp, tương tự như DSP.

Hiện nay, xu hướng thu nhỏ kích thước và tăng mật độ công suất của động cơ đã dẫn đến việc sử dụng các động cơ quay với tốc độ cao từ 10.000 đến 100.000 vòng/phút Những ứng dụng này bao gồm xe điện, e-turbo, UAV, dụng cụ phẫu thuật và máy bơm tốc độ cao Để đảm bảo độ phân giải và kiểm soát chính xác dòng điện cho động cơ ở tốc độ này, tần số PWM và tốc độ cập nhật điều khiển cần được nâng lên từ khoảng 10kHz đến 200kHz.

Các van bán dẫn IGBT được sử dụng trong bộ biến tần công suất cỡ trung bình do khả năng chuyển mạch không đủ nhanh hoặc hiệu quả để hỗ trợ PWM 100kHz Trong khi đó, van bán dẫn MOSFET có khả năng chuyển mạch ở tần số cao này và thường được áp dụng trong các bộ chuyển đổi công suất nhỏ như bộ chuyển đổi DC-DC và bộ truyền động động cơ nhỏ, nhưng không phù hợp cho các ứng dụng công suất cao.

Các thiết bị bán dẫn băng thông rộng dựa trên SiC và GaN đang phát triển nhanh chóng, với tổn thất chuyển mạch và điện trở rất thấp Chúng cung cấp khả năng công suất cao hơn, cho phép chuyển mạch ở tần số cao, từ đó hỗ trợ chế tạo các bộ điều khiển tần số cao cần thiết cho truyền động hiện đại.

Để giải quyết các vấn đề phát sinh từ cách tiếp cận DSP và vi điều khiển truyền thống, cần thiết phát triển một phương pháp điều khiển phần cứng mới cho các ứng dụng truyền động điện mật độ công suất cao Luận án này tập trung vào nghiên cứu và phát triển chip cho hệ điều khiển dựa trên từ thông rotor của động cơ xoay chiều ba pha, ứng dụng trên nền tảng FPGA cho động cơ xoay chiều ba pha và động cơ có mật độ công suất cao.

Mục tiêu nghiên cứu

- Phát triển thiết kế phần cứng / phần mềm các thuật toán điều khiển FOC dựa trên nền tảng FPGA.

- Thiết kế chip điều khiển mạch vòng dòng điện FOC cho động cơ xoay chiều ba pha dựa trên FPGA.

- Thiết kế cấu trúc điều khiển bền vững cho động cơ đồng bộ nam châm vĩnh cửusử dụng thuật toán điều khiển kháng nhiễu.

Phương pháp nghiên cứu

+ Tổng quan các phương pháp thiết kế điều khiển dòng điện tựa từ thông rotor cho động cơ xoay chiều ba pha

Tổng hợp các công nghệ thiết kế chip điều khiển như vi xử lý, DSP, ASIC, và FPGA là rất quan trọng Việc lựa chọn công nghệ phù hợp sẽ giúp thiết kế bộ điều khiển dòng điện stator cho động cơ xoay chiều ba pha hiệu quả hơn.

+ Thiết kế bộ điều khiển kháng nhiễu cho truyền động động cơ đồng bộ nam châm vĩnh cửunhằm nâng cao chất lượng điều khiển.

+ Ứng dụng các phần mềm mô phỏng off-line Matlab/Simulink, mô phỏng thời gian thực HILđược sử dụng để đánh giá kết quả nghiên cứu.

Những đóng góp mới của luận án

Luận án dự kiến có những đóng góp mới như sau:

Nghiên cứu và thiết kế thành công chip điều khiển dòng điện từ thông rotor cho động cơ xoay chiều ba pha trên nền tảng FPGA, đáp ứng đầy đủ các yêu cầu kỹ thuật đặt ra.

Phát triển quy trình thiết kế chip hiệu quả cho việc điều khiển động cơ xoay chiều ba pha dựa trên FPGA giúp giảm thiểu tài nguyên sử dụng, rút ngắn thời gian thực thi và nâng cao hiệu suất điều khiển.

- Đề xuất cấu trúc điều khiển bền vững cho động cơ đồng bộ nam châm vĩnh cửusử dụng bộ điều khiển kháng nhiễu.

Ý nghĩa khoa học và thực tiễn

Đề tài nghiên cứu tổng hợp và đánh giá phương pháp thiết kế cấu trúc điều khiển cho hệ truyền động FOC, với khả năng ứng dụng thực tiễn cao Bài viết cũng trình bày giải pháp và đánh giá cấu trúc điều khiển FOC dành cho động cơ xoay chiều ba pha dựa trên nền tảng FPGA Tính chính xác của lý thuyết được xác thực thông qua các mô phỏng off-line và mô phỏng thời gian thực HIL.

Nghiên cứu này đóng góp vào việc phát triển một giải pháp điều khiển mới cho động cơ xoay chiều ba pha sử dụng chip chuyên dụng, giúp khắc phục nhược điểm của các phương pháp điều khiển truyền thống Giải pháp này không chỉ giảm thời gian tính toán mà còn tiết kiệm tài nguyên, từ đó mở ra tiềm năng ứng dụng thuật toán điều khiển vào các thiết bị thương mại, nâng cao chất lượng điều khiển hệ truyền động điện xoay chiều ba pha.

Bố cục và nội dung của luận án

Luận án gồm 4 chương và phần kết luận chung có các nội dung chính như sau:

Chương 1 cung cấp cái nhìn tổng quan về phương pháp điều khiển FOC, nổi bật với nhiều ưu điểm và ứng dụng rộng rãi trong ngành công nghiệp Phân tích chi tiết các mạch vòng điều chỉnh, bao gồm dòng stator, từ thông và tốc độ, được thực hiện trên nền tảng DSP và FPGA Bằng cách nghiên cứu và đánh giá các công trình nghiên cứu liên quan, bài viết nêu rõ ưu nhược điểm và kết quả của từng phương pháp, từ đó lựa chọn công nghệ thiết kế phương pháp điều khiển phù hợp cho đối tượng luận án.

Chương 2 trình bày cấu trúc chung của FPGA, nêu bật các thành phần quan trọng và phù hợp nhất FPGA đóng góp đáng kể trong lĩnh vực điện tử công suất và các ứng dụng điều khiển, đặc biệt là với các thuật toán điều khiển phức tạp Bài viết cũng đề cập đến những ưu điểm của FPGA trong lĩnh vực này và các ràng buộc cần thiết để quản lý triển khai Cuối cùng, quy trình thiết kế FPGA cho các ứng dụng truyền động và điện tử công suất sẽ được trình bày chi tiết.

Chương 3 trình bày phương pháp thiết kế và triển khai bộ điều khiển mạch vòng dòng điện trên FPGA có thể lập trình được Đầu tiên, phương pháp trạng thái máy hữu hạn tuần tự (FSM) được đề xuất, giúp thực hiện các phép toán và tính toán hàm trên FPGA Phương pháp này sẽ được áp dụng trong thiết kế VHDL cho các thuật toán điều khiển trong luận án.

Chương 4 tập trung vào việc phân tích các nhiễu tác động đến hệ điều khiển động cơ xoay chiều ba pha theo cấu trúc FOC Bài viết đề xuất các phương pháp điều khiển nâng cao nhằm loại bỏ các nhiễu này, trong đó bộ kháng nhiễu được nhấn mạnh là một trong những giải pháp hiệu quả Chương này sẽ đi vào chi tiết thiết kế bộ kháng nhiễu hỗ trợ cho hệ thống điều khiển, nhằm cải thiện hiệu suất hoạt động của động cơ.

Kết quả mô phỏng sẽ được trình bày và so sánh với cấu trúc điều khiển PI, nhằm làm nổi bật hiệu quả của bộ kháng nhiễu này trong việc cải thiện hiệu suất điều khiển.

Thông số động cơ xoay chiều ba pha và thông số mô phỏng thời gian thực HIL được trình bày chi tiết, cùng với các thiết kế bộ điều khiển dòng stator và tốc độ, tất cả đều được trích dẫn trong phụ lục.

Phần cuối là kết luận và kiến nghị của luận án.

TỔNG QUAN VỀ THUẬT TOÁN ĐIỀU KHIỂN FOC CHO ĐỘNG CƠ

Đặt vấn đề

Lĩnh vực điều khiển truyền động điện đã phát triển nhanh chóng nhờ vào những tiến bộ trong công nghệ bán dẫn, cải thiện đáng kể hiệu suất và độ chính xác của các thuật toán điều khiển Động cơ AC điều khiển bằng vector đã trở thành lựa chọn ưu việt, kết hợp ưu điểm của động cơ một chiều mà không có các vấn đề liên quan đến chuyển mạch cơ khí Cấu trúc điều khiển này không chỉ mang lại hiệu suất cao mà còn duy trì trạng thái ổn định tốt hơn Mặc dù vi điều khiển và chip DSP được sử dụng rộng rãi trong điều khiển động cơ nhờ vào tính dễ lập trình và khả năng cung cấp PWM, nhưng chúng gặp hạn chế về tốc độ tính toán do phải thực hiện thuật toán theo trình tự Để khắc phục, một số ứng dụng hiện nay đã chuyển sang sử dụng cách tiếp cận đa CPU, tuy nhiên điều này dẫn đến sự phức tạp trong điều khiển và tăng chi phí.

Ngày nay, Mảng cổng lập trình hiện trường (FPGA) đã trở thành một thành phần quan trọng trong việc triển khai các bộ xử lý hiệu suất cao, với tốc độ, kích thước và số lượng đầu vào/đầu ra vượt xa bộ vi xử lý và bộ xử lý DSP FPGA là lựa chọn lý tưởng cho việc phát triển các bộ xử lý hiệu suất cao với khả năng triển khai kiến trúc số học song song Mặc dù công nghệ DSP đã được áp dụng trong các ứng dụng điều khiển động cơ xoay chiều, nhưng ASIC và FPGA ngày càng phổ biến trong lĩnh vực này nhờ những tiến bộ trong mạch tích hợp chuyên dụng Từ khi được giới thiệu vào năm 1984, FPGA đã phát triển từ việc chỉ cung cấp giao diện ngoại vi cho các bộ xử lý chính đến việc được sử dụng trong nhiều nhiệm vụ khác nhau.

7 nhau, từ bộ điều khiển chính trong các ứng dụng điều khiển động cơ, đến điều khiển toàn bộ hệ thống [10][11]56][59].

Trong lĩnh vực điều khiển hiệu suất cao, công nghệ thực thi phần cứng dựa trên FPGA đang trở thành một phương pháp thiết kế phổ biến và được ưa chuộng.

So với công nghệ DSP, phương pháp FPGA mang lại tính linh hoạt và hiệu suất cao hơn mà không làm cạn kiệt tài nguyên CPU FPGA gồm các ô tiêu chuẩn không có chức năng cụ thể, nhưng nhờ khả năng lập trình lại và tái sử dụng các lõi IP, người dùng có thể thiết kế ASIC theo ý muốn với các công cụ định tuyến và định vị chuyên nghiệp trong thời gian ngắn.

Việc sử dụng FPGA giúp hệ thống đạt tốc độ và độ chính xác cao hơn nhờ vào khả năng xử lý song song qua phần cứng mà không làm tiêu tốn nhiều bộ nhớ CPU Bộ điều khiển dòng điện kỹ thuật số được thiết kế tích hợp bộ điều chế delta phi tuyến và bộ điều chỉnh PI tuyến tính, cho phép đạt được băng thông rất cao Điều này đáp ứng yêu cầu về tính động học trong mạch vòng dòng điện, đảm bảo độ chính xác và tốc độ trong việc điều khiển dòng điện trong hệ thống FOC.

Hiện nay, các thiết bị van bán dẫn băng thông rộng dựa trên công nghệ GaN và SiC đang phát triển nhanh chóng, mang lại tiềm năng cải thiện mật độ công suất cho hệ thống chuyển đổi công suất GaN cung cấp điện trở thấp hơn và tốc độ chuyển mạch cao hơn so với các phần tử Silic tương đương Trong lĩnh vực điều khiển động cơ, các thiết bị dựa trên Si gặp khó khăn với tần số chuyển mạch thấp, trong khi xu hướng thu nhỏ động cơ cho máy bay điện và các loại máy móc tương lai yêu cầu động cơ quay tốc độ cao từ 10.000 đến 100.000 vòng/phút Để tận dụng tần số đóng cắt cao của GaN, cần tăng tần số điều khiển dòng điện, mà FPGA có thể đáp ứng Nếu FPGA tích hợp CPU, tất cả các bộ điều khiển có thể thực hiện chỉ với một chip duy nhất, tạo ra hệ thống trên chip (SoC) thực sự, giúp tăng hiệu suất và giảm chi phí cho hệ thống điều khiển chuyển động, đồng thời tăng tính linh hoạt trong thiết kế và phát triển sản phẩm Tác giả tổng quát các phương pháp, cấu trúc điều khiển và đánh giá vấn đề còn tồn tại, từ đó đề xuất giải pháp thiết kế chip cho mạch vòng dòng stator và mạch vòng tốc độ, cùng giải pháp thiết kế chip điều khiển cho hệ truyền động động cơ xoay chiều ba pha.

8 trên nền tảng FPGA Tính đúng đắn của kết quả nghiên cứu lý thuyết được minh chứng qua mô phỏng offline và mô phỏng thời gian thực HIL.

Giải pháp thiết kế bộ điều khiển dòng điện

Động cơ xoay chiều ba pha có cấu trúc phức tạp, gây khó khăn trong việc mô tả toán học đặc điểm tách kênh để điều khiển độc lập hai thành phần dòng: dòng điện mạch kích từ và dòng điện phần ứng Phương pháp tựa từ thông rotor cho phép tách biệt các thành phần này từ dòng điện xoay chiều 3 pha trong cuộn dây stator Hệ truyền động điều khiển theo phương pháp tựa từ thông rotor hoạt động dựa trên nguyên tắc điều khiển riêng rẽ các thành phần dòng nhờ vào mạch vòng điều chỉnh dòng stator Phương thức này thuộc lớp các phương pháp điều khiển vector cho máy điện.

1.2.1 Mô hình toán học động cơ xoay chiều ba pha

1.2.1.1 Mô hình toán học của động cơ KĐB-RLS Động cơ KĐB-RLS được mô tả bởi một hệ phương trình vi phân bậc cao

Theo tài liệu [1] mô hình mô tả động cơ KĐB-RLS trên hệ tọa độ tựa từ thông rotor như sau:

1 1 sd sd s sq rd r rq sd s r r s sq s sd sq r rd rq sq s r r s rd sd rd s rq r r rq sq s rd rq r r di i i u dt T T T L di i i u dt T T T L d i dt T T d i dt T T σ ω σψ σ ω ψ σ σ σ σ σ σ σ σ ω ω ψ ψ σ σ σ σ σ ψ ψ ω ω ψ ψ ω ω ψ ψ

Trong đó: sq sq m m s r r s r rd r rd m

Từ mô hình toán học (1.1), cấu trúc mô hình điều khiển động cơ KĐB được biểu diễn như hình 1.1.

Hình 1.1 Sơ đồ cấu trúc của ĐCKĐB-RLS điều khiển kiểu theo nguyên lý tựa theo từ thông rotor.

1.2.1.2 Mô hình toán học của động cơ đồng bộ kích thích vĩnh cửu

Mô hình động cơ ĐB-KTVC được mô tả trên hệ tọa độ từ thông rotor, với các thành phần như sd, sq, p, m, và L Các yếu tố này tương tác với nhau để thể hiện đặc tính hoạt động của động cơ, giúp tối ưu hóa hiệu suất và cải thiện khả năng điều khiển Thông qua việc phân tích các thông số này, chúng ta có thể hiểu rõ hơn về cơ chế vận hành của động cơ trong các ứng dụng thực tiễn.

Trong hệ tọa độ, trục d trùng với trục từ thông cực, dẫn đến thành phần vuông góc (thành phần trục q) của ψ p f bằng không Do đó, vector từ thông chỉ có thành phần thực duy nhất Từ đó, ta có công thức: f p p ψ = ψ (1.3).

Phương trình các thành phần từ thông:

10 sd sd sd p sq sq sq ψ = L i +ψ ψ = L i

Thay hai phương trình vào sẽ thu được: sd sd s sd sd s sq sq sq sq s sq sq s sd sd s p u = R i + L di -ω L i dt u = R i + L di +ω L i +ω ψ dt

Phương trình mômentổng quát của máy điện từ trường quay

Khi xây dựng hệ thống điều khiển cho rotor trong vùng dưới tốc độ định mức, cần điều khiển vector dòng điện i s sao cho nó vuông góc với vector từ thông cực Điều này đảm bảo không có thành phần dòng điện tạo từ thông, chỉ còn lại thành phần dòng điện tạo mômen quay Do đó, i sd = 0, dẫn đến phương trình mômen.

Chuyển sang miền ảnh Laplace, ta được: sd s sd sd s sq sq sq s sq sq s sd sd s p u = R (1+ s.T ).i -ω L i u = R (1+ s.T ).i +ω L i +ω ψ

Hình 1.2 Sơ đồ cấu trúc của ĐCĐB-KTVC điều khiển kiểu nguyên lý tựa theo từ thông rotor

Theo [1] cấu trúc điều khiển tựa theo từ thông rotor như hình 1.1 và hình 1.2, kết hợp với mô hình trạng thái (1.1) và (1.2), tacó một vài nhận xét:

• Vòng điều khiển dòng stator của cả hai loại động cơ có cấu trúc tương tự nhau.

Bộ điều khiển dòng điện stator cần cung cấp tín hiệu chuẩn cho việc điều chế điện áp, với ba yêu cầu chính: nhanh, chính xác và không xen kẽ Khi bộ điều khiển đạt được đáp ứng nhanh sau 2 chu kỳ trích mẫu, mô hình trạng thái của hai động cơ được hạ bậc, cho phép đơn giản hóa tính toán bộ điều khiển và cài đặt biến tần Trong trường hợp này, khi bộ điều khiển dòng điện stator kết hợp với nghịch lưu nguồn áp, động cơ được coi như được nuôi bởi nguồn dòng.

- ĐCKĐB-RLS: m m sd r r p m sq L di 1 1

- ĐCĐB-KTVC: p m sd sd p m sq L i = ψ + i L dω = ki i - mz dt J

Hệ phương trình (1.9) và (1.10) chỉ ra rằng hai thành phần dòng điện i sd và i sq là hai biến vào quan trọng, giúp điều khiển quá trình từ hóa và tạo mômen quay, từ đó dễ dàng điều chỉnh tốc độ quay ω So với ĐCMC, dòng điện i sd tương ứng với dòng mạch kích từ, trong khi i sq đảm nhận vai trò dòng mạch phần ứng.

Nguyên lý FOC có thể được áp dụng qua nhiều cấu trúc điều khiển và phương pháp thiết kế khác nhau, bao gồm cả tuyến tính và phi tuyến Điều quan trọng là phải tạo ra hai biến điều khiển i sd và i sq, phục vụ cho quá trình từ hóa và mô men quay theo yêu cầu của hệ thống.

1.2.2 Tóm tắt về điều khiển mạch vòng dòng điện

Hiện nay, phương pháp điều khiển FOC (Field-Oriented Control) vẫn được coi là tiêu chuẩn trong công nghiệp, với hai mạch vòng điều chỉnh: mạch vòng ngoài cho tốc độ và từ thông, và mạch vòng trong cho dòng điện Phương pháp này tách biệt hai thành phần điều khiển từ thông và mômen, trong đó mạch vòng dòng điện có đặc điểm phi tuyến và xen kênh, đóng vai trò quan trọng trong quá trình từ hóa và điều khiển mômen động cơ Để đảm bảo điều khiển tốc độ động cơ hiệu quả, bộ điều khiển dòng điện cần đáp ứng nhanh, chính xác và tách kênh Các phương pháp điều khiển được sử dụng bao gồm tuyến tính (như PI, deadbeat truyền thống, deadbeat cải tiến) và phi tuyến (như tính hóa chính xác, cuốn chiếu, tựa phẳng, trượt), mỗi phương pháp đều có đặc điểm riêng biệt.

* Các phương pháp điều khiển tuyến tính

Bộ điều khiển PI là một trong những phương pháp tuyến tính phổ biến, nổi bật với thiết kế đơn giản và khả năng đáp ứng nhanh Tuy nhiên, bộ điều khiển này chỉ đạt hiệu quả tối ưu ở gần điểm làm việc cân bằng, trong khi mô hình động cơ thường phi tuyến Khi hệ truyền động hoạt động trong vùng làm việc rộng và chịu tác động của các điều kiện khắc nghiệt, như tải thay đổi mạnh hoặc dạng xung, chất lượng đáp ứng động học sẽ bị suy giảm Bộ điều khiển deadbeat truyền thống, hay bộ điều khiển bù, ưu tiên tốc độ đáp ứng hữu hạn và dẫn dắt biến ra theo quỹ đạo thời gian do người thiết kế xác định, giúp giá trị thực theo kịp giá trị đặt sau một số chu kỳ mẫu nhất định Để khắc phục nhược điểm nhạy cảm với thông số động cơ của bộ điều khiển deadbeat truyền thống, bộ điều khiển deadbeat cải tiến dòng stator đã được phát triển, sử dụng ma trận L để tách kênh thành công các thành phần dòng điện thông qua hàm truyền hở.

Gh(z); Tuy nhiên bộ điều khiển này phụ thuộc vào tham số động cơ và vi xử lý khi triển khai thực nghiệm.

* Các phương pháp điều khiển phi tuyến

Phương pháp tuyến tính hóa chính xác (exact linearization) là một kỹ thuật quan trọng trong điều khiển phi tuyến cho mạch vòng dòng điện Phương pháp này sử dụng phản hồi trạng thái để chuyển đổi hệ phương trình phi tuyến thành các quan hệ tuyến tính giữa đầu vào và đầu ra, giúp đơn giản hóa quá trình điều khiển và tối ưu hóa hiệu suất của hệ thống.

Phương pháp điều khiển tuyến tính thông thường yêu cầu đo lường đầy đủ các trạng thái và loại bỏ thành phần phi tuyến để thiết kế bộ điều khiển cho mức từ thông rotor Phương pháp này đã thành công trong việc tách kênh dòng stator thông qua chuyển hệ tọa độ, giúp đưa đối tượng dòng phi tuyến về tuyến tính Tuy nhiên, độ chính xác của phép đo biến trạng thái là yếu tố quan trọng, vì sai lệch có thể dẫn đến mất bền vững nghiêm trọng Phương pháp điều khiển tựa phẳng cho phép tính toán trực tiếp tín hiệu đầu ra mong muốn thành giá trị đặt đầu vào, tạo ra mô hình ngược Tuy nhiên, việc thiết lập quỹ đạo cần xem xét giới hạn các biến điều khiển, làm cho thiết kế trở nên phức tạp, đặc biệt với mô hình dòng điện bậc 2 Phương pháp điều khiển cuốn chiếu đảm bảo sai lệch giữa giá trị đặt và giá trị thực theo tiêu chuẩn Lyapunov, giúp hệ kín ổn định Mặc dù thiết kế cuốn chiếu phức tạp với mô hình bậc cao, sự phát triển của vi điều khiển và kỹ thuật điều khiển số đã giúp giải quyết vấn đề này.

1.2.2.1 Thiết kế các bộ điều khiển cho động cơ không đồng bộ a Thiết kế bộ điều khiển dòng điện

Khi thiết kế bộ điều khiển dòng điện, các thành phần xen kênh trên hệ phương trình được xem là nhiễu và thường bị bỏ qua Kết quả cuối cùng là hai phương trình được xác định, giúp tối ưu hóa quá trình thiết kế.

(1.11) sq sq sq s r s di = - 1 + 1 - σ i + 1 u dt σT σT σL

Từ 2 phương trình trên ta thấy rằng dạng của hai phương trình là giống nhau nên hàm truyền đạt và tham số bộ điều khiển của hai thành phần dòng điện là giống nhau Vì vậy, trong trường hợp này ta sẽ thiết kế bộ điều khiển cho thành phần dòng i sd như sau:

Từ phương trình (1.11), ta có: sd sd s s sd s r di 1 1 -σ u =σL +σL + i dt σT σT

Laplace 2 vế của phương trình (1.13) ta được:

Phương trình (1.15) chỉ ra rằng mối quan hệ giữa I sd và U sd là một khâu quán tính bậc nhất Để điều khiển hiệu quả, chúng ta sẽ thiết kế bộ điều khiển theo cấu trúc mạch vòng kín như được minh họa trong hình 1.3.

Hình 1.3 Cấu trúc mạch vòng điều khiển dòng điện

Hàm truyền hệ hở của mô hình có dạng: i h p i 1

Nếu ta chọn T = T i 1 thì suy ra h p

T s Lúc này hàm truyền hệ kín của mô hình sẽ là: sd h p ki * * sd h 1 p i p

Hàm truyền của hệ kín có dạng khâu quán tính bậc nhất, dẫn đến giới hạn G khi s tiến tới 0 là 1 Giá trị đầu ra i sd sẽ theo sát giá trị đặt, và thường chọn hằng số thời gian T* bằng 5 lần chu kỳ đóng cắt (T* = 5T sw) Từ đó, có thể tính được giá trị Kp.

Bộ điều khiển dòng cho thành phần dòng i sq cũng thiết kế tương tự. b Thiết kế bộ điều khiển tốc độ

Công nghệ DSP trong điều khiển động cơ xoay chiều ba pha

Động cơ servo hiệu suất cao yêu cầu khả năng quay trơn tru và kiểm soát mô-men xoắn hoàn hảo trong quá trình dừng, tăng tốc và giảm tốc Trước đây, động cơ một chiều là lựa chọn phổ biến cho các bộ truyền động có tốc độ thay đổi nhờ vào khả năng điều khiển ưu việt Tuy nhiên, hiện nay, động cơ xoay chiều ba pha, như động cơ không đồng bộ rotor lồng sóc (IM) và động cơ đồng bộ nam châm vĩnh cửu (PMSM), đã trở thành lựa chọn hàng đầu cho các ứng dụng động cơ servo khắt khe Những động cơ này chiếm ưu thế nhờ cấu trúc đơn giản, quán tính thấp, tỷ lệ công suất đầu ra trên trọng lượng cao và hiệu suất tốt ở tốc độ quay cao.

Các thuật toán điều khiển động cơ đồng bộ nam châm vĩnh cửu (PMSM) thường được triển khai trên bộ xử lý tín hiệu số (DSP) hoặc bộ vi điều khiển (MCU) Những hệ thống này tích hợp nhiều thiết bị ngoại vi được thiết kế đặc biệt để tối ưu hóa việc điều khiển động cơ.

Các nguyên tắc điều khiển véc tơ đã được thiết lập hiệu quả cho động cơ xoay chiều, với hầu hết các động cơ hiệu suất cao hiện nay sử dụng điều khiển dòng điện kỹ thuật số Băng thông vòng kín trong các hệ thống này phụ thuộc trực tiếp vào tốc độ tính toán cao, cho phép triển khai các phép quay véc-tơ trong thời gian thực Để đáp ứng yêu cầu tính toán, nhiều động cơ hiệu suất cao sử dụng bộ xử lý tín hiệu số (DSP) cho các sơ đồ điều khiển véc-tơ, nhờ vào sức mạnh tính toán của DSP, thời gian chu kỳ nhanh và băng thông điều khiển dòng điện vòng kín có thể đạt từ 2 đến 4 kHz.

Bộ điều khiển DSP phát sinh sóng SPWM với tần số tùy chỉnh để điều khiển biến tần thông qua mạch truyền xung cách ly điện, sử dụng opto-coupler, nhằm tạo ra dòng điện xoay chiều 3 pha cho động cơ.

Hình 1.10 Cấu trúc hệ truyền động trên DSP

Việc thực hiện các tác vụ điều khiển thường sử dụng bộ vi xử lý hiệu suất cao hoặc bộ xử lý tín hiệu số kép (DSP), nhưng điều này có thể mất nhiều thời gian tính toán do độ phức tạp của các thuật toán điều khiển servo Trong thực tế, thuật toán này chủ yếu được triển khai bằng phần mềm dựa trên DSP, mang lại tính linh hoạt nhưng cũng tiêu tốn nhiều thời gian phát triển và tài nguyên của CPU.

Cải thiện hiệu suất có thể đạt được thông qua việc đề xuất các kiến trúc phần cứng đổi mới phù hợp với yêu cầu ngày càng cao Việc sử dụng các hệ thống kỹ thuật số như DSP là cần thiết cho các nhiệm vụ tính toán phức tạp và chuyên sâu Tuy nhiên, trong nhiều ứng dụng, DSP vẫn chưa đáp ứng đủ yêu cầu.

Kiến trúc dựa trên DSP thường cố định, dẫn đến việc xử lý thuật toán điều khiển theo cách tuần tự Để đáp ứng các yêu cầu về hiệu suất thời gian và tạo ra các kiến trúc thích ứng hoàn hảo với thuật toán, giải pháp phần cứng dựa trên FPGA có thể là một lựa chọn phù hợp.

Công nghệ FPGA trong điều khiển động cơ xoay chiều ba pha

FPGA, hay mạch tích hợp khả trình, là thiết bị logic có thể được người dùng cấu hình để thực hiện các chức năng logic kỹ thuật số phức tạp Chúng rất hiệu quả trong các quy trình điều khiển yêu cầu tốc độ vòng lặp cao Một trong những lợi thế lớn của FPGA so với DSP và các bộ vi xử lý khác là khả năng lập trình song song, cho phép các phần khác nhau của FPGA hoạt động đồng thời mà không bị giới hạn bởi tốc độ xung nhịp Điều này giúp FPGA vượt trội hơn so với các chip máy tính đa năng trong việc triển khai hệ thống điều khiển kỹ thuật số.

Ngày nay, mật độ tích hợp cao, tốc độ nhanh và mức tiêu thụ điện năng thấp khiến các giải pháp FPGA trở nên lý tưởng cho các ứng dụng phức tạp trong nhiều lĩnh vực như xử lý tín hiệu kỹ thuật số, điện tử công suất và truyền thông Sự tiến bộ đáng kể trong quy trình công nghệ, với mức độ đạt đến 40nm và 16nm được công bố gần đây bởi các nhà cung cấp Xilinx và Altera, đã góp phần vào sự phát triển này.

Trong quá trình thiết kế, các giải pháp FPGA đã trở thành trọng tâm của nhiều nghiên cứu nhằm cung cấp một phương pháp luận thiết kế dễ quản lý và trực quan hơn Các nghiên cứu này đều hướng đến việc cải thiện quy trình thiết kế, giúp người dùng tiếp cận dễ dàng hơn.

Nghiên cứu về điều khiển vectơ máy điện không đồng bộ sử dụng ASIC-FPGA với ngôn ngữ VHDL và Verilog đã được trình bày trong tài liệu [51] Một số nghiên cứu áp dụng các phương pháp DTC và FOC thông qua ngôn ngữ VHDL, trong khi các phương pháp FOC khác lại được thiết kế bằng Verilog Thiết kế này, do các kỹ sư của International Rectifier (IR) thực hiện, là một ASIC linh hoạt được phát triển như một sản phẩm tiêu chuẩn cho ứng dụng servo-on-a-chip (ASSP).

23 nhất có thể cạnh tranh với các DSP cổ điển cho các ứng dụng liên quan về chi phí

Phương pháp tiếp cận thuật toán đồ họa cho phép thiết kế phức tạp mà không cần sử dụng ngôn ngữ lập trình VHDL/Verilog, thông qua Trình tạo hệ thống Xilinx trong Matlab/Simulink Thiết kế thuật toán điều khiển vectơ giúp người dùng dễ dàng quan sát ảnh hưởng của các yếu tố như dải trễ, hệ số bộ điều khiển PI, dung lượng bit và thời gian lấy mẫu của ADC, cũng như độ rộng của hệ thống dấu phảy tĩnh trong mô phỏng Việc tối ưu hóa bộ điều khiển có thể thực hiện thông qua các thay đổi thích hợp Mã VHDL/Verilog có thể được tự động tạo ra từ Trình tạo hệ thống Xilinx và tải xuống chip FPGA, giúp giảm thiểu lỗi trong quá trình kiểm tra thử nghiệm và giảm chi phí thử nghiệm.

FPGA là công nghệ hoàn toàn tùy chỉnh, cho phép thiết kế linh hoạt theo yêu cầu của từng loại công nghệ điều khiển Với khả năng lập trình trên mạch, FPGA cho phép thêm các chức năng mới bất cứ lúc nào và ở bất kỳ đâu Nhờ vào tính năng này, các bộ điều khiển kỹ thuật số dựa trên FPGA đã được áp dụng thành công trong các hệ thống truyền động động cơ như động cơ không đồng bộ (IM), động cơ đồng bộ nam châm vĩnh cửu (PMSM) và động cơ bước Bên cạnh đó, FPGA còn được sử dụng để triển khai các bộ điều khiển như PID, bộ điều khiển mờ, bộ điều khiển bám, cũng như thực hiện các mô-đun SVPWM.

Nghiên cứu đã chỉ ra rằng FPGA mang lại nhiều lợi ích cho các ứng dụng trong ô tô, tự động hóa công nghiệp và hàng không vũ trụ Thiết kế phần cứng và phần mềm trong các ứng dụng điện tử đã được trình bày chi tiết trong các tài liệu trước đó Hướng dẫn cho các ứng dụng động cơ AC không cảm biến SoC đã được cung cấp, cùng với quy trình phân vùng phần cứng và phần mềm hiệu quả Cuối cùng, thiết kế được thực hiện trên bộ xử lý lõi mềm MicroBlaze sau khi đáp ứng các tiêu chí tối ưu hóa cần thiết.

Định hướng nghiên cứu của luận án

Tác giả tổng kết các nghiên cứu về cấu trúc điều khiển FOC cho hệ truyền động động cơ xoay chiều ba pha dựa trên công nghệ DSP và FPGA, xác định các nhiệm vụ cần thực hiện để đạt được mục tiêu này.

- Tổng hợp và đánh giá phương pháp thiết kế bộ điều khiển dòng điện

- Thiết kế chip điều khiển vector dựa trên FPGA cho các động cơ xoay chiều ba pha.

Xây dựng mô phỏng Matlab/Simulink để kiểm chứng tính chính xác của các cấu trúc điều khiển động cơ dựa trên FPGA Thực hiện kiểm chứng một phần thông qua hệ thống mô phỏng thời gian thực (HIL) cho các thuật toán điều khiển động cơ.

- Tổng hợp và thiết kếcác phương pháp điều khiển kháng nhiễu.

Trong luận án này, tác giả đề xuất một giải pháp nghiên cứu nhằm phát triển chip cho hệ điều khiển dòng điện của động cơ xoay chiều ba pha dựa trên nền tảng FPGA Điều này lý giải cho việc tác giả chọn đề tài "Nghiên cứu phát triển chip cho hệ điều khiển tựa từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA".

Kết luận chương 1

Nội dung chương một đã thực hiện:

- Trình bày khái quát về mô hình toán học và nguyên lý điều khiển vector cho động cơ xoay chiều ba pha.

Công nghệ DSP (Digital Signal Processing) đóng vai trò quan trọng trong việc điều khiển vector cho động cơ xoay chiều ba pha Phân tích công nghệ này giúp đánh giá các ưu điểm như khả năng xử lý tín hiệu nhanh chóng, độ chính xác cao và khả năng điều chỉnh linh hoạt Tuy nhiên, cũng cần xem xét một số nhược điểm như chi phí đầu tư ban đầu cao và yêu cầu về kiến thức kỹ thuật chuyên sâu để triển khai hiệu quả trong các ứng dụng cụ thể.

Công nghệ FPGA đang được phân tích để ứng dụng trong việc điều khiển vector cho động cơ xoay chiều ba pha Nghiên cứu này nhằm xác định hướng phát triển chip cho hệ thống điều khiển từ thông rotor trong các hệ truyền động điện xoay chiều ba pha dựa trên FPGA Việc áp dụng FPGA không chỉ tối ưu hóa hiệu suất điều khiển mà còn mở ra cơ hội cải tiến trong thiết kế hệ thống truyền động.

GIẢI PHÁP THIẾT KẾ BỘ ĐIỀU KHIỂN CHO ĐỘNG CƠ XOAY CHIỀU

Tổng quan về FPGA

FPGA (Field-Programmable Gate Array) là một mạch tích hợp được tổ chức thành các khối logic có thể cấu hình Các khối logic này là tài nguyên phần cứng có khả năng thực hiện nhiều chức năng logic khác nhau, tương tự như các cổng logic có thể kết nối theo nhiều cách Cấu hình của FPGA thường được xác định bằng Ngôn ngữ mô tả phần cứng (HDL), bao gồm logic chức năng, định tuyến giữa các khối logic và định nghĩa các khối đầu vào/đầu ra.

Trong vài thập kỷ qua, thiết kế điện tử kỹ thuật số chủ yếu dựa vào các mạch tích hợp (IC) cơ bản, mỗi IC được nhà sản xuất chỉ định cụ thể với chức năng riêng Người dùng cần tạo ra một bộ sưu tập IC để phát triển mạch kỹ thuật số đáp ứng yêu cầu Hệ thống kỹ thuật số thường dễ phát triển hơn nhưng có độ phức tạp thấp hơn, kích thước bảng lớn hơn và tốc độ hoạt động chậm hơn Thời điểm đó, không có công cụ thiết kế nào giúp quá trình thiết kế trở nên trực quan hơn.

Sự phát triển mạnh mẽ của các hệ thống kỹ thuật số và giá trị gia tăng của chúng trong cuộc sống hàng ngày đã thúc đẩy khách hàng yêu cầu các giải pháp thiết bị phức tạp hơn Các giải pháp này ngày càng được sản xuất và chỉ định cho ứng dụng với kích thước nhỏ hơn, tốc độ nhanh hơn, tính năng phức tạp hơn, chi phí thấp và tiêu thụ điện năng giảm Những thách thức này đã thúc đẩy các nhà thiết kế cạnh tranh và đề xuất nhiều giải pháp sáng tạo, dẫn đến sự mở rộng mạnh mẽ của ngành công nghiệp điện tử hiện nay.

2.1.1 Cấu trúc chung của FPGA

Cấu trúc cơ bản của FPGA bao gồm một ma trận khối logic, một mạng liên kết và các khối I/O có thể định cấu hình, như được thể hiện trong Hình 2.1.

Ngày nay, các thiết bị FPGA được thiết kế với mức độ tích hợp cao, bao gồm các phần tử cứng như khối bộ nhớ, khối số học (DSP), khối quản lý xung nhịp và khối giao tiếp Những giải pháp FPGA hiện đại cho phép triển khai các lõi bộ xử lý nhúng, biến chúng thành hệ thống trên chip (SoC) thực thụ Hơn nữa, một xu hướng mới trong thiết kế SoC là tích hợp các phần tử tín hiệu hỗn hợp, chẳng hạn như bộ chuyển đổi tương tự - số (ADC), như đã thấy trong Actel Fusion FPGA.

Hình 2.1 Cấu trúc chung của FPGA[86]

Khối CLB (Configurable Logic Block) thực hiện các chức năng logic cơ bản, cung cấp khả năng tính toán và phần tử nhớ trong hệ thống số CLBs là thành phần thiết yếu của FPGA, đóng vai trò là nguồn tài nguyên logic chính cho các mạch logic đồng bộ và không đồng bộ Mỗi CLB bao gồm một mạch tổ hợp có thể lập trình (LUT) và một flip-flop hoặc chốt (latch) LUT (Look-up table) có khả năng thực hiện bất kỳ hàm logic nào với 4 đầu vào, tùy thuộc vào từng dòng chip của nhà sản xuất, và kết quả của hàm này có thể được gửi ra ngoài khối logic hoặc thông qua flip-flop.

Nhiều chip FPGA hiện nay tích hợp nhiều khối khác nhau, bao gồm các khối bộ nhớ chuyên dụng, bộ nhân và bộ ghép kênh, ngoài khối logic cơ bản.

Khối kết nối là yếu tố quan trọng trong việc liên kết các khối logic và I/O để tạo nên thiết kế hoàn chỉnh trong FPGA Mạng liên kết trong FPGA bao gồm các đường kết nối theo chiều ngang và chiều dọc, được phân chia thành nhiều nhóm tùy thuộc vào loại FPGA Các đường kết nối này được kết nối thông qua các khối chuyển mạch lập trình được, mỗi khối chứa nhiều nút chuyển lập trình, giúp đảm bảo khả năng thiết lập các dạng liên kết phức tạp khác nhau.

Khối kết nối có thể lập trình là thành phần quan trọng trong tài nguyên logic của FPGA, cho phép thực hiện các phép toán số học và logic Những khối kết nối này tạo ra các kết nối cần thiết giữa các phần tử, hỗ trợ phát triển kiến trúc nhằm đáp ứng các chức năng mà người dùng mong đợi.

Khối I/O điều khiển giao tiếp giữa các khối logic đến các thành phần bên ngoài.

Sốlượng Pin (I/O) của FPGA tương đối lớn, thường được chia ra làm 2loại: User Pin(chânngườidùng), DedicatedPin(chân chuyêndụng)

Khối I/O trong FPGA có khả năng kết nối với môi trường bên ngoài và được tổ chức thành các module, với khả năng đạt tới 1200 khối I/O, như trong Xilinx Virtex-6 FPGA Mỗi module có thể hỗ trợ các tiêu chuẩn I/O khác nhau, bao gồm I/O một đầu, I/O vi sai, I/O tham chiếu điện áp và giao diện tốc độ cao như PCI và bộ nhớ Sơ đồ cấu trúc bên trong khối I/O cho thấy ba đường dẫn tín hiệu chính: đường dẫn đầu ra, đường dẫn đầu vào và đường dẫn ba trạng thái Để đồng bộ hóa, mỗi đường dẫn chứa một tập hợp hợp lý các thành phần lưu trữ, có vai trò là thanh ghi hoặc chốt.

Các thiết bị FPGA System on Chip (SoC) là giải pháp công nghệ tối ưu cho việc triển khai thuật toán điều khiển và mô phỏng thời gian thực nhúng So với các giải pháp truyền thống như vi xử lý và DSP, FPGA SoC kết hợp tính linh hoạt của phần mềm với khả năng xử lý mạnh mẽ từ bộ xử lý nhúng, như bộ xử lý ARM lõi kép trong thiết bị Xilinx Zynq Nó còn tích hợp các khối logic có thể cấu hình, bộ nhớ, khối DSP cứng, quản lý đồng hồ, thiết bị ngoại vi tương tự (ADC, DAC) và khối IO tốc độ cao, giúp nhà thiết kế tùy chỉnh hiệu quả theo nhu cầu Hình 2.5 minh họa cấu trúc bên trong của Xilinx Zynq-7000 FPGA SoC.

Hình 2.5 Cấu trúc vi xử lý bên trong kit FPGA Zybo Z7-20 họ Zynq-7000 [83,86]

FPGA là thành phần thuộc phần Logic có thể lập trình, sử dụng ngôn ngữ mô tả phần cứng HDL, bao gồm hai ngôn ngữ chính là Verilog và VHDL.

Trong luận án này, ngôn ngữ lập trình VHDL được lựa chọn để phát triển chương trình tính toán cho thuật toán điều khiển FOC, nhờ vào khả năng tối ưu hóa hiệu suất và tính linh hoạt trong thiết kế hệ thống Việc sử dụng VHDL giúp cải thiện độ chính xác và tốc độ xử lý của thuật toán, đồng thời cho phép dễ dàng tích hợp vào các hệ thống phần cứng khác nhau.

VHDL, viết tắt của VHSIC HDL (Very High Speed Integrated Circuit Hardware Description Language), là ngôn ngữ mô tả phần cứng dành cho các mạch tích hợp tốc độ cao, được phát triển bởi Bộ Quốc phòng Mỹ Mục tiêu chính của VHDL là tạo ra một ngôn ngữ mô phỏng phần cứng tiêu chuẩn và thống nhất, giúp tăng tốc độ thử nghiệm các hệ thống số và dễ dàng áp dụng chúng vào thực tế.

VHDL là một ngôn ngữ độc lập, không bị ràng buộc bởi bất kỳ phương pháp thiết kế hay công nghệ phần cứng nào Điều này cho phép các nhà thiết kế tự do lựa chọn công nghệ và phương pháp thiết kế, trong khi vẫn chỉ cần sử dụng một ngôn ngữ duy nhất.

Do đó VDHL có một số ưu điểm hơn hẳn các ngôn ngữ khác:

Thực hiện chuẩn hóa dữ liệu trên FPGA

Để xây dựng các thuật toán hiệu quả, cần chuyển đổi các biến và tham số sang dạng đại lượng vật lý nguyên thủy Tuy nhiên, ở dạng này, thuật toán chưa thể được cài đặt hoặc lập trình Trước khi thiết kế, mọi thuật toán phải trải qua giai đoạn chuẩn hóa, nhằm chuyển đổi tất cả các biến và tham số sang dạng không có thứ nguyên mà vẫn giữ nguyên bản chất vật lý Giai đoạn này cũng giúp ngăn chặn hiện tượng tràn dữ liệu trong thanh ghi lưu giữ kết quả tính toán trên chip.

2.2.1 Chuẩn hóa dữ liệu ADC

XADC là mô đun ADC tích hợp trong FPGA của Xilinx, với 2 kênh ADC 12bit và cảm biến trên chip, cho tốc độ lấy mẫu 1MSPS Mô đun này cung cấp nhiều chức năng đo lường với độ chính xác cao, phục vụ cho đa dạng ứng dụng Hình 2.6 minh họa cấu trúc tổng quát của XADC trong các dòng FPGA Zynq-7000 SoC của Xilinx.

Hình 2.6 Sơ đồ khối của XADC.

XADC có nhiều loại đầu vào khác nhau, bao gồm cảm biến đo nhiệt độ (Temperature Sensor) để theo dõi nhiệt độ của FPGA trong quá trình hoạt động, đồng thời cung cấp cảnh báo nếu được cài đặt Ngoài ra, nó cũng tích hợp cảm biến đo điện áp nguồn, giúp đảm bảo hiệu suất hoạt động ổn định cho hệ thống.

Cảm biến theo dõi điện áp cấp vào FPGA sẽ đưa ra cảnh báo khi phát hiện điện áp đầu vào bất thường Hệ thống bao gồm 17 cảm biến điện áp tương tự, trong đó có 1 cặp đầu vào chuyên dụng VP/VN chỉ dùng để đo điện áp đầu vào, cùng với 16 cặp chân VAUX_P/VAUX_N được đánh số từ 0 đến 15 Các cặp chân VAUX_P/VAUX_N này có tính linh hoạt, có thể hoạt động như chân đầu vào tương tự hoặc chân vào/ra số (DI/DO) tùy theo cấu hình sử dụng.

Dữ liệu sau khi được chuyển đổi qua bộ chuyển đổi tương tự sang số (ADC) sẽ được lưu trữ trong các thanh ghi chuyên dụng gọi là "Status Register" Các thanh ghi này có thể được truy cập thông qua cổng đọc ghi đồng bộ song song 16 bit trong FPGA, được gọi là DRP (dynamic reconfiguration port), hoặc thông qua giao thức JTAG để giao tiếp với các thiết bị bên ngoài.

Các chế độ hoạt động của XADC được người dùng cấu hình qua việc ghi vào các thanh ghi "Control Register" thông qua giao thức DRP hoặc JTAG Ngoài ra, người dùng cũng có thể khởi tạo các chế độ này thông qua các khối IP hỗ trợ trên phần mềm Vivado Design Suites.

2.2.1.1 Các thuộc tính của XADC Đểcài đặt một XADC khi lập trình, ta phải khởi tạo nó trong thiết kế Khi lập trình, khối XADC đã được nhà sản xuất giả lập sẵn trên phần mềm, ta chỉ cần lấy ra và sử dụng khối XADC giả lập cũng được tích hợp sẵn các chân vào ra để người dùng thực hiện việc trao đổi dữ liệu giữa các module lập trình một cách dễ dàng

Hình 2.7miêu tả các cổng vào ra của XADC.

DO [15:0] Bus dữ liệu ra 16 bit trên cổng DRP Dữ liệu sau khi chuyển đổi ADC xong sẽ đi qua cổng này để tới các module tiếp theo.

DI [15:0] Bus data 16 bit để ghi dữ liệu vào các thanh ghi “Control register” và

[6:0] Địa chỉ của ô nhớ được đọc/ghi dữ liệu Phải được cấu hình bởi người dùng

DEN Tín hiệu enable trên cổng DRP, tích cực cao.

DWE Tín hiệu cho phép ghi dữ liệu thông qua cổng DRP, tích cực cao

DCLK Xung clock cấp vào XADC để hoạt động.

DRDY Khi dữ liệu trên thanh ghi DO hoặc DI được nạp xong, DRDY = ‘1’

Hình 2.7 Các cổng vào ra của XADC

Trong đó định nghĩa các chân trên hình như trong các bảng sau:

Bảng 2.2 Nhóm External Analog Input

Cặp đầu vào tương tự riêng biệt chỉ có chức năng nhận tín hiệu điện áp từ cảm biến bên ngoài Nếu không sử dụng cặp chân này trong thiết kế, nên nối chúng xuống đất để đảm bảo an toàn và hiệu quả hoạt động.

Các cặp đầu vào phụ không chỉ tương tự như cặp VP/VN mà còn có thể được sử dụng như các chân vào ra số, tùy thuộc vào nhu cầu sử dụng của người dùng.

Các tín hiệu đầu ra của FPGA cung cấp thông tin về tình trạng hoạt động, bao gồm cảnh báo điện áp nguồn và tình trạng hoạt động của bộ nhớ Khi các thông số vượt quá giới hạn cho phép, tín hiệu sẽ được thiết lập thành ‘1’.

OT Tín hiệu cảnh báo nhiệt độ chíp Khi nhiệt độ vượt ngưỡng giới hạn thì tín hiệu có giá trị ‘1’

Tín hiệu này hoạt động khi ta sử dụng bộ mux bên ngoài Xuất ra tín hiệu địa chỉ để chọn kênh tiếp theo được chuyển đổi.

CHANNEL [4:0] Kênh chọn địa chỉ đầu ra Xuất ra giá trị địa chỉ của kênh vừa được chuyển đổi.

Tín hiệu thông báo việc kết thúc chuyển đổi sẽ chuyển sang trạng thái tích cực cao sau mỗi lần đọc ADC Giá trị chuyển đổi được ghi lại trong thanh ghi trạng thái EOS.

Hoạt động ở chế độ đọc ADC nhiều kênh Tín hiệu sẽ có trạng thái tích cực cao mỗi khi tất cả các kênh đều đã được chuyển đổi.

BUSY Khi ADC đang thực hiện chuyển đổi, BUSY có mức tích cực cao.

Các chân JTAG Hoạt động khi ADC được truyền thông bằng giao thức JTAG.

2.2.1.2 Quy luật chuyển đổi dữ liệu trong XADC Để chuyển đổi dữ liệu từ tương tự sang số trong XADC để đo dòng điện stator của động cơ theo quy luật chuyển đổi của XADC như Hình 2.8và Hình 2.9 Nó có hai chế độ chuyển đổi dữ liệu là chế độ đơn cực và chế độ lưỡng cực.

Trong chế độ đơn cực, XADC có khả năng đo điện áp trong khoảng từ 0 đến 1V, với giá trị chuyển đổi tương ứng từ 000h đến FFFh theo kiểu không có dấu Nếu hiệu điện thế giữa hai cực P và N nhỏ hơn 0V, giá trị chuyển đổi sẽ là 000h; ngược lại, nếu hiệu điện thế lớn hơn 1V, giá trị chuyển đổi sẽ là FFFh.

Theo Hình 2.8, điện áp nhỏ nhất mà ADC có khả năng đo được, hay giới hạn đo của XADC, là 1/4096, tương đương với 244 μV.

Hình 2.8 Đồ thị chuyển đổi dữ liệu trong chế độ đơn cực [86]

Khi XADC hoạt động ở chế độ lưỡng cực, nó có quy luật chuyển đổi như trên

Ở chế độ này, ADC có dải đo từ -0.5V đến 0.5V, được chuyển đổi thành giá trị từ 800h đến 7FFh theo kiểu có dấu Nếu hiệu điện thế giữa hai cực P và N nhỏ hơn -0.5V, giá trị chuyển đổi là 800h; nếu lớn hơn 0.5V, giá trị chuyển đổi là 7FFh Với độ rộng 12 bit, 1 LSB tương ứng với 0.244uV, tương tự như ở chế độ đơn cực.

Hình 2.9 Đồ thị chuyển đổi dữ liệu trong chế độ lưỡng cực[86]

Phương pháp thiết kế dựa trên FPGA

FPGA đã nổi lên như là giải pháp cho nhiều thuật toán tính toán chuyên sâu

Có một số vấn đề điển hình phải được xem xét cho mọi thiết kế dựa trên FPGA [87],

Thách thức lớn nhất khi triển khai FPGA trong các hệ thống tính toán là xác định liệu FPGA có phải là sự lựa chọn tối ưu so với các giải pháp thay thế khác hay không Về mặt hiệu suất tính toán, FPGA thường vượt trội hơn trong hầu hết các ứng dụng.

41 với các tác vụ tính toán cố định Lý do chính là các FPGA cho phép dành kiến trúc phần cứng cho các thuật toán.

Tùy thuộc vào độ phức tạp của thiết kế, có thể áp dụng các phương pháp khác nhau nhằm giảm thiểu thời gian phát triển và sử dụng tài nguyên phần cứng hiệu quả hơn Tầm quan trọng của việc này thay đổi theo từng ứng dụng; trong sản xuất hàng loạt, chi phí phần cứng quan trọng hơn, trong khi đối với sản xuất số lượng ít và tạo mẫu, thời gian phát triển lại ảnh hưởng lớn hơn đến giá thành sản phẩm cuối cùng Quy trình thiết kế điển hình được mô tả trên Hình 2.13.

Hình 2.13 Phương pháp thiết kế FPGA được đề xuất

Phương pháp thiết kế đề xuất dựa trên các giả định tối ưu hóa nhằm điều chỉnh độ phức tạp của thuật toán cho các tài nguyên FPGA có sẵn Như đã thảo luận, quá trình tối ưu hóa này được thực hiện để đảm bảo hiệu suất tối ưu cho hệ thống.

Trong quá trình phát triển thuật toán và kiến trúc FPGA, mục tiêu chính là giảm chi phí tính toán của thuật toán bằng cách tối ưu hóa số lượng thao tác xử lý Đồng thời, nghiên cứu sự phụ thuộc dữ liệu của thuật toán để xác định các hệ số tiềm năng cũng rất quan trọng, nhằm tối thiểu hóa việc sử dụng các toán tử và tối đa hóa hiệu suất hoạt động Cuối cùng, việc phát triển một kiến trúc FPGA đáp ứng các yêu cầu về thời gian và diện tích là điều cần thiết.

2.3.1 Đặc tả hệ thống sơ bộ

Nhà thiết kế đưa ra đặc tả hệ thống sơ bộ cho ứng dụng điều khiển động cơ AC, bao gồm việc xác định đặc điểm kỹ thuật vật lý của hệ thống và điểm chuẩn thuật toán Đặc điểm kỹ thuật vật lý liên quan đến việc lựa chọn động cơ AC phù hợp với điều kiện tải và nguồn cấp, trong khi các đặc điểm của nền tảng thử nghiệm được xác định qua việc lựa chọn thiết bị điều khiển kỹ thuật số, ADC và bảng giao diện Điểm chuẩn thuật toán bao gồm việc lựa chọn chiến lược điều khiển, phương pháp không cảm biến và mô hình hệ thống thích hợp.

Quá trình phát triển thuật toán bao gồm các bước quan trọng, trong đó nhà thiết kế xác nhận chức năng của thuật toán và chuẩn bị cho việc triển khai kỹ thuật số.

Bước này rất quan trọng trong việc phát triển các thuật toán phức tạp, ảnh hưởng đến các lựa chọn chiến lược liên quan đến khả năng sử dụng lại và tính mô-đun Nó dựa trên các khái niệm phân cấp và đều đặn, trong đó hệ thống phân cấp giúp chia nhỏ thiết kế lớn thành các mô-đun dễ quản lý Tính đều đặn tối đa hóa việc sử dụng lại các mô-đun đã thiết kế, dẫn đến việc tổ chức các mô-đun tái sử dụng ở nhiều mức độ chi tiết khác nhau và thêm vào thư viện điều khiển cho các hệ thống điện.

2.3.2.2 Mô phỏng chức năng thời gian liên tục

Khi thiết kế hệ thống điều khiển và thực hiện phân vùng thuật toán, việc mô phỏng chức năng thời gian liên tục (miền s) sẽ được thực hiện thông qua các phương pháp phù hợp.

43 công cụ Matlab/Simulink Bước này nhằm mục đích mô phỏng và xác minh chức năng của hệ thống điều khiển hoàn chỉnh.

2.3.2.3 Hiện thực hóa kỹ thuật số

Trong bước này, nhiệm vụ đầu tiên là thực hiện tổng hợp kỹ thuật số cho vòng kín điều khiển mục tiêu và chọn tần số lấy mẫu phù hợp Hai phương pháp được xem xét là phương pháp tổng hợp trực tiếp và phương pháp tái thiết kế kỹ thuật số Phương pháp tổng hợp trực tiếp bao gồm cấu hình bộ điều khiển và tổng hợp các bộ điều chỉnh trong miền z thời gian rời rạc Cách tiếp cận này rất phù hợp cho các ứng dụng tần số chuyển mạch cao.

Trong hầu hết các ứng dụng điện tử công suất, tần số chuyển mạch thường bị giới hạn Do đó, phương pháp thiết kế lại là cần thiết, bao gồm việc tổng hợp các bộ điều chỉnh trong miền liên tục và chuyển đổi sang miền thời gian rời rạc bằng các phương pháp như ZOH, Tustin, hoặc Euler Điều này đặc biệt quan trọng trong các ứng dụng điều khiển không cảm biến.

Bộ điều khiển kỹ thuật số, hay còn gọi là bộ quan sát, được xem như bộ lọc kỹ thuật số đang được thực hiện Cấu trúc tương ứng được xác định theo các dạng như trực tiếp, tầng, hoặc chuyển vị Quá trình chuẩn hóa sau đó được tiến hành, bao gồm phát triển thuật toán cho mỗi đơn vị, trong đó các biến được thay thế bằng các đối tác tương ứng, kèm theo việc giới thiệu các giá trị cơ sở.

Để xác định giá trị cơ bản của mỗi biến, cần xem xét giá trị danh nghĩa và mức tăng từ cảm biến cùng bảng ADC Quá trình lựa chọn định dạng dữ liệu dấu phảy tĩnh diễn ra qua hai giai đoạn: đầu tiên là xác định định dạng cho các hệ số dựa trên tính ổn định của vòng kín, và thứ hai là chọn định dạng cho các biến, chú trọng vào chu kỳ ổn định và tỷ lệ tín hiệu trên tạp âm Một phương pháp đơn giản để chọn định dạng dấu phảy tĩnh là mô phỏng thử và sai, cho phép nhà thiết kế so sánh mô hình dấu phảy tĩnh với mô hình động ban đầu, từ đó duy trì định dạng dẫn đến lỗi định lượng tối thiểu Ngoài ra, công cụ dấu phảy tĩnh Matlab/Simulink cũng hỗ trợ quá trình này bằng cách thu thập thông tin dữ liệu sau mỗi lần mô phỏng, hiển thị giá trị lớn nhất, nhỏ nhất và các trường hợp tràn, giúp người thiết kế lựa chọn định dạng phù hợp.

2.3.2.4 Tối ưu hóa thuật toán

Việc tối ưu hóa trong giải pháp FPGA là cần thiết để giảm số lượng thao tác và kích thước kiến trúc phụ thuộc vào độ phức tạp của thuật toán Đối với các thuật toán điều khiển phức tạp, cần có sự đơn giản hóa thông minh để duy trì hiệu suất Ví dụ, thuật toán CORDIC thực hiện các hàm lượng giác, hyperbol, tuyến tính và logarit thông qua việc sử dụng các toán tử cơ bản như bộ cộng, phép trừ và bộ dịch.

2.3.2.5 Thời gian rời rạc, mô phỏng dấu phảy tĩnh

Sau khi phát triển thuật toán điều khiển kỹ thuật số và xác định tần suất lấy mẫu cùng định dạng dấu phẩy tĩnh của dữ liệu, nhà thiết kế tiến hành xác minh chức năng cuối cùng Việc này được thực hiện thông qua mô phỏng thuật toán trong miền thời gian rời rạc và dấu phẩy tĩnh, sử dụng các công cụ Matlab/Simulink phù hợp.

2.3.3 Phát triển kiến trúc dựa trên FPGA

Khi lựa chọn FPGA để triển khai thuật toán, nhà thiết kế bắt đầu phát triển kiến trúc FPGA tương ứng Để rút ngắn thời gian đưa sản phẩm ra thị trường, một giải pháp là tự động hóa kiến trúc FPGA từ Matlab/Simulink bằng cách sử dụng các hộp công cụ chuyên dụng từ các nhà sản xuất FPGA Tuy nhiên, chi phí của các hộp công cụ này, cùng với sự phức tạp của thuật toán, có thể dẫn đến kiến trúc không tối ưu và không phù hợp với tài nguyên FPGA hiện có Do đó, trong phương pháp thiết kế đề xuất, nhà thiết kế cần tự phát triển và mã hóa kiến trúc FPGA thông qua các bước cụ thể.

2.3.3.1 Tối ưu hóa kiến trúc

THIẾT KẾ CẤU TRÚC ĐIỀU KHIỂN CHO ĐỘNG CƠ XOAY CHIỀU BA

Đặt vấn đề

Để điều khiển động cơ xoay chiều ba pha, thuật toán điều khiển cần thực hiện ba nhiệm vụ chính: xác nhận dữ liệu vị trí, xử lý chuyển mạch và điều khiển mô-men xoắn/tốc độ động cơ Nghiên cứu này được tiến hành trên nền tảng Vivado 2018.3 sử dụng ngôn ngữ VHDL Sơ đồ khối chức năng của các bộ điều khiển được trình bày trong Hình 3.1, với mạch vòng dòng điện được thiết kế trên kit FPGA, trong khi mạch vòng tốc độ và vị trí được phát triển trên MCU (DSP/FPGA) khác.

Clarke u sd u sq u s α u s β t u t w i s α i s β i sd i sq

Hình 3.1Sơ đồ khối của mạch vòng dòng điện

Trong chương 1, hệ truyền động động cơ xoay chiều ba pha đã chỉ ra rằng động cơ KĐB_RLS và động cơ ĐB-KTVC có mạch vòng dòng điện tương đương Vì vậy, chương này sẽ trình bày quá trình thiết kế bộ điều khiển mạch vòng dòng điện dựa trên nền tảng FPGA cho động cơ xoay chiều ba pha.

Trong thiết kế thuật toán cho FPGA, yếu tố thời gian đóng vai trò quyết định Do đó, khi thiết kế thuật toán điều khiển PI, chúng tôi áp dụng phương pháp cấu trúc phân cấp và mô-đun, như thể hiện trong Hình 3.2 Toàn bộ thuật toán được chia thành các bộ điều khiển như PI, QEP, Clark, IClark, Park, iPark và mô-đun LPF, như mô tả trong Hình 3.1 Việc áp dụng thiết kế này không chỉ giúp dễ dàng gỡ lỗi cho từng mô-đun tín hiệu mà còn tối ưu hóa thời gian thiết kế FPGA.

Global Data - path Module Name

Start 1 End 1 Start 2 End 2 Sel Start 3 End 3 en Start n End n

Hình 3.2 Kiến trúc phân cấp module

Thiết kế khối dùng chung cho động cơ xoay chiều ba pha dựa trên FPGA

Mạch vòng điều khiển dòng điện trong hình 3.3 bao gồm bộ điều khiển PI, biến đổi tọa độ SVPWM, đọc encoder và chuyển đổi ADC Tần số lấy mẫu cho điều khiển dòng điện được thiết kế ở mức 100 kHz.

Kiến trúc bộ điều khiển dòng dựa trên FPGA cho động cơ xoay chiều ba pha được phát triển thông qua việc phân vùng mô-đun và chia thuật toán thành bốn mô-đun tái sử dụng: mô-đun chuyển đổi (abc-to-dq), mô-đun PI, mô-đun chuyển đổi (dq-to-abc), và mô-đun PWM Đơn vị điều khiển cục bộ trong kiến trúc này được kích hoạt bằng tín hiệu "Start".

Để tối ưu hóa tài nguyên FPGA trong việc triển khai mạch vòng, bài viết sử dụng FSM để thiết kế bộ điều khiển PI và các phép biến đổi Park, Park -1, Clark, Clark -1 Tất cả các tính toán phần cứng được phân chia thành 24 trạng thái khác nhau Mạch bên trong của mạch vòng dòng điện thực hiện chức năng của hai bộ điều khiển PI, bảng hàm sin/cos, và các phép biến đổi tọa độ cho Clark, Park, Park -1, và Clark -1 Mạch vòng dòng điện thiết kế được trình bày rõ ràng trong hình ảnh minh họa.

Sử dụng một bộ cộng, bộ nhân, bộ dịch chuyển trái một bit, bảng tra cứu và 24 bước thao tác trên máy, hệ thống thực hiện tính toán tổng thể với kiểu dữ liệu 12 bit theo định dạng Q11 và bổ sung 2’s Các bước S0 - S1 được dành cho bảng tra cứu sin/cos, trong khi các bước S2 – S7 tập trung vào tính toán bộ điều khiển.

Các bước S8 – S12 và S16 – S18 trong quá trình PI trên trục tọa độ dq tương ứng với việc biến đổi Park và Clark Đồng thời, các bước S13 - S15 và S20 - S23 thể hiện sự biến đổi của Park.

Hoạt động của mỗi bước trong FPGA diễn ra trong khoảng thời gian 40 ns với tần số xung nhịp 20 MHz, dẫn đến tổng thời gian cho 24 bước là 0,192μs Để ngăn chặn hiện tượng tràn số và giảm thiểu lặp lại, giá trị đầu ra của bộ điều khiển PI được giới hạn trong một phạm vi nhất định.

Hình 3.4 Thiết kế mạch vòng dòng điện sử dụng phương pháp xử lý song song

Hình 3.5 Trạngthái máy mô tả mạch vòng dòng điện

3.2.1 Thiết kế bộ điều khiển dòng điện PI

Bộ điều khiển PI là một thuật toán phổ biến trong ngành công nghiệp, đặc biệt hiệu quả trong việc điều khiển động cơ Phương trình sai phân của bộ điều khiển PI được diễn đạt như sau: \( u(t) = K_p e(t) + K_i \int e(t) dt \).

Để lập trình bộ điều khiển PI trên nền tảng FPGA, cần thực hiện gián đoạn hóa phương trình 3.1, trong đó Kp là hằng số tỉ lệ và Ki là hằng số tích phân Phương trình 3.1 được chia thành hai thành phần để tiến hành quá trình này.

• Thành phần tích phân: I( t ) K= i ⋅∫ e( t )dt

Từ đây ta suy ra được: u( t ) P( t ) I( t )= +

Với thành phần tỉ lệ, ta có phương trình thực hiện trên miền gián đoạn như sau:

Với thành phần tích phân, ta thực hiện gián đoạn hóa bằng phương pháp như sau: k k 1 i i i i n 0 n 0 s s s s

Thay phương trình 3.3 và 3.4 vào phương trình 3.2ta được: i p s u( k ) I( k 1) K e( k ) K e( k )

Phương trình 3.5 là phương trình của bộ điều khiển PI trên miền gián đoạn để thực hiện lập trình theo ngôn VHDL.

Từ phương trình 3.5, việc lập trình bộ điều khiển PI trên nền tảng FPGA đã trở nên khả thi Tuy nhiên, trong quá trình triển khai thực tế, hiện tượng bão hoà tích phân có thể xảy ra Trong giai đoạn quá độ, giá trị e(k) có thể rất lớn, dẫn đến thành phần I(k-1) - thành phần tích lũy - cũng sẽ tăng cao, gây ra hiện tượng quá điều chỉnh.

Để loại bỏ hiện tượng tín hiệu đầu ra quá lớn, chúng ta áp dụng phương pháp hạn chế tín hiệu đầu ra của bộ điều khiển ở một ngưỡng nhất định, gọi là giá trị bão hòa Phương pháp này giúp ngăn chặn điện áp cấp vào tăng vọt, bảo vệ động cơ khỏi hư hỏng Khi đầu ra đạt giá trị bão hòa, thành phần tích phân trong bộ điều khiển sẽ được loại bỏ, khiến bộ điều khiển hoạt động như một bộ điều khiển P Sau khi tín hiệu u(k) giảm xuống dưới mức bão hòa, chúng ta sẽ thêm lại thành phần tích phân để triệt tiêu sai lệch tĩnh.

Hình 3.6miêu tả chi tiết việc thực lập trình mô tả bộ điều khiển PI rời rạc trên nền tảng FPGA.

Giá trị SP là giá trị mong muốn của hệ thống, có thể thay đổi trực tuyến khi động cơ đang hoạt động để khảo sát phản ứng của hệ thống.

• FB là giá trị phản hồi về của đối tượng

• e_k là thanh ghi để lưu trữ sai lệch tính khi thực hiện phép tính SP – FB

• Cờ saturation để kiểm tra trạng thái bão hòa của bộ điều khiển

- Khi saturation = ‘1’ thì bộ điều khiển đang trong trạng thái bão hoà, ta triệt tiêu thành phần tích phân.

- Khi saturation = ‘0’, bộ điều khiển không ở trong trạng thái bão hoà tích phân, hoạt động như mộtbộ PI thông thường.

• Upper_Limit là giới hạn trên cho đầu ra của bộ điều khiển

• Lower_Limit là giới hạn dưới cho đầu ra của bộ điều khiển

Get data SP Get data FB

N e_k ← SP - FB I_k ← Ki*e_k Up_k ← Kp*e_k

Hình 3.6 Lưu đồ thuật toán của bộ điều khiển PI trên nền tảng FPGA

3.2.2 Thiết kế khâu đo dòng điện Để thực hiện đo dòng điện, luận án sử dụng chế độ đo đơn cực của XADC như trình bày trong chương 2, sử dụng cảm biến được tích hợp sẵn trên FPGA để đo dòng trên stator động cơ Vì vậy, ta phải thực hiện tạo module XADC trong phần mềm để sử dụng Kit zybo7010 của hãng Xilinx đã cung cấp sẵn cho chúng ta module XADC trong phần mền Vivado Design Suites, chỉ việc lấy ra và thực hiện cài đặt các chế độ tương ứng để XADC có thể hoạt động được.

Chúng tôi sẽ cài đặt XADC để hoạt động ở chế độ đo tuần tự, cho phép một kênh ADC đo cả hai dòng điện stator trên pha a và pha b của động cơ Với tốc độ lấy mẫu 1MSPS của XADC, mỗi tín hiệu sẽ có tốc độ lấy mẫu 500kSPS khi đo hai tín hiệu Trong ứng dụng điều khiển động cơ, tần số đóng cắt của van bán dẫn thường từ 5 đến 20 kHz, do đó, tần số lấy mẫu 500kSPS cho dòng điện stator hoàn toàn đáp ứng nhu cầu của luận án Để đo dòng điện bằng XADC, chúng tôi sẽ biến đổi dòng điện phastator thành điện áp theo công thức.

Trong đó, I là giá trị tức thời tại thời điểm đo (A), U là giá trị điện áp được đưa vào XADC.

Khi điện áp đầu vào XADC nằm trong khoảng từ -50 I đến 50, giá trị điện áp sẽ dao động từ 0 đến 1V Với 1 LSB của XADC tương ứng với 0.244μV, chúng ta có thể xác định giới hạn đo cho trường hợp này.

Đối với động cơ dự kiến điều khiển, dòng điện thường đạt khoảng 10A, do đó, sai số tối đa trong phép đo dòng điện này khoảng 1% là hoàn toàn chấp nhận được.

Hình 3.7 Khối XADC trong phần mềm Vivado Design Suites.

Mô hình thực nghiệm thời gian thực

Việc thực nghiệm phương pháp điều khiển dựa trên FPGA cho điều khiển động cơ xoay chiều ba pha trong thực tế gặp một số vấn đề:

Thông số động cơ như điện trở và điện cảm được ước lượng từ nhãn máy có thể sai lệch đáng kể so với thông số thực tế Điều này dẫn đến sự sai khác lớn trong mô hình động cơ và ảnh hưởng tiêu cực đến chất lượng điều khiển.

Mạch đo dòng có thể bị nhiễu, đặc biệt tại các điểm đỉnh trên sóng sin, dẫn đến sai lệch trong giá trị dòng đo được và ảnh hưởng đến các dự báo dòng ở những thời điểm tiếp theo.

Luận án đề xuất áp dụng mô hình thời gian thực HIL với độ tin cậy cao theo tiêu chuẩn của hãng Typhoon nhằm kiểm nghiệm thuật toán điều khiển đã được xây dựng và cách thức triển khai trên FPGA.

Mô phỏng thời gian thực HIL (Hardware in the loop simulation) là một phương pháp mô phỏng thời gian thực, được sử dụng để thử nghiệm các hệ thống trước khi thực hiện trong thực tế Phương pháp này cho phép người dùng mô phỏng các đặc tính, khả năng và độ tin cậy của hệ thống thực nghiệm, chẳng hạn như hệ thống điện tử công suất, hệ thống truyền động điện, và hệ thống PV năng lượng mặt trời HIL cũng giúp khảo sát và đánh giá các thuật toán điều khiển thông qua thiết bị phần cứng, cho phép điều khiển mô hình theo thời gian thực Nhờ vào việc không sử dụng mô hình đối tượng thực trong kiểm nghiệm, hệ thống mô phỏng HIL được xem là giải pháp hiệu quả trong việc tiết kiệm thời gian, không gian thí nghiệm và mang lại lợi ích kinh tế.

Trong những năm gần đây, mô phỏng thời gian thực đã trở thành công cụ quan trọng trong nghiên cứu hệ điều khiển truyền động điện, cho phép xây dựng nhiều kịch bản vận hành và kiểm tra lỗi hiệu quả Mô phỏng HIL không chỉ hỗ trợ lưu giữ lịch sử lỗi mà còn giúp hạn chế sự phát sinh lỗi trong thí nghiệm thực tế Thêm vào đó, việc khảo sát các kịch bản với các thông số bất định trong mô hình toán học động cơ giúp kiểm chứng những tình huống khó tái hiện với đối tượng thật Nhờ đó, hệ thống HIL có khả năng đánh giá độ tin cậy và hiệu suất hoạt động của hệ truyền động và bộ điều khiển, từ đó giảm thiểu chi phí và thời gian trong quá trình nghiên cứu phát triển sản phẩm.

Typhoon HIL 402 là thiết bị thay thế mạch lực trong hệ thống thực, được ứng dụng rộng rãi trong các lĩnh vực như năng lượng mặt trời, năng lượng gió, bộ biến đổi và điều khiển động cơ Đối với các nghiên cứu cần xây dựng mô hình thực nghiệm với yêu cầu cao về phần cứng và chi phí lắp đặt, HIL là giải pháp hiệu quả giúp giải quyết vấn đề này.

Typhoon HIL 402 là một hệ thống giả lập phần cứng, kết hợp với FPGA để thực hiện các thuật toán điều khiển trên vi điều khiển Thiết bị này kết nối với FPGA Interface thông qua các cổng giao tiếp tín hiệu tương tự và tín hiệu số, cho phép mô phỏng các hệ thống mạch lực và phần cứng phục vụ nghiên cứu Với tốc độ trích mẫu cao, Typhoon HIL 402 hoạt động gần như ở chế độ liên tục, mang lại hiệu suất tối ưu cho các ứng dụng nghiên cứu Các đặc tính kỹ thuật cơ bản của Typhoon HIL được trình bày trong bảng dưới đây.

Bảng 3.6 Đặc tính cơ bản của Typhoon HIL

16 bit resolution, ±10V voltage range ±24V tolerant protection

Digital I/O 32 inputs / 32 outputs Chanel ±24V tolerant protection External available power supply ±5V analog, ±12V analog

Connect USB 2.0 high speed, Ethernet

Compatibility HIL DSP interface, HIL uGrid DSP interface

3.3.2 Triển khai trên Typhoon HIL

Sau khi hoàn thành lập trình thuật toán FOC trên card FPGA, bước tiếp theo là kiểm chứng thuật toán bằng thiết bị Typhoon HIL 402 Thiết bị này sẽ mô phỏng mạch lực và có các chân vào ra số và tương tự để giao tiếp với FPGA Card FPGA cũng được trang bị các chân vào ra số để nhận tín hiệu xung encoder và phát tín hiệu PWM vào van giả lập trên Typhoon Sơ đồ kết nối giữa FPGA và Typhoon HIL được thể hiện trong hình 3.24.

Trên Typhoon HIL, cấu hình mạch lực được thực hiện bằng cách kéo thả, tương tự như trong môi trường mô phỏng của phần mềm Matlab Simulink Cấu hình này bao gồm nghịch lưu nguồn áp 3 pha và động cơ PMSM, với thông số tương đương với động cơ mô phỏng trên Matlab.

Hình 3.24 Cấu hình mạch lực trên môi trường Typhoon HIL

Sau khi có mô hình động cơ, ta tiến hành cấu hình cho các van điều khiển của khối Three Phase Inverter như hình dưới đây.

Hình 3.25 Cấu hình các van điều khiển của mạch van

Bảng 3.7 Thông sốkỹ thuật các cổng vào ra của Typhoon 402

Kiểu dữ liệu Tương tự Số

Số lượng chân vào/ ra 16 32 Độ phân giải 16 bit

Tần só trích mẫu 1 MSPS 50 MSPS

Cổng kết nối 96 chân đực DIN 41612 96 chấn đực DIN 41612

Typhoon sở hữu số lượng cổng vào ra lớn và tần số trích mẫu cao, cho phép giao tiếp thiết bị ngoại vi với tín hiệu gần thời gian thực Đối với DSP, Typhoon hỗ trợ card DSP Interface cho dòng TSM320F2808 Tuy nhiên, do thiếu card interface giữa Typhoon 402 và kit Zybo-Z7, luận án đã tiến hành ghép nối trực tiếp các cổng vào ra theo tiêu chuẩn mức điện áp của hai thiết bị.

Hình 3.26 Sơ đồ ghép nối HIL- FPGA

Hình 3.27 minh họa quy trình kết nối Typhoon HIL 402 với bộ kit Zybo Z7 Để đảm bảo tín hiệu đạt chuẩn logic điện áp, cần chú ý một số điểm quan trọng trong quá trình ghép nối.

- Tín hiệu số từ HIL đến FPGA cần bộ đệm để giữ điện áp vào FPGA trong khoảng từ 0- 3.3V

Để đảm bảo tín hiệu điện áp vào ADC đạt ngưỡng cho phép, cần tính toán tỷ lệ của tín hiệu tương tự từ HIL đến khâu ADC.

Sơ đồ kết nối FPGA và Typhoon HIL được trình bày trên hình 3.28dưới đây.

DI1 DI4 DI3 DI6 DI5 DI2 ωe

PWM A _top PWM A _bot PWM B_top PWM B_bot PWM C_top PWM C_bot

Hình 3.27 Sơ đồ nối dây giữa FPGA và Typhoon HIL 402.

Trên thiết bị HIL có 32 chân DI, 32 chân DO, 32 chân AO để giao tiếp Trên card FPGA sử dụng có 4 cặp chân Analog Input, 32 chân GPIO để giao tiếp Ta sẽ thực hiện cấu hình chân trên từng thiết bị rồi kết nối chúng với nhau.

Hai kênh Encoder a và B sẽ được HIL xuất ra trên DO32 và DO31, tương ứng với hai tín hiệu vào chân GPIO JC2N và JC4N trên card FPGA để thực hiện xử lý Dòng điện stator Isavà Isb được đưa ra hai chân đầu ra AO1 và AO2, vào hai chân Analog Input JA4P và JA3P, tương ứng với VAUXP14 và VAUXP7 của XADC, trong khi chân Analog Input cực N được nối đất với Typhoon Giá trị chuyển đổi của Isavà Isb sẽ được đưa ra dưới dạng tín hiệu CH1_a và CH1_b trên FPGA để xử lý tiếp theo Sau khi xử lý, các tín hiệu (Isa, Isb, Isc, ωe) sẽ trở thành tín hiệu số dạng BIT VECTOR, được sử dụng làm phản hồi cho hệ thống FOC Các tín hiệu phản hồi này sẽ được đưa vào khối FOC đã lập trình trước đó, từ đó tính toán để có hai điện áp usd và usq, đưa vào khâu SVPWM số để phát xung Xung PWM sẽ được xuất ra qua các GPIO như trong hình 3.28.

Các tín hiệu này lại được thiết bị Typhoon HIL nhận rồi sử dụng làm các tín hiệu điều khiển các van giả lập.

Hệ thống mô phỏng HIL cho động cơ xoay chiều ba pha trên FPGA sử dụng phần mềm Typhoon HIL để theo dõi các thông số như tốc độ động cơ, mômen và dòng điện stator Kết quả từ việc chạy với thiết bị Typhoon HIL sẽ được trình bày trong phần tiếp theo.

Thiết kế và kết quả thực nghiệm cho động cơ KĐB - RLS

3.4.1 Thiết kế mô hình từ thông

Mô hình từ thông đóng vai trò quan trọng trong thuật toán FOC, đặc biệt trong việc xây dựng mô hình cho động cơ không đồng bộ Trong phương pháp FOC, với thành phần ψ rq = 0, hệ phương trình từ thông có thể được diễn đạt lại theo cách đơn giản hơn.

 ψ ψ ω ω ψ (3.10) a Ước lượng từ thông rotor

Từ phương trình 3.10, Laplace hai vế ta được: T s r ⋅ ⋅ψ ' rd ( s )=I ( s ) sd −ψ ' rd ( s ) Thực hiện gián đoạn theo phương pháp Euler với

⋅ , T là tần số lấy mẫu Để thuận tiện trong việc biến đổi ta đặt ψ ' rd ( z )=ψ và I ( z ) sd = I.

Thực hiện biến đổi z ngược phương trình (3.11) ta được: k k 1 k 1 r r r r r k k 1 k 1 r r

Với I k 1 − là giá trị đo được của tín hiệu I sd tại thời điểm ( ) k 1 T− và ψ k và ψ k 1 − là giá trị ước lượng từ thông tại thời điểm kT và ( k 1 T− )

Từ phương trình 3.12, có thể ước lượng từ thông trên nền tảng FPGA, sử dụng các giá trị tín hiệu tại thời điểm (k 1 T−) từ mẫu trước đó.

Get data Isd_k Get data Isq_k Get data ω_k

P1 = Isd_k_1*Rr*T/Lr P2 = Phi_k_1*(Lr – T*Rr)/Lr

Hình 3.29 Lưu đồ thuật toán thực hiện khối mô hình từ thông.

82 b Tính toán tốc độ đồng bộ

Biến đổi phương trình 2.14 ta được: sq s ' r rd i

Thực hiện gián đoạn hóa phương trình 3.13 ta được: sq s ' r rd i ( k )

Từ phương trình 3.14, chúng ta có thể triển khai phương trình này trên nền tảng FPGA Cần lưu ý rằng tốc độ động cơ được đề cập ở đây là tốc độ điện, được tính bằng tốc độ thực của động cơ nhân với số cặp cực z p Bên cạnh đó, việc tính toán góc tựa từ thông rotor cũng rất quan trọng trong quá trình này.

Góc tựa từ thông rotor chính là tích phân của tốc độ đồng bộ theo công thức s dt

=ω s θ Ta cũng thực hiện gián đoạn hóa bằng phương pháp Euler ta được phương trình: 1 1 s ( 1 ) 1 s

Thực hiện biến đổi z ngược:

Với T là thời gian trích mẫu của hệ thống.

3.4.2 Kết quả thực nghiệm Để kiểm tra tính hiệu quả của việc thực hiện thuật toán FOC trên FPGA, ta sẽ thực hiện tính toán tài nguyên sử dụng trên FPGA và thời gian tính toán trong 1 chu kì đóng cắt từ đó có thể đưa ra chi phí tối ưu khi thực hiện thiết kế chíp. d Thống kê tài nguyên sử dụng

Thuật toán trên card FPGA được phát triển bằng ngôn ngữ VHDL, với xung clock cung cấp cho khối XADC là 100MHz và các khối tính toán khác hoạt động ở tần số 20MHz.

Bảng 3.8thể hiện chi tiết tài nguyên tiêu thụ khi lập trình.

 Thời gian thực hiện tính toán

Khi triển khai thuật toán FOC trên FPGA, thời gian tính toán tại các khâu luôn tạo ra độ trễ trong điều khiển Do đó, việc xác định thời gian tính toán là điều cần thiết để tối ưu hóa hiệu suất.

Để kiểm soát độ trễ trong quá trình điều khiển và thực hiện các điều chỉnh cần thiết, việc lập trình là rất quan trọng Chúng ta cần tạo ra một tín hiệu clk_init cho phép tính toán tại mỗi lần trích mẫu dòng điện, làm tín hiệu khởi đầu cho quá trình tính toán Khi khối cuối cùng hoàn tất tính toán, một tín hiệu done sẽ được xuất ra để báo hiệu quá trình này đã hoàn thành Hình 3.30 minh họa thời gian tính toán của FPGA.

Bảng 3.8 Thống kê tài nguyên khi lập trình bằng FPGA

Tài nguyên Số lượng sử dụng Tối đa Tỉ lệ

Processing Time Tp=0.28à s Sample Time Tsàs

Hình 3.30 Chu kì thực hiện thuật toán FOC với tần số 100kHz

Tín hiệu clk_init xuất hiện tại thời điểm bắt đầu của sóng mang, tạo nên độ trễ cho khâu PWM số Với tần số phát xung 100kHz, độ trễ này chiếm 1.2% chu kỳ đóng cắt.

Bằng cách tăng tần số xung clock của hệ thống, chúng ta có thể giảm thời gian tính toán Tuy nhiên, với ứng dụng này, tần số clock 20MHz là đủ để thực hiện thuật toán Thời gian thực hiện các khâu được minh họa trong hình 3.31.

Hình 3.31 Thời gian thực hiện thuật toán FOC cho động cơ KĐB-RLS

Để xác minh tính chính xác của thuật toán FOC được triển khai trên FPGA, chúng tôi đã tiến hành mô phỏng thời gian thực với thiết bị Typhoon HIL 402, như đã nêu trong phần trước Các thông số liên quan đến mạch lực, động cơ và từ thông đã được cung cấp trong phần phụ lục.

Động cơ với 2 cặp cực sản sinh tốc độ bằng một nửa tốc độ đặt Tốc độ đặt của động cơ có thể được điều chỉnh trực tuyến.

TH1: Khi động cơ chạy không tải

 Khi tốc độ đặt là ω sp = 150( rad / s )

Hình 3.32 Dòng điện stator khi ω sp = 150( rad / s )

Hình 3.33 Tốc độ động cơ và mômen động cơ sinh ra khi ω sp = 150( rad / s )

Động cơ hoạt động hiệu quả khi tốc độ sinh ra tương ứng với tốc độ đặt, với mômen động cơ đạt bằng mômen cản Dòng điện stator có dạng sóng sin với biên độ 7.6A và tần số khoảng 30.7 Hz, cho thấy động cơ hoạt động ổn định ở góc phần tư thứ nhất.

 Khi tốc độ đặt là ω sp = 95( rad / s )

Hình 3.34 Dòng điện stator khi ω sp = 95( rad / s )

Hình 3.35 Tốc độ động cơ và mômen động cơ sinh ra khi ω sp = 95( rad / s )

TH2: Tải không đổi 30Nm e Khi tốc độ đặt là ω = sp 190 (rad / s)

Hình 3.36 Dòng điện stator khi ω = sp 190 (rad / s)

Hình 3.37 Tốc độ động cơ và mômen động cơ sinh ra khi ω sp = 190( rad / s )

Động cơ hoạt động với tốc độ sinh ra phù hợp với tốc độ đặt, trong khi mô men động cơ đạt giá trị bằng mô men cản Dòng điện stator có dạng sóng sin với biên độ 11.2A và tần số khoảng 31.30 Hz, phù hợp với tốc độ đã định Động cơ đang hoạt động ở góc phần tư thứ nhất.

87 f Khi tốc độ đặt là ω sp = 150( rad / s )

Hình 3.38 Dòng điện stator khi ω = sp 150 (rad / s)

Hình 3.39 Tốc độ động cơ và mômen động cơ sinh ra khi ω sp = 150( rad / s )

Tốc độ động cơ sinh ra tương thích với tốc độ đặt, trong khi mômen động cơ tạo ra bằng với mômen cản Dòng điện stator có dạng sóng sin với biên độ 11.1A và tần số khoảng 25 Hz, phù hợp với tốc độ đặt Động cơ hoạt động ở góc phần tư thứ nhất khi tốc độ đặt là ω sp = 30 (rad/s).

Hình 3.40 Dòng điện stator khi ω = sp 30 (rad / s)

Hình 3.41 Tốc độ động cơ và mômen động cơ sinh ra khi ω sp = 30( rad / s )

Động cơ hoạt động với tốc độ sinh ra phù hợp với tốc độ đặt, mômen động cơ tạo ra bằng mômen cản Dòng điện stator có dạng sóng sin với biên độ 11.0A và tần số khoảng 5.9 Hz, phù hợp với tốc độ đặt Động cơ đang làm việc ở góc phần tư thứ nhất.

TH3: Tải không đổi - 30Nm

 Khi tốc độ đặt là ω sp = 190( rad / s )

Hình 3.42 Dòng điện stator khi ω sp = 190( rad / s )

Thiết kế và kết quả thực nghiệm cho động cơ đồng bộ kích thích vĩnh cửu

Để kiểm chứng kết quả nghiên cứu, ta thực hiện việc điều khiển động cơ ĐB- KTVC trên FPGA và Typhoon HIL với các thông số sau:

Tốc độ đặt thay đổi tuỳ trường hợp.

Stator Current (A) data1 data2 data3

Thời gian tính toán, tài nguyên sử dụng trên FPGA

Bảng 3.9 Tài nguyên sử dụng trên FPGA

Hình 3.47 Tài nguyên sử dụng trên FPGA

Hình 3.48 Chu kì thực hiện thuật toán FOC với tần số 100kHz

Hình 3.49 Thời gian thực hiện thuật toán FOC cho động cơ ĐB-KTVC trên FPGA

TH1: Tải không đổi -15Nm

 Khi tốc độ đặt là ω sp = 628( rad / s )

Hình 3.50 Đáp ứng dòng điện stator khi tốc độ đặt là ω sp = 628( rad / s )

Hình 3.51 Đáp ứng tốc độ và mômen khi tốc độ đặt là ω sp = 628( rad / s )

Động cơ hoạt động hiệu quả với tốc độ đặt, mômen động cơ sinh ra tương đương với mômen cản Dòng điện stator có dạng sóng sin với biên độ 14.8A và tần số khoảng 100 Hz, phù hợp với tốc độ yêu cầu Hiện tại, động cơ đang hoạt động ở góc phần tư thứ nhất.

 Khi tốc độ đặt là ω sp = 300( rad / s )

Hình 3.52 Đáp ứng dòng điện stator khi tốc độ đặt là ω sp = 300( rad / s )

Hình 3.53 Đáp ứng tốc độ và mômen khi tốc độ đặt ω sp = 300( rad / s )

Động cơ hoạt động hiệu quả với tốc độ sinh ra phù hợp với tốc độ đặt, mômen động cơ đạt được bằng mômen cản Dòng điện stator có dạng sóng sin với biên độ 15A và tần số khoảng 50 Hz, phù hợp với tốc độ yêu cầu Hiện tại, động cơ đang hoạt động ở góc phần tư thứ nhất.

 Khi tốc độ đặt là ω sp = 30( rad / s )

Hình 3.54 Đáp ứng tốc độ và mômen khi tốc độ đặt ω sp = 30( rad / s )

Động cơ hoạt động hiệu quả với tốc độ đặt, tạo ra mômen động cơ tương ứng với mômen cản Dòng điện stator có dạng sóng sin với biên độ 15A và tần số khoảng 4.5 Hz, phù hợp với tốc độ yêu cầu Hiện tại, động cơ đang hoạt động ở góc phần tư thứ nhất.

 Khi tốc độ đặt là ω sp = 30( rad / s )

Hình 3.55 Đáp ứng dòng điện stator, tốc độ và mômen khi tốc độ đặt là sp 30( rad / s ) ω = Mômen tải 15Nm

Tốc độ động cơ sinh ra phù hợp với tốc độ đặt, trong khi mômen động cơ đạt được bằng mômen cản Dòng điện stator có dạng hình sin với biên độ 15A và tần số khoảng 92 Hz, tương thích với tốc độ đã đặt Hiện tại, động cơ hoạt động ở góc phần tư thứ nhất.

 Khi tốc độ đặt là ω sp = 280( rad / s )

Hình 3.56 Đáp ứng tốc độ và mômen khi tốc độ đặt là ω sp = 280( rad / s ) và

Hình 3.57 Đáp ứng dòng điện stator khi tốc độ đặt là ω sp = 280( rad / s ) và

Tốc độ động cơ đạt yêu cầu với tốc độ đặt, mômen động cơ sinh ra tương đương với mômen cản Dòng điện stator có dạng sóng sin, với biên độ 14.8A và tần số khoảng 45 Hz, phù hợp với tốc độ đã đặt Động cơ hoạt động ổn định ở góc phần tư thứ nhất.

 Khi tốc độ đặt là ω sp = 30( rad / s )

Hình 3.58 Đáp ứng dòng điện stator khi tốc độ đặt là ω sp = 30( rad / s ) Mômen tải

Hình 3.59 Đáp ứng tốc độ và mômen khi tốc độ đặt là ω sp = 30( rad / s ) Mômen tải

Động cơ hoạt động với tốc độ phù hợp và mô men sinh ra bằng mô men cản Dòng điện stator có dạng sóng sin với biên độ 13.6 A và tần số khoảng 4.7 Hz, cho thấy sự tương thích với tốc độ đặt Hiện tại, động cơ đang làm việc ở góc phần tư thứ nhất.

Kết luận chương 3

Trong chương này, tác giả mô tả quy trình thiết kế bộ điều khiển mạch vòng điện stator sử dụng FPGA Kết quả từ mô phỏng thời gian thực HIL cho thấy rằng thuật toán điều khiển dựa trên FPGA đạt độ chính xác cao và thời gian tính toán nhanh, rất phù hợp cho các động cơ có mật độ công suất lớn hoạt động ở tần số đóng cắt trên 100KHz.

ĐIỀU KHIỂN KHÁNG NHIỄU CHO ĐỘNG CƠ ĐỒNG BỘ KÍCH THÍCH VĨNH CỬU 97

Các ảnh hưởng của nhiễu lên động cơ không đồng bộ xoay chiều ba pha

a) Nhiễu do thay đổi các tham sốtrong mô hình

Trong chương 3, việc thiết kế các bộ điều khiển PI cho tốc độ và dòng điện trong cấu trúc điều khiển FOC yêu cầu tính toán các tham số k_p và k_i dựa trên các thông số mô hình như mô men quán tính, điện trở và điện cảm stator, cùng với từ thông vĩnh cửu Những tham số này thường được coi là cố định Tuy nhiên, trong quá trình vận hành của động cơ, các thông số này có thể thay đổi do nhiệt độ tăng hoặc sai sót trong việc nhận dạng tham số, dẫn đến sự thay đổi trong điện trở và điện cảm Những yếu tố này khiến cho các tham số của bộ PI không còn phù hợp với mô hình tại một số thời điểm trong quá trình hoạt động, gây ra suy giảm chất lượng điều khiển.

98 b) Nhiễu do tác động của tải

Hình 4.1 Sơ đồhàm truyền nhiễu mô men cản tác động vào hệ thống

Theo sơ đồ cấu trúc của mạch vòng điều chỉnh tốc độ truyền động điện (Hình 4.1), khi lượng đặt không thay đổi, tác động của nhiễu tải biến thiên sẽ dẫn đến sai lệch tốc độ Hàm truyền cho sai lệch này được xác định dựa trên biến thiên của tải.

Trong đó ∆Y là sai lệch đầu ra, F R là bộ điều khiển (PI), Fs 1 là cơ cấu chấp hành, Fs 2 là đối tượng động cơ(tốc độ)

Ta có hàm truyền hệ kín của hệ F k có cấp vô sai là 0.Do đó sai lệch lượng ra

∆Y phụ thuộc vào cấp vô sai của 1/ F Fs R 1 và ∆ M c , nếu thiết kế cấp vô sai của

Khi mức độ vô sai của lượng tác động tải lớn hơn 1, sai lệch đầu ra ∆Y không bị ảnh hưởng bởi tải Ví dụ, nếu tải có dạng bước nhảy và cấp vô sai là 0, bộ điều khiển được thiết kế với cấp vô sai là 1 (hệ thống có một khâu tích phân, bộ điều khiển PI) sẽ giúp hệ thống bù nhiễu tải hiệu quả.

Tải có thể có dạng dốc t M với cấp vô sai của tải bằng 1 Để giảm cấp vô sai, chúng ta có thể sử dụng phương pháp trích mẫu để chuyển tải về dạng bậc thang, lúc này cấp vô sai của tải sẽ bằng 0 Tuy nhiên, trong thực tế, tải là đại lượng khó đoán hoặc không thể đoán chính xác, điều này gây khó khăn trong việc hạ cấp vô sai.

Hình 4.2 Nhiễu tải a Nhiễu tác động thực b Nhiễu tác động thông qua khâu hạ bậc c) Nhiễu đo lường

Trong môi trường công nghiệp, nhiễu đo có ảnh hưởng đáng kể đến việc vận hành hệ thống động cơ, với các nguồn gây nhiễu như nhiễu điện từ (EMI) và nhiễu tải Nhiễu điện từ là những tín hiệu điện không mong muốn phát sinh từ năng lượng điện trường, có khả năng gây rối loạn và gián đoạn các đường truyền, làm suy hao hoặc sai lệch tín hiệu trong mạch Điều này có thể dẫn đến mất mát thông tin trong các hệ thống, ảnh hưởng đến hiệu suất và độ chính xác của hoạt động công nghiệp.

Trong ngành công nghiệp, các thiết bị điện tử công suất thường hoạt động ở tần số cao, dẫn đến việc phát sinh nhiều sóng điện từ Những sóng này có thể ảnh hưởng đến quá trình đo lường, như đo dòng điện và đo tốc độ, gây ra sai số trong giá trị đo Hệ quả là hiện tượng chattering (dao động dập dềnh) xuất hiện, làm giảm chất lượng điều khiển đầu ra và ảnh hưởng đến hiệu suất tổng thể của hệ thống.

Các phương pháp kháng nhiễu sử dụng các cấu trúc điều khiển nâng cao

Bộ điều khiển PI không hiệu quả trong việc xử lý nhiễu và các thông số mô hình không xác định Do đó, cần phát triển các phương pháp khắc phục và cấu trúc điều khiển mạnh mẽ hơn để tăng cường khả năng chống lại các tác nhân này.

Ngày nay, các cấu trúc và thuật toán điều khiển nâng cao như bộ điều khiển mờ PID, bộ điều khiển trượt và bộ quan sát nhiễu đã giúp giải quyết nhiều vấn đề trong điều khiển Bộ điều khiển PID mờ là một hệ thống thời gian thực dựa trên kinh nghiệm và hiểu biết của con người, cho phép tính toán và điều chỉnh các tham số PID phù hợp với các hệ thống phi tuyến và phức tạp Tuy nhiên, chất lượng điều khiển vẫn phụ thuộc vào mức độ hiểu biết về hệ thống và không có tiêu chí cố định cho việc tính toán các thông số điều khiển.

PID Đối tượng điều khiển

Bộ điều khiển mờ d/dt Kp Ki Kd u(t) y(t)

Cấu trúc điều khiển PID mờ kết hợp với phương pháp điều khiển trượt, bao gồm hai thành phần chính: điều khiển tương đương và điều khiển đóng cắt Phương pháp này giúp ổn định hệ thống tại mặt trượt đã định và đẩy trạng thái hệ thống hội tụ về mặt trượt đó Bộ điều khiển trượt sử dụng luật thích nghi, mang lại tính ổn định và bền vững, ngay cả khi hệ thống gặp nhiễu hoặc thông số của đối tượng thay đổi theo thời gian.

Thiết kế bộ điều khiển 101 nhiên khá phức tạp, và việc lựa chọn mặt trượt không phải là điều dễ dàng Hơn nữa, hiện tượng chattering trong thuật toán điều khiển trượt do thành phần hàm dấu sign( )s gây ra, khiến đầu ra của hệ thống dao động trong một khoảng thay vì ổn định.

Luật điều khiển thích nghi

Mặt trượt Đối tượng điều khiển

Hình 4.5 Cấu trúc điều khiển trượt

Cấu trúc điều khiển hỗ trợ bởi bộ kháng nhiễu hoạt động tương tự như bộ điều khiển feedforward, giúp tính toán và ước lượng các thông số nhiễu để bù trước cho bộ điều khiển PI Đây là một trong những cấu trúc đơn giản nhất để triển khai, với khả năng ước lượng và loại trừ nhiễu ngay lập tức, từ đó nâng cao hiệu suất điều khiển.

Hình 4.6 Cấu trúc điều khiển với bộ kháng nhiễu

Hình 4.6 trình bày tổng quan về cấu trúc điều khiển kháng nhiễu, trong đó C(s) là bộ điều khiển PI, G(s) là đối tượng điều khiển, và G⁻¹(s) là mô hình nghịch đảo của đối tượng điều khiển Q(s) là bộ lọc đầu ra cho mỗi giá trị nhiễu ước lượng, với y_r là giá trị đặt, y là đầu ra của hệ thống, d là nhiễu thực tế và d̂ là nhiễu ước lượng, trong khi n đại diện cho nhiễu đo.

Bộ quan sát nhiễu được chia thành hai loại: bộ quan sát nhiễu tuyến tính (LDO) và phi tuyến (NDO) Các bộ LDO sử dụng hàm truyền để tạo ra bộ lọc với khả năng bù theo kiểu điều khiển truyền thẳng cho các bộ điều chỉnh động cơ PMSM, mang lại hiệu suất cao khi mô hình tuyến tính của động cơ chính xác Tuy nhiên, sự thay đổi không rõ ràng của các thông số, như điện trở động cơ do nhiệt độ, làm giảm tính bền vững của LDO Do đó, bộ quan sát phi tuyến (NDO) được nghiên cứu để khắc phục sai lệch do nhiễu tải bên ngoài và các tham số không rõ ràng Luận án sẽ phân tích và thiết kế bộ kháng nhiễu phi tuyến dựa trên điều khiển PI cho động cơ xoay chiều ba pha để chứng minh hiệu quả sử dụng của nó.

Thiết kế thuật toán kháng nhiễu phi tuyến cho động cơ đồng bộ kích thích vĩnh cửu

4.3.1 Mô hình hóa động cơ PMSM

Mô hình động học của động cơ PMSM được xây dựng dựa trên hệ trục tọa độ đồng bộ d-q thông qua các phép biến đổi Park và Clark Các phép biến đổi này cho phép mô tả động cơ một cách chính xác, giúp tối ưu hóa hiệu suất và hiệu quả hoạt động của động cơ.

Tốc độ điện của rotor (ω s) là đầu ra cần điều khiển, trong khi điện áp stator (u sq và u sd) được coi là tín hiệu đầu vào điều khiển Từ thông chính được ký hiệu là ψ p, và hệ số ma sát nhớt là B Các tham số δ ω, δ q, δ d được xem như mô hình không rõ ràng của hệ thống, cùng với các thông số không rõ ràng khác Các thông số của động cơ được thiết lập như sau:

Dựa vào (4.2) mô hình động học chú ý tới sựkhông rõ ràng của các thông sốvà được diễn giải như sau: ω

4 sd 6 sd s sq d d = g i - g ω - d dt di = -g i - g ω + g u - ω i + d dt di = -g i + g u + ω i + d dt

Trong đó d 1 ω , d 1q và d 1d được coi là tổng nhiễu bất địnhnhư sau:

( ) ω 1 sq 2 s 3 3 L ω q 4 sq 5 s 6 sq q d 4 sd 6 sd d d = Δg i - Δg ω - g + Δg T +δ d = - Δg i - Δg ω + Δg u +δ d = - Δg i + Δg u +δ

Trong đó (∆g 1, ,∆g 6 )là các mô hình hệthống không xác định ứng với các thông số từmô hình ( g 1, ,g 6 )

Giả thiết 4.1 Giả sử rằng các tổng nhiễu bất định bên trên được giới hạn, cụ thể i ( ) i d t 0, i = ω , , q d

Giả thiết 4.2.Giảsử ω , i sd và i sq là đo được và tải T L là không biết và thay đổi chậm theo khoảng thời gian lấy mẫu nhỏ, tức là d t i ( ) 0= , vớ i i = ω, q, d

4.3.2 Thiết kế bộ quan sát nhiễu phi tuyến và đánh giá ổn định a) Thiết kế bộ quan sát nhiễu phi tuyến

Bộ điều khiển kháng nhiễu được thiết kế để xử lý tổng nhiễu bất định, bao gồm các thông số không chắc chắn, thành phần mô hình động học chưa biết và mômen tải Để đơn giản hóa mô hình động học, tín hiệu điều khiển sẽ được định nghĩa với hai thành phần: u sd và u sq.

Trong mô hình động học, 𝑢𝑢 0𝑞𝑞 và 𝑢𝑢 0𝑑𝑑 được coi là đầu vào điều khiển quan trọng Những đầu vào này đã được áp dụng để thiết kế bộ điều khiển kháng nhiễu Cụ thể, phương trình (4.18) được thay thế vào mô hình (4.3) nhằm phát triển bộ NDO, được biểu diễn dưới dạng phương trình trạng thái như sau: ẋ = Ax + Bu + d (4.6).

, , sq sd T x =   ω i i   , u =   u sd u sq   T , d =   d d ω , , sq d sd   T ,

Nhiễu trong mô hình động học (4.6) có thểđược viết lại như sau: d = −x Ax Bu − (4.7)

Và bộNDOsẽđược thiết kếnhư sau theo:

Trong đó z là các biến trạng thái bên trong của NDO, z ∈  3 , d ˆ là nhiễu ước lượng,

Vector p x được thiết kế cùng với ma trận hệ số khuếch đại L x trong bộ quan sát nhiễu, được giả định thay đổi chậm theo thời gian lấy mẫu nhỏ trong động cơ xoay chiều Do đó, đạo hàm bậc nhất của nhiễu tổng hợp được xem như bằng không, dẫn đến việc sai lệch của nhiễu được tính theo công thức d  = − d d ˆ Khi đạo hàm hai vế phương trình (4.9), ta có d   = − d d ˆ .

Thay (4.8) vào (4.10) và với giảthiết (4.2)ta có:

( ) ˆ ( )( ) ( ) d L x d L x x d = + − −L x x (4.11) Rút gọn phương trình (4.11) ta có:

Bộ kháng nhiễu có thể theo dõi nhiễu như một hằng số theo cấp lũy thừa nếu các tham số của L x ( ) được chọn đúng cách, như đã đề xuất trong [83]-[85] Với các tham số này, bộ kháng nhiễu sẽ duy trì sự ổn định cho mọi x 0 ∈ ℝ³ Tuy nhiên, việc chọn ma trận L x ( ) theo các tài liệu này để hoàn toàn bù đắp nhiễu trong điều khiển động cơ PMSM gặp nhiều khó khăn.

Hệ thống p x được thiết kế tuyến tính với các tham số hằng số, dẫn đến nhiễu có độ hội tụ chậm hơn, đặc biệt trong các trường hợp tải thay đổi đột ngột Để cải thiện thiết kế, nếu p x được xây dựng theo kiểu phi tuyến trong không gian R^3 và ma trận khuyếch đại L x thuộc R^3x3, thì L x sẽ được lựa chọn là gradient của vector chức năng p x, với L x = ∂p x/∂x.

Trong nghiên cứu này, các thông số hằng m_i (với i = 1, 2, , 6) được lựa chọn dựa trên các tiêu chí cụ thể Đối với vùng tốc độ thấp, m_1 và m_2 được điều chỉnh để ước lượng chính xác mômen tải thay đổi Ngược lại, tại tốc độ cao, cần giữ m_1 và m_2 ở mức thấp để đảm bảo ước lượng đúng tốc độ Sự thay đổi của các thông số trong động cơ sẽ ảnh hưởng đến việc lựa chọn các tham số còn lại.

Để đánh giá tính ổn định của phương pháp đề xuất, cần chọn các tham số (m3, , m6) với tốc độ cao và tải nặng, vì sự thay đổi của các tham số này tăng lên theo tỷ lệ Hàm Lyapunov được sử dụng để thực hiện đánh giá ổn định.

V d d =   T (4.15) Khi đó vi phân thời gian theo (4.26) được rút gọn lại như sau:

Sai lệch nhiễu ước lượng hội tụ về không theo quy luật hàm mũ, cho thấy rằng khi p(x) được lựa chọn như trên, bộ kháng nhiễu phi tuyến sẽ ổn định theo quy luật hàm mũ.

Trong nghiên cứu này, tác giả chỉ ra rằng để tối ưu hóa bộ NDO theo cấu trúc đã được tham khảo, cần giới hạn đạo hàm bậc nhất của nhiễu bất định bằng không, điều này chỉ khả thi với nhiễu có tần số thấp hoặc hằng số Để khắc phục hạn chế này, tác giả đề xuất sử dụng bộ lọc thông thấp nhằm cải thiện hiệu suất của bộ kháng nhiễu Nhiễu bất định ước lượng sẽ được điều chỉnh tương ứng.

Bộ lọc thông thấp có khả năng loại bỏ nhiễu bất định ở cả tần số cao và thấp, giúp cải thiện độ chính xác trong việc ước lượng nhiễu Hệ số khuếch đại cao của bộ lọc sẽ tăng tốc độ đáp ứng nhưng có thể dẫn đến hiện tượng quá điều chỉnh và dao động Hằng số thời gian của bộ lọc đảm bảo rằng nhiễu ở tần số xác định sẽ bị loại bỏ hiệu quả Với thông số k = 0.1 và T = 0.1, bộ lọc này sẽ loại bỏ các tần số trên 10Hz.

Cấu trúc điều khiển và mô phỏng

Cấu trúc điều khiển cho động cơ đồng bộ nam châm vĩnh cửu (PMSM) sử dụng bộ điều khiển PI kết hợp với bộ quan sát nhiễu bất định (NDO) Thời gian trích mẫu cho vòng điều khiển tốc độ là 1/(10 kHz), trong khi vòng điều khiển dòng điện có thời gian trích mẫu là 1/(100 kHz).

Hình 4.7 (a) Cấu trúc điều khiển sử dụng bộkháng nhiễu dựa trên điều khiển PI cho động cơ PMSM (b) Cấu trúc chi tiết bộkháng nhiễu Nonlinear Disturbance

Kết quả mô phỏng sẽ được thực hiện trên phần mềm Matlab/Simulink bằng mô hình Simscape nhằm đánh giá hiệu quả của hệ thống điều khiển khi cải tiến bộ PI cho vòng dòng điện và vòng tốc độ thông qua việc kết hợp bộ quan sát nhiễu bất định NDO và bộ lọc thông thấp Hai kịch bản mô phỏng sẽ được triển khai: kịch bản đầu tiên là nhiễu tải tác động theo dạng bước nhảy, trong khi kịch bản thứ hai là nhiễu tải tác động theo hình Ramp Cả hai kịch bản đều xuất thông số mô hình bất định, trong đó các thông số bất định của điện cảm stator có thể thay đổi từ +10% đến +60% so với giá trị danh định do ảnh hưởng của nhiệt độ Hơn nữa, điện cảm stator có thể sai lệch từ -10% đến -30% do sự thay đổi nhiệt độ và sự bão hòa từ dòng điện stator Liên kết từ thông cũng có thể thay đổi từ +10% đến -30% của giá trị danh định Đối với các thông số cơ học, hệ số quán tính của rotor (J) và hệ số ma sát nhớt (B) có thể bị biến đổi đáng kể do nhiễu tải cơ học bên ngoài Trong hai kịch bản mô phỏng, các thông số bất định của PMSM được đặt như sau: ∆𝐽𝐽 = +80% J; ∆𝐵𝐵 = +100% B; ∆𝐿𝐿𝑠𝑠 = -30% 𝐿𝐿𝑠𝑠; ∆𝑅𝑅𝑠𝑠 = +60% 𝑅𝑅𝑠𝑠; và ∆𝜑𝜑𝑓𝑓 = -30% 𝜑𝜑𝑓𝑓 để kiểm tra ước lượng tham số NDO được đề xuất.

Hình 4.8 So sánh đáp ứng tốc độ thu được khi sử dụng bộ kháng nhiễu NDO và khi không sử dụng NDO

Reference Speed Speed with NDO Speed without NDO

Hình 4.9 Mô-men tải (Load Torque) và mô-men điện từ (Electromagnetic Torque)

Hình 4.10 Đáp ứng khi sử dụng và không sử dụngNDO

(a) Điện áptheo trục d u sd (b) Điện áp theo trục q u sq

Load Torque Electromagnetic Torque with NDO Electromagnetic Torque without NDO

60 q-axis voltage (V) without NDO with NDO

5 d-axis voltage (A) without NDO with NDO

Hình 4.11 Đáp ứng khi sử dụng và không sử dụng NDO

(a) Dòng điện theo trục d i sd (b) Điện áp theo trục q i sq

Hình 4.12 Giá trị thực và giá trị quan sát của nhiễu bất định của vòng tốc độ d ω

0.04 d-axis current (A) without NDO with NDO

8 q-axis current (A) without NDO with NDO

Hình 4.13 Giá trị thực và quan sát của nhiễubất định vòng dòng điệntheotrục d d d

Hình 4.14 Giá trị thực và quan sát của nhiễu bất định vòng dòng điện theo trục q d q

Khi so sánh tốc độ đáp ứng giữa hai trường hợp có và không sử dụng NDO, ta nhận thấy rằng tốc độ đáp ứng bám sát giá trị đặt Cụ thể, tại các thời điểm 1s và 3s khi tải thay đổi, tốc độ đáp ứng với NDO không xảy ra hiện tượng vọt lố như trong trường hợp không sử dụng NDO.

4.9ta có thể thấy giá trị mômenđiện từ đã bám sát theo giá trị mômentải, có một số thời điểm bị dao động do quá trình tăng tốc của động cơ Đáp ứng điện áp và dòng điện theo trục d và q của động cơ PMSM được trình bày lần lượt như trong Hình 4.10 và 4.11 Từ Hình 4.12-4.14có thể thấy được giá trị nhiễu quan sát đã bám sát theo giá trị nhiễu thực ở cả vòng điều khiển tốc độ và vòng dòng điện, trong đó nhiễu thực của 2 mạch vòng được định nghĩa như trong phương trình (4.3).

112 b)Tải thay đổi theo hình Ramp

Hình 4.15 So sánh đáp ứng tốc độ khi sử dụng bộ kháng nhiễu NDO

Hình 4.16 Mô-men tải (Load Torque) và mô-men điện từ (Electromagnetic Torque)

Reference Speed Speed with NDO Speed without NDO

Load Torque Electromagnetic Torque with NDO

5 d-axis voltage (A) without NDO with NDO

Hình 4.17 Đáp ứng khi sử dụng và không sử dụngNDO (a) Điện áp theo trục d u sd (b) Điện áp theo trục q u sq

Hình 4.18 Đáp ứng khi sử dụng và không sử dụng NDO (a) Dòng điện theo trục d i sd (b) Điện áp theo trục q i sq

60 q-axis voltage (V) without NDO with NDO

8 q-axis current (A) without NDO with NDO

8 d-axis current (A) without NDO with NDO

Hình 4.19 Giá trị thực và giá trị quan sát của nhiễubất định vòng tốc độ d ω

Hình 4.20 Giá trị thực và giá trị quan sát của nhiễubất định vòng dòng theotrục d d 1d

Hình 4.21 Giá trị thực và giá trị quan sát của nhiễu bất định vòng dòng theo trục q d q

Dựa vào các Hình 4.19-4.21, giá trị nhiễu quan sát đã bám theo giá trị thực, cho thấy bộ quan sát nhiễu cải thiện đáp ứng tốc độ, đặc biệt khi tải thay đổi Kết quả trong Hình 4.15 chỉ ra rằng tốc độ động cơ bị vọt lố khi tải thay đổi tại 1s và 3s, nhưng với bộ kháng nhiễu, độ quá điều chỉnh giảm và thời gian xác lập nhanh hơn Hình 4.16 cho thấy mô men điện từ bám sát giá trị mô men tải Đáp ứng điện áp và dòng điện theo trục d và q của động cơ PMSM khi có tải hình Ramp được trình bày trong Hình 4.17 và 4.18 Cuối cùng, Hình 4.19-4.21 xác nhận bộ quan sát nhiễu hoạt động chính xác ở cả vòng tốc độ và vòng dòng điện, với sai khác gần như bằng không giữa giá trị nhiễu quan sát và giá trị nhiễu thực.

Kết luận chương

Trong chương này, chúng tôi đã phát triển thành công bộ kháng nhiễu NDO nhằm nâng cao hiệu suất điều khiển của bộ PID cho động cơ đồng bộ nam châm vĩnh cửu, đặc biệt trong các vòng điều khiển tốc độ và dòng điện khi có nhiễu bất định như mô men tải và các thông số không ổn định Kết quả mô phỏng cho thấy hệ thống duy trì sự ổn định và bền vững trước các thay đổi của thông số theo thời gian cũng như nhiễu tải lớn theo dạng bước nhảy và hình Ramp Cả hai kịch bản mô phỏng đều chứng minh bộ kháng nhiễu được đề xuất hoạt động hiệu quả, cải thiện đáp ứng tốc độ khi có sự thay đổi lớn về tải, đồng thời giảm độ quá điều chỉnh và rút ngắn thời gian xác lập.

KẾT LUẬN VÀ KIẾN NGHỊ

Luận án với đề tài “Nghiên cứu phát triển chip cho hệ điều khiển từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA” đã đạt được những kết quả và đóng góp quan trọng Nghiên cứu này tập trung vào việc phát triển công nghệ chip nhằm tối ưu hóa hệ thống điều khiển từ tính cho động cơ xoay chiều ba pha, sử dụng nền tảng FPGA để nâng cao hiệu suất và độ chính xác trong quá trình điều khiển Những kết quả thu được không chỉ có giá trị thực tiễn mà còn mở ra hướng đi mới cho các nghiên cứu tiếp theo trong lĩnh vực này.

Nghiên cứu và thiết kế thành công chip điều khiển dòng điện từ thông rotor cho động cơ xoay chiều ba pha với cấu trúc linh hoạt, đáp ứng đầy đủ các yêu cầu kỹ thuật đề ra.

Phát triển quy trình thiết kế chip hiệu quả cho việc điều khiển động cơ xoay chiều ba pha dựa trên FPGA, nhằm giảm thiểu đáng kể tài nguyên sử dụng, thời gian thực thi và nâng cao hiệu suất điều khiển.

- Đề xuất cấu trúc điều khiển bền vững cho động cơ đồng bộ nam châm vĩnh cửusử dụng bộ điều khiển kháng nhiễu.

Với kết quả mới của luận án, tác giả có đưa ra những kiến nghị như sau:

Sử dụng các thuật toán FOC như tuyến tính hóa chính xác, nguyên lý phẳng và deadbeat trên nền tảng FPGA giúp nâng cao hiệu suất điều khiển cho động cơ xoay chiều ba pha Việc áp dụng những phương pháp này không chỉ cải thiện độ chính xác mà còn tối ưu hóa khả năng phản hồi của hệ thống điều khiển.

- Xây dựng mô hình vật lý thực nghiệm với cấu trúc hoàn chỉnhđể đánh giá cấu trúc điều khiển trên nền tảng FPGA

Cần thực hiện các thử nghiệm đánh giá các cấu trúc điều khiển trong nhiều kịch bản thử nghiệm khác nhau, bao gồm việc thay đổi mô-men tải và mô-men quán tính.

DANH MỤC CÁC CÔNG TRÌNH ĐÃ CÔNG BỐ CỦA LUẬN ÁN

Lê Nam Dương và Nguyễn Văn Liễn (2017) đã trình bày giải pháp chip chuyên dụng để điều khiển dòng stator cho động cơ xoay chiều ba pha, dựa trên nguyên lý từ thông rotor, tại Hội nghị triển lãm quốc tế lần thứ 4 về Điều khiển và Tự động hóa (VCCA – 2017) diễn ra tại Tp Hồ Chí Minh vào tháng 12 năm 2017.

[2] Trần Văn Phương, Bùi Đăng Quang, Lê Nam Dương, Nguyễn Quang Địch

(2019)“ Xây dựng hệ thống thử nghiệm cho hệtruyền động nam châm vĩnh cửu ”,

Hội nghị triển lãm quốc tếlần thứ5 về Điều khiển và Tự động hóa (VCCA –

[3] Le Nam Duong, Vu Hoang Phuong, Nguyen Văn Lien, Tran Trong Minh, (2021)

“ A Modified Deadbeat Current Controller for Field Oriented Induction Motor Drivers”, The 2021 International Conference on System Science and Engineering (ICSSE), Ho Chi Minh, Viet Nam, pp 241-2458 August 2021

[4] Tung Duong Do, Nam Duong Le, Vu Hoang Phuong, Nguyen Tung Lam

(2022)“Implementation of FOC Algorithm Using FPGA for GaN-based Three Phase Induction Motor Drive”, Bulletin of Electrical Engineering and

Informatics Vol 11, No 2, April 2022, pp 636~645.

[5] Nam Duong Le, Le Quang Linh, Nguyen Tien Huy Cong, Phuong Vu, Tung Lam Nguyen, (2023) “Field-programmable gate array based Field Oriented Control for PMSM Drive”, TELKOMNIKA Telecommunication Computing

Electronics and Control, Vol 21, No 2, April 2023, pp 448~458.

[1] Nguyễn Phùng Quang (2016) “Điều khiển vector truyền động điện xoay chiều ba pha”, Nhà xuất bản Bách Khoa Hà Nội, ISBN:978-604-95-0029-9.

[2] Bigyan Basnet (2017), DSP Based Implementation of Field Oriented Control for Induction Motor Drives, International Journal of Innovations in

Engineering and Technology, vol 8, no 2, pp 179–186.

[3] Y KIRAN and D.P.S.P SWAMY (2014), Field Oriented Control of a Permanent Magnet Synchronous Motor using a DSP, International Journal of

Advanced Research in Electrical, Electronics and Instrumentation Engineering, vol 03, no 10, pp 12364–12378.

[4] A Fratta, G Griffero, and S Nieddu (2004), Comparative analysis among DSP and FPGA-based control capabilities in PWM power converters, IECON

Proceedings (Industrial Electronics Conference), vol 1, pp 257–262.

[5] V.K Pavuluri (2014), Field Oriented Control of Induction Motors Based on

DSP Controller, Master thesis, pp 30–49.

[6] Z Sulaiman, Marizan & Patakor, Fizatul Aini & Ibrahim (2013), Dsp Based

Implementation of Field Oriented Control of Three-Phase Induction Motor Drives, International Journal of Research inEngineering and Technology, vol

[7] N Agrawal and S Samanta (2018), Development of System-On-Chip Based Digital Control for Power Converter Application, 2018 IEEE International

Conference on Power Electronics, Drives and Energy Systems (PEDES), pp

[8] I Bahri, M.W Naouar, E Monmasson, et al.(2008), Design of an FPGA-based real-time simulator for electrical system, 2008 13th International Power

Electronics and Motion Control Conference, EPE-PEMC 2008, pp 1365– 1370.

[9] B Bossoufi, M Karim, A Lagrioui, et al.(2014), FPGA-based implementation nonlinear backstepping control of a PMSM drive, International Journal of

Power Electronics and Drive Systems, vol 4, no 1, pp 12–23.

[10] Y.C Chang and Y.Y Tzou (2007), Design of a digital servo control IC for permanent magnet synchronous motors with linear hall sensors, PESC Record

- IEEE Annual Power Electronics Specialists Conference, pp 599–605.

[11] N Cui, G Yang, Y Liu, et al (2006), Development of an FPGA-based high- performance servo drive system for PMSM, 1st International Symposium on

Systems and Control in Aerospace and Astronautics, vol 2006, pp 881–886.

[12] M Curkovic, K Jezernik, and R Horvat (2013), FPGA-Based Predictive Sliding Mode Controller of a Three-Phase Inverter, IEEE Transactions on Industrial Electronics, vol 60, no 2, pp 637–644.

[13] E Duman, H Can, and E Akin (2014), FPGA based hardware-in-the-loop (HIL) simulation of induction machine model, 16th International Power

Electronics and Motion Control Conference and Exposition, PEMC 2014, no

[14] L He, F Wang, J Wang, et al (2020), Zynq Implemented Luenberger Disturbance Observer Based Predictive Control Scheme for PMSM Drives,

IEEE Transactions on Power Electronics, vol 35, no 2, pp 1770–1778, IEEE.

In their 2019 paper presented at the 58th Annual Conference of the Society of Instrument and Control Engineers of Japan, Hửllthaler, Hagl, and Kennel explore bandwidth enhancements for current control loops utilizing a 100 kHz PWM frequency alongside GaN power semiconductors Their research contributes to advancements in control engineering, emphasizing the significance of high-frequency operation in improving system performance.

[16] L Idkhajine, E Monmasson, and A Maalouf (2010), Extended Kalman filter for AC drive sensorless speed controller - FPGA-based solution or DSP-based solution, IEEE International Symposium on Industrial Electronics, pp 2759– 2764.

[17] L Idkhajine, E Monmasson, and A Maalouf (2009), Fully FPGA-based sensorless control for AC drive using an extended Kalman filter, IECON

Proceedings (Industrial Electronics Conference), pp 2925–2930.

[18] L Idkhajine, E Monmasson, M.W Naouar, et al (2009), Hardware Implementation of Controller for Synchronous Motor Drive using FPGA, IEEE

Transactions on Industrial Electronics, vol 56, no 10, pp 4006–4017

[19] Y Zhang, B Xia, and H Yang, “Performance evaluation of an improved model predictive control with field oriented control as a benchmark,” IET Electric Power Applications, vol 11, no 5 pp 677–687, 2017.

[20] G Herbst, “A simulative study on active disturbance rejection control (ADRC) as a control tool for practitioners,” Electron , vol 2, no 3, pp 246–279, 2013

[21] D E Seborg, T F Edgar, D A Mellichamp, and F J Doyle, Process

Dynamics and Control, JohnWiley & Sons, 2010

[22] A N Tiwari, P Agarwal, and S P Srivastava, “Performance investigation of modified hysteresis current controller withthe permanent agnet synchronous

120 motor drive,” IET Electric Power Applications, vol 4, no 2, pp 101–108,

[23] M Marufuzzaman, M B I Reaz, M A M Ali, and L F.Rahman, “Hardware approach of twoway conversion of floatingpoint to fixed point for current dq

PI controller of FOC PMSMdrive,” Electronics and Electrical Engineering, vol 7, no 123, pp 79–82,2012.

[24] D Wang, M D Ercegovac, and N Zheng, “Design of highthroughputfixed- point complex reciprocal/square-root unit,” IEEE Transactions on Circuits and Systems II, vol 57, no 8, pp.627–631, 2010

[25] E L Oberstar, Fixed-Point Representation & Fractional Math, Oberstar

[26] N P Quang, V T Ha, and T V Trung, “A New Control Design with Dead- Beat Behavior for Stator Current Vector in Three-Phase AC Drives,” Int J Electr Electron Eng., vol 5, no 4, pp 1–8, 2018.

[27] A De Luca and G Ulivi, “Design of an Exact Nonlinear Controller for Induction Motors,” IEEE Trans Automat Contr., vol 34, no 12, pp 1304–

[28] T Ameid, A Menacer, H Talhaoui, I Harzelli, and A Ammar, “Backstepping control for induction motor drive using reduced model in healthy state: Simulation and experimental study,” in 2017 6th International Conference on

Systems and Control, ICSC 2017, 2017, pp 162–167.

[29] L Idkhajine, M.W Naouar, E Monmasson, et al (2007), Fully FPGA-based system on chip solution for current control of AC machine, 2007 European

Conference on Power Electronics and Applications, EPE, pp 1–10.

[30] L Idkhajine, E Monmasson, M.W Naouar, et al (2009), Fully integrated FPGA-based controller for synchronous motor drive, IEEE Transactions on

Industrial Electronics, vol 56, no 10, pp 4006–4017.

[31] J S L G Choi (2021), Modeling and hardware-in-the-loop system realization of electric machine drives — A review, CES Trans Electr Mach Syst, vol 5, no 3, pp 194–201.

[32] B.P Jeppesen, A Crosland, and T Chau (2016), An FPGA-based platform for integrated power and motion control, IECON Proceedings (Industrial

[33] B.P Jeppesen, M Rajamani, and K.M Smith (2019), Enhancing functional safety in FPGA‐based motor drives, The Journal of Engineering, vol 2019, no

[34] I.H Kim and Y.I Son (2017), A modular disturbance observer-based cascade controller for robust speed regulation of PMSM, Journal of Electrical

Engineering andTechnology, vol 12, no 4, pp 1663–1674.

[35] M Kocur, S Kozak, and B Dvorscak (2014), Design and implementation of

FPGA - Digital based PID controller, Proceedings of the 2014 15th

International Carpathian Control Conference, ICCC 2014, pp 233–236.

[36] T Kosan, J Talla, and V Blahnik (2017), EFPGA-based real-time HIL simulator of induction motor drive, Proceedings of the 2016 17th International

Conference on Mechatronics - Mechatronika, ME 2016, Czech Technical University in Prague.

[37] A Kumar, S Tomar, and K.K Gautam (2022), FPGA based PWM Control for

Three Phase Induction Motor, vol 11, no 3, pp 27–33.

[38] Y.S Kung, C.S Chen, K.I Wong, et al.(2005), Development of a FPGA-based control IC for PMSM drive with adaptive fuzzy control, IECON Proceedings

(Industrial Electronics Conference), vol 2005, pp 1544–1549.

[39] Y.S Kung and M.H Tsai (2007), FPGA-based speed control IC for PMSM drive with adaptive fuzzy control, IEEE Transactions on Power Electronics, vol 22, no 6, pp 2476–2486.

[40] Y.S Kung, M.H Tsai, and C.S Chen (2006), FPGA-based servo control IC for PMLSM drives with adaptive fuzzy control, 2006 1st IEEE Conference on

[41] Y.-S Kung, N.P Thanh, and M.-S Wang (2015), Design and simulation of a sensorless permanent magnet synchronous motor drive with microprocessor- based PI controller and dedicated hardware EKF estimator, Applied

Mathematical Modelling, vol 39, no 19, pp 5816–5827.

[42] C.K Lai, Y.T Tsao, and C.C Tsai (2017), Modeling, analysis, and realization of permanent magnet synchronous motor current vector control by MATLAB/simulink and FPGA, Machines, vol 5, no 4.

[43] T Li and Y Fujimoto (2008), FPGA based current controller for high-speed communication and real-time control system, IECON Proceedings (Industrial

[44] X Liu, H Yu, J Yu, et al (2018), Combined Speed and Current Terminal Sliding Mode Control with Nonlinear Disturbance Observer for PMSM Drive,

IEEE Access, vol 6, no c, pp 29594–29601.

[45] Z Luo, Y Li, X Zhang, et al.(2018), Vector control implementation in field programmable gate array for 200 kHz GaN‐based motor drive systems, The

Journal of Engineering, vol 2018, no 13, pp 650–653.

[46] Z Lyu, M Yang, J Long, et al (2019), Current Loop Bandwidth Extension for AC Servo System Based on GaN-HEMT and FPGA, 2019 10th International

Conference on Power Electronics and ECCE Asia (ICPE 2019 - ECCE Asia), pp 1–6, IEEE, May.

[47] V.H.P M C T Quang Bui Dang, Nguyen Dinh Ngoc (2019),Implementation of Frequency-Approach-Based Energy Management for EVs Using Typhoon HIL402, IEEE Veh Power Propuls Conf VPPC, pp 1–6.

[48] J Mailloux, S Simard, and R Beguenane (2007), FPGA implementation of Induction Motor Vector Control using Xilinx System Generator, pp 252–257.

[49] M Marufuzzaman, M.B.I Reaz, L.F Rahman, et al (2014), High-speed current dq PI controller for vector controlled PMSM drive, The Scientific

[50] M Marufuzzaman, M.B.I Reaz, and M.A.M Ali (2010), FPGA implementation of an intelligent current dq PI controller for FOC PMSM drive,

ICCAIE 2010 - 2010 International Conference on Computer Applications and Industrial Electronics, no December, pp 602–605.

[51] D Mohammadi, L Daoud, N Rafla, et al (2016), Zynq-based SoC implementation of an induction machine control algorithm, Midwest

Symposium on Circuits and Systems, vol 0, no October, pp 16–19.

[52] E Monmasson, I Bahri, L Idkhajine, et al (2012), Recent advancements in

FPGA-based controllers for AC drives applications, Proceedings of the

International Conference on Optimisation of Electrical and Electronic Equipment, OPTIM, vol 33, no 0, pp 8–15.

[53] E Monmasson, L Idkhajine, I Bahri, et al.(2010), Design methodology and

FPGA-based controllers for power electronics and drive applications,

Proceedings of the 2010 5th IEEE Conference on Industrial Electronics and Applications, ICIEA 2010, pp 2328–2338.

[54] E Monmasson and M.N Cirstea (2007), FPGA design methodology for industrial control systems - A review, IEEE Transactions on Industrial

[55] E Monmasson, L Idkhajine, and M.W Naouar (2011), FPGA-based controllers, IEEE Industrial Electronics Magazine, vol 5, no 1, pp 14–26.

[56] E Monmasson, S Member, L Idkhajine, et al (2011), FPGAs in Industrial

Control Applications, Industrial Informatics, IEEE Transactions, vol 7, no 2, pp 224–243.

[57] M.W Naouar, E Monmasson, A.A Naassani, et al (2007), FPGA-based current controllers for AC machine drives - A review, IEEE Transactions on

Industrial Electronics, vol 54, no 4, pp 1907–1925.

[58] F Nekoei, Y.S Kavian, and A Mahani (2011), Three-phase induction motor drive by FPGA, 2011 19th Iranian Conference on Electrical Engineering, ICEE

In their 2022 study published in IEEE Access, Q.D Nguyen and colleagues introduce a robust sliding mode control approach that incorporates a novel super-twisting disturbance observer and a fixed-time state observer specifically designed for slotless self-bearing motor systems This innovative methodology aims to enhance the performance and reliability of motor control systems, demonstrating significant advancements in control strategies for electromechanical applications The findings contribute valuable insights into the development of more efficient and robust motor control technologies.

[60] Q Nguyen, H Nguyen, K Nguyen, et al.(2022), Robust Sliding Mode Control for Slotless-Self Bearing Motor System, Journal of Electrical Engineering and

[61] C.P Ooi, W.P Hew, N.A Rahim, et al (2009), FPGA-based field-oriented control for induction motor speed drive, IEICE Electronics Express, vol 6, no

[62] M Payak and S.R Kumbhar (2016), FPGA based PWM control of lnduction motor drive and its parameter estimation, Proceedings of the 2015

International Conference on Applied and Theoretical Computing and Communication Technology, iCATccT 2015, pp 631–635.

[63] G Peng, Y Chen, Z Xiang, et al.(2020), Design and Research of Permanent

Magnet Synchronous Motor Controller and Protection System Based on FPGA, ACM International Conference Proceeding Series, pp 234–238.

In their 2014 paper presented at the 10th International Conference on Intelligent Information Hiding and Multimedia Signal Processing, S.S Perng, C.W Li, M.C Jiang, and colleagues discuss the design and implementation of a drive system for induction motors utilizing FPGA technology The research highlights innovative approaches to enhance motor control and efficiency, contributing valuable insights to the field of intelligent information processing and multimedia applications.

[65] S.S Perng, T.F Wu, M.C Jiang, et al (2017), Based on FPGA method to design and implement for induction motors drive system, Journal of Computers

[66] H Qi and C Gong (2011), Design and research of PMSM control system based on FPGA, Advanced Materials Research, vol 291–294, pp 2875–2881.

[67] L Rassudov, A Balkovoi, A Anuchin, et al.(2016), FPGA implementation of servodrive control system, 2016 57th International Scientific Conference on

Power and Electrical Engineering of Riga Technical University, RTUCON 2016.

[68] A.M Romanov, B V Slaschev, and M.A Volkova (2016), A comparison of hardware implementations of FOC controllers for asynchronous motor drive based on FPGA, 2016 2nd International Conference on Industrial Engineering,

Applications and Manufacturing, ICIEAM 2016 - Proceedings, pp 1–5.

[69] C.A Sepulveda, J.A Munoz, J.R Espinoza, et al (2013), All-on-chip $dq$- frame based D-STATCOM control implementation in a low-cost FPGA, IEEE

Transactions on Industrial Electronics, vol 60, no 2, pp 659–669.

[70] E.C Shin, T.S Park, W.H Oh, et al.(2003), A Design Method of PI Controller for an Induction Motor with Parameter Variation, IECON Proceedings

(Industrial Electronics Conference), vol 1, pp 408–413.

[71] G Srinivas and D.P.V.R Krishna (2020), FPGA Based Vector Control of Induction Motor, International Journal of Engineering and Advanced

[72] F Stubenrauch, J Wittmann, A Kiermayer, et al.(2017), FPGA-based High Dynamic Servo Drive Control with a 200 kHz Gallium Nitride Inverter Keywords Inverter with sine wave filter, pp 1–10.

[73] N Sulaiman, Z.A Obaid, M.H Marhaban, et al (2009), Design and implementation of FPGA-based systems - A review, Australian Journal of Basic and Applied Sciences, vol 3, no 4, pp 3575–3596.

[74] G.H.M Tavares, M.L.G Salmento, W.J Paula, et al (2017), Implementation of a high frequency PWM signal in FPGA for GaN power devices switching,

14th Brazilian Power Electronics Conference, COBEP 2017, vol 2018-Janua, pp 1–7.

[75] M Tiapkin, A Balkovoi, and E Samygina (2020), Current Controller Design of Precision Servo Drive, 2020 27th International Workshop on Electric

Drives: MPEI Department of Electric Drives 90th Anniversary, IWED 2020 - Proceedings, no 1, pp 0–5, IEEE.

[76] A.G Tomas Kosan, Jakub Talla (2018), Design and Verification of FPGA- Based Real-Time HIL Simulator of Induction Motor Drive, vol 644, Springer

[77] M.-F Tsai, C.-S Tseng, and P.-J Cheng (2021), Implementation of an FPGA-

Based Current Control and SVPWM ASIC with Asymmetric Five-Segment Switching Scheme for AC Motor Drives, Energies, vol 14, no 5, p 1462.

[78] B Tufekci, B Onal, H Dere, et al.(2020), Efficient FPGA Implementation of

Field Oriented Control for 3-Phase Machine Drives, 2020 IEEE East-West Design and Test Symposium, EWDTS 2020 - Proceedings, pp 1–5.

[79] S Wendel, A Dietz, and R Kennel (2018), Area-efficient FPGA implementation of finite control set model predictive current control,

Proceedings - 2017 IEEE Southern Power Electronics Conference, SPEC 2017, vol 2018-Janua, pp 1–6.

[80] D Xu, J Tian, H Fan, et al (2020), Research on Servo Drive System of Permanent Magnet Synchronous Motor Based on Zynq, 2020 10th

International Conference on Power and Energy Systems, ICPES 2020, pp 361– 367.

[81] L Yang, Y Luo, M.A Awal, et al.(2019), Application of High Performance

FPGA to Boost Bandwidth of SiC Shunt Active Power Filter, 2019 IEEE Energy Conversion Congress and Exposition, ECCE 2019, pp 6454–6461, IEEE.

[82] S Yu, T Zhang, H Zhang, et al (2018), Research on model based design method of permanent magnet synchronous motor servo system based on FPGA,

Journal of Physics: Conference Series, vol 1074, no 1.

[83] W.-H Chen, ‘‘Disturbance observer based control for nonlinear systems,’’ IEEE/ASME Trans Mechatronics, vol 9, no 4, pp 706–710, Dec 2004.

[84] A T Nguyen, B A Basit, H H Choi and J Jung, "Disturbance Attenuation for Surface-Mounted PMSM Drives Using Nonlinear Disturbance Observ-er- Based Sliding Mode Control," in IEEE Access, vol 8, pp 86345-86356, 2020.

[85] V Giap, H S Vu, Q D Nguyen and S -C Huang, "Disturbance and Uncertainty Rejection-Based on Fixed-Time Sliding-Mode Control for the Secure Communication of Chaotic Systems," in IEEE Access, vol 9, pp

[86] Xilinx on-line documentation Available in www.xilinx.com

[87] J J Rodriguez-Andina, M J Moure, M D Valdes, “Features, design tools, and application domainsof FPGAs”, IEEE Transactions On Industrial

Electronics, vol 54, no 4, pp 1810–1823, August2007

[88] I Grout, “Digital Systems Design with FPGAs and CPLDs”, Elsevier and Newnes, 2008.

[89] Wai-Kai Chen, “The VLSI Handbook, second edition”, University of Illinois Chicago USA, CRCPress, 2007.

[90] E Monmasson, Y A Chapuis, “Contributions of FPGAs to the control of Electrical systems, a Review”, IEEE Industrial Electronics Society Newsletter, vol 49, no 4, pp 8-15, December 2002.

Phụ lục 1: Thông số động cơ

Bảng PL1 Thông số mạch lực Điện áp Udc: 700 V

Tần số đóng cắt: f sw = 100 kHz

Bảng PL2 Thông số động cơIM

Bảng PL2 Thông số động cơPMSM

Phụ lục 2: Chi tiết các bước tính toán tham số động cơ và tham số mô phỏng

 Tính toán bộ điều khiển dòng PI

Với thông số động cơ đã cho ở trên, ta có thể tính hàm truyền của đối tượng dựa theo phương trình (5.5) là sd -3 sd

Chọn tần số phát xung f = 100kHz sw Ta tính toán được thông số của bộ điều khiển dòng điện: i 1

 Tính toán bộ điều khiển tốc độ Điện cảm dọc trục: 𝐿𝐿 𝑠𝑠𝑞𝑞 = 0.0022 H Điện cảm ngang trục: 𝐿𝐿 𝑠𝑠𝑑𝑑 = 0.0022 H Điện trở stator: R s = 0.5 Ω Điện trở rotor: R r = 0.97 Ω

Từ thông 0.1861Wb Điện cảm dọc trục: 𝐿𝐿 𝑠𝑠𝑞𝑞 = 0.0062 H Điện cảm ngang trục: 𝐿𝐿𝑠𝑠𝑑𝑑 = 0.0095 H Điện trở stator: R s = 2.52195 Ω

Thay các giá trị thông số động cơ ta tính được K = 4.0722 Chọn ξ = 0.7 và n 250 ω = , ta tính được các hệ số Kp và Ti là: i

 Tính toán mô hình từ thông

Thay thông số động cơ ta tính được T r = L R r / r =0.19 Chọn T*=0.005

Từ đó, ta tính được thông số bộ điều khiển: Kp= 38 và T i = 0.019.

Phụ lục 3 : Kết quả mô phỏng Để đánh giá hoạt động của bộ điều khiển, mô phỏng được thực hiện với các điều kiện sau:

• t = 0s: Cấp dòng từ hóa cho động cơ

• t = 0.2s: Khởi động động cơ, tăng tốc lên 1500 vòng/phút, đặt tải 1.5N.m

• t = 1s: Đảo chiều quay, tốc độ đặt 200 vòng/phút

• t = 2s: Giảm tốc độ và mômentải về 0

 Trường hợp động cơ IM

Hình PL.1 Đáp ứng tốc độ và lượng đặt (rad/s)

Hình PL.2 Đáp ứng mômen và lượng đặt (Nm)

Hình PL.3 Đáp ứng từ thông và lượng đặt (Wb)

Hình PL.4 Đáp ứng dòng i sd và lượng đặt (A)

Hình PL.5 Đáp ứng dòng i sq và lượng đặt (A)

Hình PL.6 Đáp ứng dòng i abc (A)

 Trường hợp động cơ PMSM

Hình PL.7 Đáp ứng tốc độ và lượng đặt (rad/s)

Hình PL.8 Đáp ứng mômen và lượng đặt (Nm)

Hình PL.9 Đáp ứng dòng isq và lượng đặt (A)

Hình PL.10 Đáp ứng dòng i sd và lượng đặt (A)

Hình PL.11 Đáp ứng dòng i abc (A)

Phụ lục 4: Kít FPGA Z7 20 và Triển khai các thuật toán bằng ngôn ngữ VHDL trên nền tảng FPGA

FPGA (Field Programmable Gate Array) là công nghệ vi mạch tích hợp có thể lập trình, cho phép người dùng tái cấu trúc IC một cách linh hoạt Thuật ngữ "Field Programmable" đề cập đến khả năng người kỹ sư có thể dễ dàng hiện thực hóa thiết kế mà không phụ thuộc vào quy trình sản xuất hay cấu trúc phần cứng phức tạp Đặc điểm này đã biến FPGA thành một công nghệ quan trọng, mang lại sự thay đổi lớn trong lĩnh vực điện tử số hiện đại.

Công nghệ FPGA giải quyết những vấn đề như yêu cầu tính toán phức tạp; phương pháp điều khiển và bộ biến đổi NLĐM đã đặt ra ở các chương 3

FPGA có tốc độ tính toán vượt trội nhờ vào cấu trúc phần cứng cho phép thực hiện các phép tính và quá trình song song Điều này giúp FPGA đáp ứng hiệu quả các yêu cầu về khối lượng tính toán lớn trong thời gian ngắn.

- Nhờ khả năng tái cấu trúc một cách linh hoạt tùy vào mục đích sử dụng người dùng, FPGA có khả năng cung cấp số lượng lớn kênh PWM.

• Một số ưu điểm của kit Zybo Z7-20:

- Bộ nhớ 1G DDR3L 32 bit với tần số 1066MHz, 8 kênh DMA và 4 cổng Slave AXI3 hiệu suất cao.

- Kết nối các ngoại vi băng thông cao: Ethernet 1G, USB 2.0, SDIO.

- Kết nối với các ngoại vi băng thông thấp: SPI, UART, CAN I2C.

- Có thể lập trình qua cổng JTAG, flash Quad- SPI 16MB và thẻ micro SD.

- Bộ xử lý lõi kép Cortex- A9 tần số hoạt động 667 MHz.

- Nhân FPGA Artix- 7 logic khả trình.

• Các thông số kĩ thuật của nhân FPGA Artix-7:

- ADC on- chip với tần số trích mẫu 1 MSPS on- chip.

- 53 200 khối Look-up Table( LUTs).

- 4 xung nhịp clock khi hoạt động.

PL 4.2 Bodule mô phỏng RTL

Cấu trúc vi điều khiển trong thiết kế chương trình điều khiển vào FPGA được chia thành các khối nhỏ, mỗi khối đảm nhiệm một chức năng hoặc thực hiện một phép toán cụ thể Các khối chức năng này được lập trình thành mạch phần cứng dưới dạng RTL – Module sử dụng ngôn ngữ VHDL Thiết kế và chức năng của các RTL – Module tương tự như khối MATLAB-Function trong MATLAB-Simulink, với minh họa RTL – Module được thực hiện trong Vivado.

Mỗi RTL – Module đảm nhận một chức năng riêng biệt và vận hành theo kiến trúc đường ống (pipelined structure) Cấu trúc chung của một RTL – Module bao gồm các thành phần cần thiết để thực hiện nhiệm vụ của nó.

- Clk: xung nhịp clock hoạt động cho RTL – Module.

- Reset: khi reset = 0 thì các giá trị tính toán của RTL – Modulesẽ đưa về khởi tạo.

Khi tín hiệu start được thiết lập bằng 1, khối RTL – Module sẽ phát sinh các tín hiệu cần thiết để thực hiện các quá trình tính toán Tín hiệu start chỉ được giữ ở mức 1 trong một chu kỳ clock, sau đó sẽ trở về mức logic 0 Do đó, khối RTL – Module chỉ có khả năng thực hiện tính toán trong một số chu kỳ nhất định, tùy thuộc vào mục đích của người dùng.

- Datain, dataout: là đường dữ liệu đầu vào, đầu ra của khối.