THIẾT KẾ MẠCH KHUẾCH ĐẠI ĐA TẦNG (3 TẦNG) VỚI TÍN HIỆU VÀO NHỎ

Mạch khuếch đại tầng là một mạch có hai giai đoạn bao gồm một mạch khuếch đại siêu dẫn tiếp theo là một mạch khuếch đại đệm. Mạch này có rất nhiều ưu điểm so với các mạch khuếch đại đơn như cách ly đầu ra tốt hơn, cực cửa điều khiển dòng điện tốt hơn, băng thông được cải thiện, trở kháng đầu vào cao hơn, trở kháng đầu ra cao hơn, ổn định hơn, tỷ lệ hàng loạt cao hơn vv... Lý do đằng sau sự gia tăng băng thông là làm giảm hiệu ứng Miller. Mạch khuếch đại tầng thường được xây dựng lên bằng cách sử dụng FET (transistor trường) hoặc BJT (transistor lưỡng cực). Giai đoạn đầu sẽ được dẫn ở chế độ nguồn thông thường chế độ cực phát chung và giai đoạn khác thì sẽ được dẫn ở chế độ cơ sở phổ biến chế độ cực phát chung.

ĐẠI HỌC CẦN THƠ TRƯỜNG BÁCH KHOA KHOA ĐIỆN TỬ - VIỄN THÔNG -∞∞ - BÁO CÁO ĐỒ ÁN MÔN TT MẠCH TƯƠNG TỰ (CT135) ĐỒ ÁN 01 - ĐỀ TÀI SỐ 3: THIẾT KẾ MẠCH KHUẾCH ĐẠI ĐA TẦNG (3 TẦNG) VỚI TÍN HIỆU VÀO NHỎ Nhóm: N01-CT3 Sinh viên thực hiện: Tiểu nhóm: 01 Cần Thơ, ngày 10 tháng 10 năm 2020 I ĐỀ TÀI VÀ YÊU CẦU Đề tài : Đồ án - Đề tài số 3: Thiết kế mạch khuếch đại đa tầng (3 tầng) với tín hiệu vào nhỏ 2.Yêu cầu :  Dùng BJT NPN (cho tầng) liên lạc tụ điện với tầng đầu cuối ráp theo kiểu cực phát chung, tầng ráp theo kiểu cực thu chung cho độ lợi toàn mạch: AVT khoảng 100  Dùng nguồn VCC = +12V Linh kiện sử dụng: - Transistor NPN : C1815 - Điện trở : 33kΩ, 5.6kΩ, 4.7kΩ, 330Ω, 100Ω, 560Ω, 1MΩ, 1kΩ - Tụ điện : 47µF, 100µF II THIẾT KẾ MẠCH: Chọn dạng mạch thiết kế:  Tầng ráp theo kiểu cực phát chung, chọn phân cực theo kiểu cầu chia điện  Tầng ráp theo kiểu cực thu chung, chọn phân cực theo kiểu hồi tiếp điện Thiết kế mạch phân cực:  Điều kiện thiết kế mạch:  Nguồn Vcc=+12V  VCE # Vcc = 6V  VE # Vcc = 1V 10  Ic = 1mA  β = 100  re = 26𝑚𝑉 𝐼𝑐 = 26 Ω  Tính tốn phân cực tầng theo kiểu cầu chia điện thế: Ta có RE = 𝑉𝐸 𝐼𝐸 = 1kΩ VC = VCE + VE = 7V  RC = 𝑉𝑐𝑐−𝑉𝑐 𝐼𝑐 = kΩ  Chọn Rc = 4.7 kΩ *Xét βRE≥ 10R2  Chọn R2=5.6 kΩ VB = VBE + VE = 1.7V VB = VCC 𝑅2 𝑅1 +𝑅2 = 1.7V  R1=33 kΩ (Chọn R1=33 kΩ)  Tính tốn phân cực tầng theo kiểu hồi tiếp điện thế: Ta có RE2 = 𝑉𝐸 𝐼𝐸 = 1kΩ VB2 = VBE + VE = 1.7V  RB2 = 𝑉𝑐𝑐−𝑉𝐵2 𝐼𝑐 /𝛽 = 100 kΩ  Chọn RB2 = 100 kΩ III TÍNH KHUẾCH ĐẠI *Theo yêu cầu đề tài: AVT = AV1 AV2 AV3 * Do tầng lắp theo kiểu cực phát chung nên Av≈ −𝑅𝐶 𝑅𝐸 +𝑟𝑒 * Để đạt độ lợi theo yêu cầu ta tách RE1 thành điện trở RE11 RE12 mắc nối tiếp, RE3 thành điện trở RE31 RE32 mắc nối tiếp * Tầng chọn AV1=-10 Do điện trở Zi2=RB2 tầng lớn so với RC1 nên trở tương đương (Zi2 // RC1 )≈RC1 => Khi đó: AV1 = −𝑅𝐶1 𝑅𝐸11 +𝑟𝑒 = -10 => RE11 = 444 Ω (Chọn RE11= (330+100)Ω) => RE12 = 570 Ω (Chọn RE12= 560 Ω) * Tầng mạch cực thu chung nên AV2≈ * Tầng chọn AV3=-5 => Khi đó: AV3 = 𝑅𝐸 𝑅𝐸 +𝑟𝑒 −𝑅𝐶3 𝑅𝐸31 +𝑟𝑒 ≈1 = -10 => RE31 = 444 Ω (Chọn RE31= (330+100)Ω) => RE32 = 570 Ω (Chọn RE12= 560 Ω) Mạch tương đương xoay chiều Theo mạch tương đương xoay chiều, ta có tầng 3: Av1,3 = 𝑉𝑜 𝑉𝑖 = −𝑅𝑐 −𝑅𝑒+𝑟𝑒 (2) Thế RC = 4.7kΩ, RE=430Ω re = 26 vào (2), ta được: Av1,3 = 𝑉𝑜 𝑉𝑖 =-10 Theo mạch tương đương xoay chiều, ta có tầng 2: Av2 = 𝑉𝑜 𝑉𝑖 = 𝑅𝑒 𝑅𝑒+𝑟𝑒 ≈1 IV MẠCH HỒN CHỈNH Mơ Multisim Kết mô Kết quả: Mạch hoạt động ổn định.Tuy nhiên, độ lợi điện Av gần khoảng 100 theo yêu cầu đề Nhận xét: Để mạch hoạt động tốt thực tế ta nên chọn giá trị phù hợp để tín hiệu có sai lệch bị nhiễu khơng ảnh hưởng lớn đến mạch 2.Vẽ mạch in Mạch thực tế Kq mp tt