Giáo trình kỹ thuật xung số

Trong những năm gần đây công nghệ vi điện tử phát triển rất mạnh mẽ. Sự ra đời của các vi mạch cỡ lớn, cực lớn với giá thành giảm nhanh, khả năng lập trình ngày càng cao đã mang lại những thay đổi sâu sắc trong ngành kỹ thuật điện tử. Ngày nay, trong kỹ thuật kỹ thuật vô tuyến điện có rất nhiều thiết bị công tác trong một chế độ đặc biệt là chế độ xung. Các thiết bị xung được ứng dụng rộng rãi trong nhiều lĩnh vực khoa học kỹ thuật hiện đại như: thông tin, điều khiển, ra đa, vô tuyến truyền hình, điện tử ứng dụng, điều khiển tự động hóa trong công nghiệp ...Ở những mức độ khác nhau chúng đã và đang thâm nhập vào tất cả các thiết bị điện tử thông dụng và chuyên dụng. Giáo trình Kỹ thuật xung số được biên soạn nhằm đáp ứng nhu cầu tiếp cận kỹ thuật hiện đại và được biên soạn theo chương trình khung của Bộ giáo dục và đào tạo. Giáo trình được làm tài liệu giảng dạy cho chuyên nghành điện công nghiệp ở cấp Đại học, Cao đẳng. Trung cấp. Giáo trình cũng có thể làm tài liệu tham khảo cho các kỹ thuật viên, công nhân ngành điện công nghiệp. Nhằm trang bị cho bạn đọc nền kiến thức tốt nhất để tiếp cận nhanh chóng với các thiết bị xung số, bằng những kinh nghiệm tác giả đúc kết được từ thực tiễn trên các máy công nghệ điều khiển số hiện đại và từ thực tế giảng dạy cũng như tham khảo một số tài liệu đáng tin cậy trong nước và tài liệu dự án, tác giả đã biên soạn ra quyển giáo trình này. Nội dung giáo trình gồm: Phần I: Kỹ thuật xung: gồm 03 chương. Chương 1: Các khái niệm cơ bản Chương 2: Mạch dao động đa hài Chương 3: Mạch hạn chế biên độ và ghim áp PhầnII: Kỹ thuật số: gồm 07 chương Chương 1: Đại cương Chương 2: Flip – Flop Chương 3: Mạch đếm và thanh ghi Chương 4: Mạch logic MSI Chương 5: Họ vi mạch TTL CMOS Chương 6: Bộ nhớ Chương 7: Kỹ thuật ADC – DAC. Hướng dẫn sử dụng giáo trình: Để có thể thông hiểu được những kiến thức trong giáo trình này người đọc phải có những kiến thức căn bản về một số linh kiện điện tử, đo lường điện tử, điện tử cơ bản mới có thể hiểu đựơc các kiến thức trong giáo trình. Quá trình biên soạn giáo trình, không thể tránh khỏi những thiếu sót. Rất mong sự đóng góp của các độc giả gần xa. Hồ Chí Minh, ngày 25 tháng 03 năm 2023 Chủ biên: Trần Xuân Hiệu

TRẦN XUÂN HIỆU GIÁO TRÌNH KỸ THUẬT XUNG – SỐ NĂM 2022 LỜI GIỚI THIỆU Trong năm gần công nghệ vi điện tử phát triển mạnh mẽ Sự đời vi mạch cỡ lớn, cực lớn với giá thành giảm nhanh, khả lập trình ngày cao mang lại thay đổi sâu sắc ngành kỹ thuật điện tử Ngày nay, kỹ thuật kỹ thuật vơ tuyến điện có nhiều thiết bị công tác chế độ đặc biệt chế độ xung Các thiết bị xung ứng dụng rộng rãi nhiều lĩnh vực khoa học kỹ thuật đại như: thông tin, điều khiển, đa, vơ tuyến truyền hình, điện tử ứng dụng, điều khiển tự động hóa cơng nghiệp Ở mức độ khác chúng thâm nhập vào tất thiết bị điện tử thông dụng chuyên dụng Giáo trình Kỹ thuật xung - số biên soạn nhằm đáp ứng nhu cầu tiếp cận kỹ thuật đại biên soạn theo chương trình khung Bộ lao động thương binh xã hội Giáo trình làm tài liệu giảng dạy cho nghề điện cơng nghiệp cấp trình độ Cao đẳng Giáo trình làm tài liệu tham khảo cho kỹ thuật viên, công nhân ngành điện công nghiệp Nhằm trang bị cho bạn đọc kiến thức tốt để tiếp cận nhanh chóng với thiết bị xung - số, kinh nghiệm tác giả đúc kết từ thực tiễn máy công nghệ điều khiển số đại từ thực tế giảng dạy tham khảo số tài liệu đáng tin cậy nước tài liệu dự án, tác giả biên soạn giáo trình Nội dung giáo trình gồm: Phần I: Kỹ thuật xung: gồm 03 chương Chương 1: Các khái niệm Chương 2: Mạch dao động đa hài Chương 3: Mạch hạn chế biên độ ghim áp PhầnII: Kỹ thuật số: gồm 07 chương Chương 1: Đại cương Chương 2: Flip – Flop Chương 3: Mạch đếm ghi Chương 4: Mạch logic MSI Chương 5: Họ vi mạch TTL - CMOS Chương 6: Bộ nhớ Chương 7: Kỹ thuật ADC – DAC Hướng dẫn sử dụng giáo trình: Để thơng hiểu kiến thức giáo trình người đọc phải có kiến thức số linh kiện điện tử, đo lường điện tử, điện tử hiểu đựơc kiến thức giáo trình Quá trình biên soạn giáo trình, khơng thể tránh khỏi thiếu sót Rất mong đóng góp độc giả gần xa Hồ Chí Minh, ngày 25 tháng 03 năm 2023 Chủ biên: Trần Xuân Hiệu MỤC LỤC LỜI GIỚI THIỆU MỤC LỤC PHẦN I: KỸ THUẬT XUNG CHƯƠNG 1: CÁC KHÁI NIỆM CƠ BẢN Định nghĩa xung điện, tham số dãy xung 1.1 Định nghĩa 1.2 Các thông số xung điện dãy xung Tác dụng R-C xung 12 2.1 Tác dụng R-C xung 12 2.2 Tác dụng mạch R-L xung 12 Tác dụng mạch R-L-C xung 13 CHƯƠNG 2: MẠCH DAO ĐỘNG ĐA HÀI 14 Mạch dao động đa hài không ổn 14 1.1 Mạch dao động đa hài không ổn dùng tranzisto 14 1.2 Mạch dao động đa hài dùng không ổn dùng IC 555 16 1.3 Mạch dao động đa hài dùng cổng logic: 19 Mạch đa hài đơn ổn 20 2.1 Mạch đa hài đơn ổn dùng tranzistor 20 2.2 Mạch đa hài đơn ổn dùng IC NE555: 23 2.3 Mạch đa hài dùng cổng logic: 25 Mạch đa hài lưỡng ổn 25 3.1 Mạch đa hài lưỡng ổn dùng tranzistor 25 3.2 Mạch đa hài lưỡng ổn dùng IC 555 27 3.3 Mạch đa hài lưỡng ổn dùng cổng logic 30 Mạch SCHMITT – TRIGGER 32 4.1 Mạch Schmitt – trigger dung tranzistor 32 4.2 Mạch Schmitt trigger dùng cổng logic 33 CHƯƠNG 3: MẠCH HẠN CHẾ BIÊN ĐỘ VÀ GHI ÁP 34 Mạch hạn chế biên độ 34 1.1 Khái niệm 34 1.2 Mạch hạn biên dùng Điốt 34 1.3 Mạch hạn biên dùng tranzistor 36 Mạch ghim áp 37 2.1 Mạch ghim áp dùng Diode 38 2.2 Mạch ghim đỉnh tín hiệu mức không 40 2.3 Mạch ghim áp dùng transistor (hình 3.28) 43 PHẦN II: KỸ THUẬT SỐ 44 CHƯƠNG 1: ĐẠI CƯƠNG 44 Tổng quan mạch tương tự số 44 1.1 Định nghĩa 44 1.2 Ưu nhược điểm kỹ thuật số so với kỹ thuật tương tự 44 Hệ thống số mã số 45 2.1 Hệ thống số thập phân 45 2.2 Hệ thống số nhị nhân 45 2.3 Hệ thống số bát phân 45 2.4 Hệ thống số thập lục phân 46 2.5 Mã BCD 46 2.6 ASCII 46 Các cổng logic 48 3.1 Cổng AND 48 3.2 Cổng OR 49 3.3 Cổng NOT 49 3.4 Cổng NAND 50 3.5 Cổng NOR 51 3.6.Cổng EX-OR 52 3.7 Cổng EX – NOR 53 3.8 Cổng đệm (BUFFER) 54 Biểu thức logic mạch điện 54 4.1 Mạch điện biểu diễn biểu thức logic 54 4.2 Xây dựng biểu thức logic theo mạch điện cho trước 55 Đại số BOOL định lý DEMORGAN 55 5.1 Hàm Bool biến 57 5.2 Hàm Bool nhiều biến 57 5.3 Định lý Demorgan 57 Đơn giản biểu thức logic 57 6.1.Đơn giản biểu thức logic phương pháp đại số 58 6.2 Rút gọn biểu thức logic bìa Karnaugh 58 Phương pháp thiết kế mạch logic 60 Giới thiệu IC 61 CHƯƠNG 2: FLIP – FLOP 64 FLIP - FLOP S –R 64 2.1.FF sử dụng cổng NAND 64 2.2 FF S- R dùng cổng NOR 65 2.3 FF S-R tác động theo xung lệnh 66 FLIP-FLOP J-K 67 3.1 Flip - Flop JK 67 3.2 Flip - Flop JK Master Slave 68 3.3 FLIP –FLOP T 69 FLIP - FLOP D 70 4.1 Cấu trúc 70 4.2 Nguyên lý hoạt động 70 4.3 Phương trình 70 4.4 Bảng trạng thái 70 Flip – Flop với ngõ vào Preset Clear 70 CHƯƠNG 3: MẠCH LOGIC MSI 72 Mạch mã hóa 72 1.1 Sơ đồ khối tổng quát 72 1.2 Mạch mã hóa từ sang 72 1.3 Mạch mã hóa từ sang 73 1.4 Mạch mã hóa ưu tiên 74 Mạch giải mã (Decoder) 76 2.1 Đặc điểm chung 76 2.2 Mạch giải sang 76 2.3 Mạch giải mã sang 78 2.4 Mạch giải mã BCD sang thập phân 80 2.5 Mạch giải mã BCD sang led đoạn 81 2.6 Mạch giải mã BCD sang thị tinh thể lỏng 83 Mạch ghép kênh 84 3.1 Tổng quát 84 3.2 Mạch ghép kênh sang 85 3.3 Mạch ghép kênh sang 1(mux : 1) 86 Mạch tách kênh 87 4.1 Tổng quát 87 4.2 Mạch tách kênh sang 87 4.3 Mạch tách kênh sang (Dmux : 8) 88 Mở rộng ngõ vào cho mạch tổ hợp 90 Tạo kiểm Parity 90 Phép toán logic 92 7.1 Phép so sánh (comparator) 92 7.2 Phép cộng: 96 7.3 Phép trừ 98 7.4 Phép nhân 99 CHƯƠNG 4: MẠCH ĐẾM VÀ THANH GHI 102 Mạch đếm thời gian 102 1.1 Mạch đếm lên không đồng 102 1.2 Mạch đếm xuống không đồng 104 1.3 Mạch đếm lên, đếm xuống không đồng 105 1.4 Mạch đếm không đồng chia n tần số 107 1.5 Mạch đếm đồng 107 1.6 Mạch đếm vòng 110 1.7 Mạch đếm vòng xoắn (jonhson) 112 1.8 Mạch đếm với số đặt trước 113 Thanh ghi 114 2.1 Thanh ghi vào nối tiếp song song dịch phải 114 2.2 Thanh ghi vào nối tiếp song song dịch trái 115 2.3 Thanh ghi vào song song song song 116 Giới thiệu IC đếm ghi 117 CHƯƠNG 5: HỌ VI MẠCH TTL VÀ CMOS 119 Cấu trúc thông số TTL 119 1.1 Cơ sở việc hình thành cổng logic họ TTL 119 1.2 Cấu trúc họ TTL: 119 1.3 Nhận dạng, đặc điểm, thông số 119 1.4 TTL Schottky 120 1.5 TTL có cực thu hở 121 1.6 TTL có ngõ ba trạng thái 122 Cấu trúc thông số CMOS 123 2.1 Đặc trưng vi mạch số họ CMOS 123 2.2 Cấu trúc COMS cổng logic 123 2.3 Các thông số vi mạch số họ CMOS 124 Giao tiếp TTL VÀ CMOS 125 3.1 TTL kích thích CMOS 125 3.2 CMOS thích TTL 126 CHƯƠNG 6: BỘ NHỚ 134 ROM 134 1.1 Cấu trúc ROM 134 1.2 Cấu trúc ma trận nhớ 138 1.3 Cấu trúc tế bào ROM 139 1.4 Cấu trúc tế bào PROM 141 1.5 EPROM 142 RAM 143 2.1 Cấu trúc RAM 143 2.2 Cấu trúc tế bào RAM 144 Mở rộng dung lượng nhớ 146 3.1 Phương pháp mở rộng số đường địa 146 3.2 Phương pháp mở rộng số đường liệu 147 Giới thiệu IC 148 CHƯƠNG 7: KỸ THUẬT ADC - DAC 155 Mạch chuyển đổi số - tương tự (DAC) 155 1.1 Tổng quát chuyển đổi DAC 155 1.2 Thông số kỹ thuật chuyển đổi DAC 155 1.3 Mạch DAC dùng điện trở có trị số khác 156 1.4 Mạch DAC dùng điện trở có trị số khác 157 1.5 Mạch DAC dùng điện trở R 2R 157 Mạch chuyển đổi tương tự - số (ADC) 158 2.1 Tổng quát chuyển đổi ADC 158 2.2 Mạch lấy mẫu giữ 158 2.3 Mạch ADC dùng điện áp tham chiếu nấc thang 159 2.4 Mạch ADC gần liên tiếp 160 2.5 Mạch ADC chuyển đổi song song 160 TÀI LIỆU THAM KHẢO 163 PHẦN I: KỸ THUẬT XUNG CHƯƠNG 1: CÁC KHÁI NIỆM CƠ BẢN Định nghĩa xung điện, tham số dãy xung Tín hiệu biến đổi đại lượng điện (dòng điện hay điện áp) theo thời gian, chứa đựng thơng tin Tín hiệu chia làm loại: tín hiệu liên tục (tín hiệu tuyến tính) tín hiệu gián đoạn (tín hiệu xung) Trong tín hiệu hình sin xem tín hiệu tiêu biểu cho loại tín hiệu liên tục, có đường biểu diễn hình 1-1 Ngược lại tín hiệu hình vng xem tín hiệu tiêu biểu cho loại tín hiệu khơng liên tục hình 1-2 Hình 1.1: Tín hiệu hình sin Hình 1.2: Tín hiệu hình vng 1.1 Định nghĩa Xung điện tín hiệu điện có giá trị biến đổi gián đoạn khoảng thời gian ngắn so sánh với q trình độ mạch điện Xung điện kỹ thuật chia làm loại: loại xung xuất ngẫu nhiên mạch điện, mong muốn, gọi xung nhiễu, xung nhiễu thường có hình dạng (Hình 1.3) (u,t) (u,t) (u,t) t t Hình 1.3: Các dạng xung nhiễu Các dạng xung tạo từ mạch điện thiết kế thường có số dạng bản: t (u,t) (u,t) t (u,t) t (u,t) t Hình 1.4: Các dạng xung mạch điện thiết kế 1.2 Các thông số xung điện dãy xung a Các tham số xung điện: Dạng xung vng lý tưởng trình bày t U, I off t on Hình 1.5: Các thông số xung + Độ rộng xung: thời gian xuất xung mạch điện, thời gian thường gọi thời gian mở ton Thời gian khơng có xuất xung gọi thời gian nghỉ t off + Chu kỳ xung: khỏang thời gian lần xuất xung liên tiếp, tính theo cơng thức: T= t on + t off (1.1) Tần số xung tính theo cơng thức: f= T (1.2) + Độ rỗng hệ số đầy xung: - Độ rỗng xung tỷ số chu kỳ độ rộng xung, tính theo cơng thức: Q= T Ton (1.3) - Hệ số đầy xung nghịch đảo độ rỗng, tính theo cơng thức: n= Ton T (1.4) Trong thực tế, người ta quan tâm đến tham số này, người ta quan tâm thiết kế nguồn kiểu xung, để đảm bảo điện áp chiều tạo sau mạch chỉnh lưu, mạch lọc mạch điều chỉnh cho mạch điện cấp đủ dịng, đủ cơng suất, cung cấp cho tải + Độ rộng sườn trước, độ rộng sườn sau: Trong thực tế, xung vuông, xung chữ nhật khơng có cấu trúc cách lí tưởng Khi đại lượng điện tăng hay giảm để tạo xung, thường có thời gian tăng trưởng (thời gian độ)nhất mạch có tổng trở vào nhỏ có thành phần điện kháng nên sườn trước sau khơng thẳng đứng cách lí tưởng Do thời gian xung tính theo cơng thức: ton = tt + tđ + ts Trong đó: ton: Độ rộng xung tt : Độ rộng sườn trước tđ : Độ rộng đỉnh xung ts : Độ rộng sườn sau (1.5) U,I Sườn trước đỉnh xung Sườn sau t Hình 1.6: Cách gọi tên cạnh xung Độ rộng sườn trước t1 tính từ thời điểm điện áp xung tăng lên từ 10% đến 90% trị số biên độ xung độ rộng sườn sau t2 tính từ thời điểm điện áp xung giảm từ 90% đến 10% trị số biên độ xung Trong xét trạng tháI ngưng dẫn hay bão hòa mạch điện điều khiển Ví dụ, xung nhịp điều khiển mạch logic có mức cao H tương ứng với điện áp +5V Sườn trước xung nhịp tính từ xung nhịp tăng từ +0,5V lên đến +4,5V sườn sau xung nhịp tính từ xung nhịp giảm từ mức điện áp +4,5V xuống đến +0,5V 10% giá trị điện áp đáy đỉnh xung dùng cho việc chuyển chế độ phân cực mạch điện Do mạch tạo xung nguồn cung cấp cho mạch địi hỏi độ xác tính ổn định cao + Biên độ xung cực tính xung: Biên độ xung giá trị lớn xung với mức thềm 0V (U, I) Max (Hình 1.7) Hình mơ tả dạng xung tăng thời gian quét máy sóng Lúc ta thấy vach nằm song song (Hình 1.7b) khơng thấy vạch hình thành sườn trước sườn sau xung nhịp Khi giảm thời gian quét ta thấy rõ dạng xung với sườn trước sườn sau xung (Hình 1.7c) Hình 1.7: Xung vng hình máy sóng a Xung vng lý tưởng; b xung vuông tăng thời gian quét; c xung vuông giảm thời thời gian quét 10 Dạng Đọc Chương trình Xác định Chương trình hãm Chuẩn VIL VIL Pulse VIL VIH VIH VIL VPP VIL VPP X VPP VCC VCC VCC VCC VCC Q0 – Q7 Dữ liệu Dữ liệu vào Dữ liệu Hi-Z Hi-Z (d) Chi chú: VIL = TTL LOW; VIH = TTL HIGH; X = Không quan tâm; VPP = 21V danh định Hình 6.18: (a) Kí hiệu logic EPROM M2732A; (b) Sơ đồ chân; (c) Vỏ EPROM với cửa sổ tia tử ngoại; (d) Chế độ hoạt động EPROM M2732A 4.2 Chip EPROM M27C64A IC EPROM M27C62A loại EPROM có dung lượng lớn 8Kx8 thời gian truy xuất 150ns Đây loại EPROM phổ biến thị trường, có hai dạng vỏ khác để người dùng chọn lựa tuỳ theo nhu cầu Hình 6.19 minh họa ký hiệu logic chức chân EPROM M27C64A Hình 6.19 Chức chân A0 – A12 Địa ngõ vào Q0 – Q7 Dữ liệu Kích hoạt chíp Kích hoạt ngõ Chương trình VPP Cung cấp chương trình VCC Điện áp cung cấp VSS Nhóm Hình 6.20: Ký hiệu logic EPROM chức chân EPROM M27C64A 149 Chế độ hoạt động EPROM M27C64A bảng hình 6.21 Dạng A9 VPP Q0 – Q7 Đọc VIL VIL VIH X VCC Dữ liệu Khóa ngõ VIL VIH VIH X VCC Hi-Z Chương trình VIL VIH VIL Pulse X VCC Dữ liệu vào Xác định VIL VIL VIH X VPP Dữ liệu Chương trình hãm VIH X X X VPP Hi-Z Chuẩn VIH X X X VCC Hi-Z Tín hiệu điện VIL VIL VIH VID VCC Mã Hình 6.21: Các chế độ hoạt động EPROM M27C64A Hình 6.22: Các dạng vỏ sơ đồ chân tương ứng 4.3 IC SRAM MCM6264C Một loại IC SRAM thực tế dàn có mặt thị trường MCM6264C CMOS 8Kx8 với chu kỳ đọc chu kỳ ghi 12ns, công suất tiêu thụ chế độ 150 standby 100mW Sơ đồ chân hình dạng IC minh họa hình 6.23 (a) loại hình dáng MCM6264C (b) sơ đồ chân MCM6264C Cấu trúc bên IC SRAM hình 6.23 Ở có 13 đầu vào địa đường vào/ra liệu đầu vào điều khiển định chế độ vận hành thiết bị, theo bảng chế độ hoạt động hình 6.24 Hình 6.23: 151 Hình 6.24: Cấu trúc bên IC SRAM MCM6264C Bảng chế độ hoạt động H X L L L E2 X L H H H X X H L X X X H H L Dạng Dịng điện VCC Khơng chọn ISB1, ISB2 Khơng chọn ISB1, ISB2 Khóa ngõ ICCA Đọc ICCA Ghi ICCA (a) Ngõ High-Z High-Z High-Z DOUT High-Z Chu kỳ Chu kỳ đọc Chu kỳ ghi Tên chân A0 – A12…………… Địa ngõ vào DQ0 – DQ7 … … Dữ liệu ngõ vào/ra ………………….…… Kích hoạt viết ……………… …… Kích hoạt ngõ , E2…………….…… Kích hoạt chip VCC …………….… Nguồn cấp (+5V) VSS ……………….……… Nguồn 0V (b) Hình 6.25: (a) Bảng chế độ hoạt động ,(b) Tên chân Đầu vào đầu vào mức thấp cho phép ghi liệu vào RAM, với điều kiện RAM chọn hai đầu vào E tích cực 152 mức cao cho phép hoạt động đọc, miễn linh kiện phải chọn đệm đầu kích hoạt = LOW Khi không chọn linh kiện trở vào chế độ lượng thấp, khơng có đầu vào có hiệu lực 4.4 IC DRAM TMS44100 Hiện thị trường có mặt IC DRAM TMS44100 4Mx1 hãng Texas Intruments Sơ đồ chân chức chân minh họa hình 6.26 Hình 6.26a: Sơ đồ chân chức chân DRAM MTS44100 Hình 6.26b: Là sơ đồ cấu trúc bên IC DRAM TMS44100 Một mảng ô nhớ xếp thành 2048 hàng x 2048 cột Bộ giải mã địa chỉ, lần chọn hàng nên xem giải mã 2048 Do đường địa dồn kênh nên tồn 22 bit địa khơng thể xuất lúc Một điều lưu ý là, có 11 đường địa chúng phải đến ghi địa hàng lẫn ghi địa cột Mỗi ghi địa chứa 153 nửa địa 22 bit Thanh ghi hàng lưu trữ nửa trên, ghi cột lưu trữ nửa Hai đầu vào xung chọn (strobe) quan trọng chi phối thời điểm thông tin địa chốt lại Đầu vào chọn địa hàng đếm nhịp ghi địa hàng 11 bit Đầu vào chọn địa cột đếm nhịp ghi địa cột 11 bit Hình 6.27: Biểu đồ thời gian Một địa 22 bit áp vào DRAM qua buớc, sử dụng Ban đầu lẩn mức cao (hình 6.27) Tại thời điểm t0, địa hàng 11 bit (A11 đến A22) áp vào đầu vào địa Sau thời gian cho phép tRS cần thiết để đặt ghi địa hàng, đầu vào bị đẩy xuống thấp thời điểm t1 NGT (chuyển trạng thái sườn xuống tín hiệu) nạp địa hàng vào ghi địa hàng cho từ A 11 đến A21 lúc xuất đầu vào giải mã hàng mức thấp cho phép giải mã hàng, hầu giải mã địa hàng chọn hàng mảng Tại tời điểm t2, địa cột 11 bit (từ A0 đến A10) áp vào đầu vào địa Tại thời điểm t3 đầu vào xuống thấp để nạp địa cột vào ghi địa cột, tiến hành hoạt động đọc hay ghi nhớ RAM tĩnh 154 CHƯƠNG 7: KỸ THUẬT ADC - DAC Mạch chuyển đổi số - tương tự (DAC) 1.1 Tổng quát chuyển đổi DAC DAC tiếp nhận mã số n bit song song lối vào biến đổi dịng điện điện áp tương tự lối Dòng điện điện áp lối DAC hàm số mã số lối vào phải biến thiên phù hợp với biến thiên mã số Sơ đồ khối biến đổi DAC hoàn chỉnh bao gồm phần tử hình 7.1: điện áp chuẩn (referent voltage) ổn định bên ngoài, DAC sở mạch khuếch đại thuật toán Với mã số nhị phân tự nhiên lối vào DAC, ta có điện áp V0 lối là: V0 = -Vref(B1.2-1+ B22-2 + Bn2-n) Cácnh lối vào số Trong ú: Bn bit có trọng số ………… B1 bit có trọng số lớn Vref điện áp chun Điện áp chuẩn Vref (7.1) RF I0 - DAC c¬ së + +E V0 OA -E Hình 7.1: Sơ đồ khối chuyển đổi DAC 1.2 Thông số kỹ thuật chuyển đổi DAC Khi sử dụng hay thiết kế DAC ta cần phải quan tâm đến thông số kỹ thuật sau: a Độ phân giải: Độ phân giải liên quan đến số bít DAC.Nếu số n trạng thái tín hiệu số nhị phân đưa vào 2n, tương ứng với tín hiệu có n mức điện khác nhau, độ phân giải machjlaf 1/2n Độ phân giải bé điện đầu có dạng liên tục gần với thực tế Thí dụ mootjDAC 10 bít có 210 = 1024 mức điện khác đầu độ phân giải mạch 1/1024 b Độ tuyến tính: 155 Trong DAC lý tưởng tăng tín hiệu đầu vào số tỷ lệ với tăng tín hiệu tương tự đầu Độ tuyến tính DAC phản ánh tính xác yêu cầu c Độ xác: Độ xác DAC cho biết khác biệt trị số thực tế U trị số lý thuyết cho giá trị tín hiệu số đầu vào, khác biệt bé xác cao d Thời gian thiết lập: Khi tín hiệu đầu vào số DAC thay đổi, tín hiệu đầu khơng thể thay đổi mà phải qua thời gian gọ thời gian thiết lập Thời gian thiết lập phản ánh tính tác động nhanh mạch, bé hoạt động nhanh e Độ nhạy nhiệt: Với giá trị đầu vào cố định, tín hiệu đầu DAC thường hay thay đổi theo nhiệt độ, tính chất gọi độ nhậy nhiệt DAC 1.3 Mạch DAC dùng điện trở có trị số khác Hình 7.2: Sơ đồ mạch DAC có trị số điện trở khác Trên hình 7.2 trình bày sơ đồ nguyên lý DAC bit dùng mạng điện trở trọng số Trong phương pháp để thực biến đổi số – tương tự, người ta tạo dòng điện I0 tổng dòng thành phần tương ứng Ik chọn tương thích với mã số lối vào nhờ điều khiển trạng thái bit mã số Dòng I0 tỷ lệ với mã số lối vào chuyển thành điện áp tỷ lệ với mã số nhị phân lối vào nhờ mạch khuếch đại thuật toán mắc theo kiểu cộng đảo pha Điện áp lối DAC điện áp lối khuếch đại thuật tốn Các dịng thành phần IK xác định theo giá trị điện trở trọng số 2R, 4R, 8R, 16R bit nhị phân Bk theo hệ thức sau đây: I1 = B1 Vref/2R; I2 = B2 Vref/4R; I3 = B3 Vref/8R; I4 = B4 Vref/16R; Từ sơ đồ ta có: V0 = - I0 R (7.2) I0 = Vref(B1/2 + B2/4 + B3/8 + B4/16)/R (7.3) V0 = Vref(B1/2 + B2/4 + B3/8 + B4/16) (7.4) 156 Như vậy, điện áp tỷ lệ thuận với mã số lối vào theo hệ số tỷ lệ điện áp chuẩn Nhược điểm mạch số bit tăng số điện trở khác giá trị tăng, việc chọn điện trở xác khó khăn Để khắc phục nhược điểm người ta đưa loại DAC dùng mạng điện trở R– 2R loại dùng có hai loại điện trở 1.4 Mạch DAC dùng điện trở có trị số khác Trong thiết bị kỹ thuật số đôi lúc địi hỏi q trình điều khiển dịng điện Do người ta tạo DAC với ngõ dịng để đáp ứng u cầu Hình 7.5 DAC với ngõ dịng tương tự tỷ lệ với đầu vào nhị phân Mạch DAC bit, có đường dẫn dịng song song đường có chuyển mạch điều khiển Trạng thái chuyển mạch bị chi phối mức logic đầu vào nhị phân Hình 7.5: DAC có đầu dòng - Dòng chảy qua đường mức điện quy chiếu VREF giá trị điện trở đường dẫn định Giá trị điện trở có trọng số theo số 2, nên cường độ dịng điện có trọng số theo hệ số tổng cường độ dòng điện I0 tổng dòng nhánh 1.5 Mạch DAC dùng điện trở R 2R Mạch DAC ta vừa khảo sát sử dụng điện trở có trọng số nhị phân tạo trọng số thích hợp cho bit vào Tuy nhiên có nhiều hạn chế thực tế Hạn chế lớn khoảng cách chênh lệch đáng kể giá trị điện trở LSB MSB, DAC có độ phân giải cao (nhiều bit) Ví dụ điện trở MSB = 1k DAC 12 bit, điện trở LSB có giá trị 2M Điều khó cho việc chế tạo IC có độ biến thiên rộng điện trở để trì tỷ lệ 157 xác Để khắc phục nhược điểm này, người ta tìm mạch DAC đáp ứng yêu cầu mạch DAC mạng R/2R ladder Các điện trở mạch biến thiên khoảng từ đến Mạch chuyển đổi tương tự - số (ADC) 2.1 Tổng quát chuyển đổi ADC Bộ biến đổi tương tự số ADC mạch biến đổi tín hiệu tương tự thành tín hiệu số có mã số tỉ lệ với giá trị biên độ tín hiệu tương tự lối vào Giá trị mã nhị phân lối DAC biễu diễn độ lớn tín hiệu tương tự thời điểm thực phép biến đổi 2.2 Mạch lấy mẫu giữ Một vài loại DAC địi hỏi tín hiệu giữ ngun khơng đổi thời gian thực q trình biến đổi, số khác điều kiện khơng cần thiết Đối với loại DAC địi hỏi tín hiệu khơng đổi q trình biến đổi dùng mạch lấy mẫu trì mẫu đặt vào lối vào DAC Mạch trì mẫu lấy mẫu có chức sau: lấy mẫu thời điểm xác định trì giá trị thời điểm lấy mẫu U t 7.5.a) U t 7.5.b) U t 7.5.c) Hình 7.5: Dạng tín hiệu vào 158 Hình 7.5 Trình bày dạng tín hiệu lối vào mạch lấy mẫu trì mẫu Trong đó: hình 7.5.a tín hiệu tương tự, hình 7.5.b dãy xung điều khiển hoạt động lấy mẫu, hình 7.5.c tín hiệu lấy mẫu Một mạch trì mẫu lấy mẫu sử dụng phổ biến có sơ đồ hình 7.6 Trong sơ đồ 7.6, q trình tích mẫu trì thực hai transistor loại FET MOSFET: T1 T2 Khi lấy mẫu T1 thơng, T2 ngắt Trạng thái trì thực T1 ngắt T2 thơng T2 P - OA Vin -OA N + Vout + T1 C Xung lấy mẫu Hình 7.6: Mạch trì lấy mẫu 2.3 Mạch ADC dùng điện áp tham chiếu nấc thang Trên hình 7.7 giới thiệu sơ đồ khối ADC kiểu bậc thang Nguyên tắc hoạt động sau: Chu trình biến đổi bắt đầu xung start xoá đếm nhị phân n bit Với V o nhỏ Vi lối so sánh mức 1, cổng AND mở cho xung Clock vào đếm Số đếm tăng dần tới Vo bắt đầu vượt VI, lối so sánh trở khoá cổng AND lại Đầu số n bit DAC Vo VI Bộ so sánh -OA + Bộ đếm n bit Clock Start (Reset) Hình 7.7: Sơ đồ khối ADC 159 Mã số lối đếm lúc tương ứng với độ lớn điện tương tự cần biến đổi Nếu đo dạng sóng Vo chu kỳ biến đổi, ta thấy sóng hình bậc thang ADC loại có kết cấu đơn giản có nhược điểm thời gian biến đổi phụ thuộc vào độ lớn điện cần biến đổi Đầu số n bit 2.4 Mạch ADC gần liên tiếp DAC Vo VI Bộ so sánh OA1 + U/D Clock Bộ đếm tiến/lùi n bit Hình 7.8: Mạch ADC gần Trên hình 7.8 vẽ sơ đồ khối ADC bám sát Nếu giá trị VI biến đổi quanh giá trị loại ADC tiện lợi nguyên tắc dùng đếm lên/xuống Mạch thiết kế cho VoVI (thế lối so sánh 0) đếm trạng thái đếm xuống Như lối DAC có xu hướng bám sát lối vào cần biến đổi 2.5 Mạch ADC chuyển đổi song song Xét biến đổi bit thực theo phương pháp song song hình 7.13 Với bít biểu diễn 23=8 số khác nhau, kể số (khơng) Do cần có so sánh, điện áp chuẩn nấc tạo phân áp Nếu điện áp vào không vượt khỏi giới hạn dải từ 5/2 ULSB đến 7/2 ULSB sánh từ thứ đến thứ xác lập trạng thái “1”, so sánh từ thứ đến thứ xác lập trạng thái “0” Các mạch logic cần thiết để diễn đạt trạng thái thành số Theo bảng 7.14 cho quan hệ trạng thái so sánh với số nhị phân tương ứng Nếu điện áp vào bị thay đổi nhận kết sai mã hố ưu tiên khơng thể đấu trực tiếp đến lối so sánh Ta xét đến chẳng hạn việc chuyển từ số sang số (do đó, mã nhị phân từ 011 đến 100) Nếu bit già thời gian trễ giảm mà thay đổi trạng thái sớm bít khác xuất số 111, tức số Trị số sai tương ứng với nửa dải đo Bởi kết biến đổi A/D, biết, ghi vào 160 nhớ, tồn xác xuất định để nhận trị số hồn tồn sai Có thể giải vấn đề cách, chẳng hạn, dùng nhớ - trích mẫu để ngăn biến động điện áp vào thời gian đo Tuy nhiên, phương pháp hạn chế tần số cho phép điện áp vào, cần phải có thời gian xác lập cho mạch nhớ - trích mẫu Ngồi khơng thể loại bỏ hoàn toàn xác xuất thay đổi trạng thái so sánh, mạch nhớ - trích mẫu hoạt động nhanh có độ trơi đáng kể Hình 7.13: Bộ biến đổi A/D làm việc theo phương pháp song song Nhược điểm khắc phục cách sau so sánh, ta dùng trigơ với tư cách nhớ đệm lật theo sườn để nhớ trị analog Trigơ này, tác dụng tín hiệu nhịp khởi động cho trigơ tiếp sau Ở trường hợp bảo đảm giữ nguyên trạng thái dừng lối mã hoá ưu tiên tác động sườn xung để khởi động trigơ Như thấy rõ bảng 1, so sánh xác lập trạng thái “1” theo trình tự từ lên Trình tự không đảm bảo sườn xung dựng đứng Bởi có khác thời gian trễ so sánh nên chuyển sang trình khác Trong tình xác định, trạng thái độ ghi vào trigơ sườn xung khởi động trigơ sườn tín hiệu 161 trùng Tuy nhiên, mã hoá ưu tiên cho phép tránh điều nhờ tính chất là: khơng ý đến bít trẻ “1” Bảng 7.14: Sự biến đổi trạng thái biến đổi A/D song song tuỳ thuộc vào điện áp lối vào Điện áp Số thập phân vào Trạng thái so sánh Số nhị phân tương ứng Ue/ULSB K7 K6 K5 K4 K3 K2 K1 Z2 Z1 Z0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 Thời gian lấy mẫu cần phải nhỏ thời gian trễ so sánh, cịn điểm bắt đầu xác định sườn xung khởi động Sự khác thời gian trễ gây độ bất định thời gian(khe) mẫu Để giảm nhỏ trị số đến mức tính tốn mục trước, tốt sử dụng so sánh có khả giảm nhỏ thời gian trễ Nhờ tầng làm việc song song nên phương pháp biến đổi A/D vừa mô tả nhanh 162 TÀI LIỆU THAM KHẢO [1] Đỗ Xuân Thụ - Cơ sở kỹ thuật điện tử số - năm 2000 – Trường đại học bách khoa Hà nội [2] Trần Thúy Hà – Điện tử số - năm 2006 – Học viên cơng nghệ bưu viễn thông [3] Nguyễn Tấn Phước Kỹ thuật xung nâng cao, nxb hồ chí minh, 2002 [4] Lương Ngọc Hải - giáo trình Kỹ thuật xung – số, NXB giáo dục, vụ giáo dục chuyên nghiệp, 2004 [5] Bùi Minh Tiêu: Kỹ thuật số: năm 1993 – NXB Đại học trung học chuyên nghiệp [6] Vương Cộng: Nhập môn kỹ thuật số - năm 1987- Cục điện ảnh [7] Đào Thanh Toản Phạm Thanh Huyền – Bài giảng kỹ thuật số - năm 2007 – [8] Đỗ Kim Bằng Kỹ thuật số - lý thuyết ứng dụng, nxb lao động – xã hội, 2004, hà nội 163