Thông tin tài liệu
TRƯỜNG ĐẠI HỌC BÁCH KHOA ĐẠI HỌC QUỐC GIA TP HỒ CHÍ MINH BÁO CÁO THÍ NGHIỆM KỸ THUẬT SỐ Lớp: L05 Nhóm: 07 Giảng viên hướng dẫn: Đồn Ngọc Cẩm Sinh viên thực Mã số sinh viên Hường Vĩnh Kha 2113645 Trần Kim Khánh 2113717 Ngô Xuân Nghĩa 2110386 Thành phố Hồ Chí Minh – 2022 Điểm số Lab 2: Thực IC chức FPGA BÀI THÍ NGHIỆM CÁC CỔNG LOGIC VÀ IC CHỨC NĂNG CƠ BẢN MỤC TIÊU Nắm cách sử dụng kit thí nghiệm, phần mềm lập trình Nắm cách khảo sát thiết kế hàm boolean sử dụng cổng logic Nắm quy trình mơ tả phần cứng FPGA CHUẨN BỊ Tự hoàn thành prelab1 trước tham gia buổi học thí nghiệm Khơng hồn thành prelab1 khơng tham gia buổi thí nghiệm, hình thức chép bị xử lý nặng THÍ NGHIỆM Mục tiêu: Nắm cách khảo sát hàm boolean sử dụng cổng logic Yêu cầu: Sinh viên thực khảo sát hoạt động hàm f ( x , y , z )= x y + y z và điền kết khảo sát vào Bảng 1 theo hướng dẫn mục Kiểm tra x y z f fTest f nand 0 0 0 0 1 1 1 1 1 1 1 0 0 1 1 1 0 0 1 0 Bảng 1: Kết khảo sát hoạt động hàm boolean Lab 2: Thực IC chức FPGA Kiểm tra: Sinh viên tiến hành thay giá trị x, y, z vào hàm f ( x , y , z )= x y + y z đã cho, điền kết vào cột f Bảng Sinh viên tiến hành vẽ sơ đồ nguyên lý mạch cần thiết kế Ghi rõ chân IC Sinh viên tiến hành lắp mạch khảo sát hoạt động hàm, ghi kết vào cột f Test của Bảng (Chèn hình chụp minh chứng sinh viên lắp xong mạch xác nhận GVHD) Lab 2: Thực IC chức FPGA Thực hàm boolean sử dụng cổng NAND ngõ vào, cần sử dụng cổng NAND? Tại sao? Cần cổng NAND f= x y+ y z= x y + y z = ((x’y)’(y’z)’)’ Vì dùng cổng NAND để tạo cổng NOT cho x và y Sinh viên tiến hành vẽ sơ đồ nguyên lý mạch cần thiết kế (toàn NAND) Sinh viên tiến hành lắp lại mạch thực với hàm sử dụng cổng NAND Kết kiểm tra điền vào cột f nand của Bảng (Chèn hình chụp minh chứng sinh viên lắp xong mạch xác nhận GVHD) Lab 2: Thực IC chức FPGA THÍ NGHIỆM Mục tiêu: Nắm cách khảo sát hàm boolean sử dụng cổng logic Yêu cầu: Sinh viên thực khảo sát hoạt động hàm cho Bảng 2 và điền kết khảo sát vào Bảng 2 theo hướng dẫn mục Kiểm tra x y z f fTest f nor 0 0 0 0 1 1 0 0 1 1 1 0 0 1 0 1 1 1 1 0 Bảng 2: Kết khảo sát hoạt động hàm boolean Kiểm tra: Viết biểu thức ngõ f theo ngõ vo x, y, z BĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊn Lab 2: Thc IC chức FPGA f ( x , y , z )=¿ x y z + x yz + xy z = x z + xy z Sinh viên tiến hành vẽ sơ đồ nguyên lý mạch cần thiết kế Ghi rõ chân IC Sinh viên tiến hành lắp mạch khảo sát hoạt động hàm, ghi kết vào cột f Test của Bảng (Chèn hình chụp minh chứng sinh viên lắp xong mạch xỏc nhn ca GVHD) BĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊn BĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊn Lab 2: Thực IC chức FPGA Thực hàm boolean sử dụng cổng NOR ngõ vào, cần sử dụng cổng NOR? Tại sao? cổng NOR Sinh viên tiến hành vẽ sơ đồ nguyên lý mạch cần thiết kế (toàn NOR) Sinh viên tiến hành lắp lại mạch thực với hàm sử dụng cổng NOR Kết kiểm tra điền vào cột f nor của Bảng (Chèn hình chụp minh chứng sinh viên lắp xong mch hoc xỏc nhn ca GVHD) BĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊn BĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊn Lab 2: Thực IC chức FPGA THÍ NGHIỆM Mục tiêu: Nắm cách khảo sát hàm boolean sử dụng cổng logic Yêu cầu: Sinh viên thực khảo sát hoạt động hàm cho Hình 3 và điền kết khảo sát vào Bảng 3 theo hướng dẫn mục Kiểm tra Hình 3: Hàm boolean thí nghiệm x y z F1 F2 BĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊn BĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊn Lab 2: Thc IC chức FPGA 0 0 0 1 1 1 1 1 0 1 1 1 1 1 1 1 Bảng 3: Kết khảo sát hoạt động Kiểm tra: Sinh viên tiến hành lắp mạch khảo sát hoạt động hàm, ghi kết vào cột F1 của Bảng Sinh viên tiến hành vẽ sơ đồ nguyên lý mạch cần thiết kế Ghi rõ chân IC Chèn hình chụp minh chứng sinh viên lp xong mch hoc xỏc nhn ca GVHD: BĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊn BĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊn Lab 2: Thc hin cỏc IC chc nng FPGA Sinh viên tiến hành rút gọn hàm cho Hình 3 và vẽ lại mạch logic mô tả hàm boolean cho Sinh viên tiến hành lắp mạch khảo sát hoạt động hàm, ghi kết quả Bảng cột F2 Rút gọn hàm: Sinh viên tiến hành vẽ sơ đồ nguyên lý mạch cần thiết kế Cần dùng IC nào, ghi rõ 10 BĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊn BĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊn BI TH NGHIM CC CNG LOGIC VÀ IC CHỨC NĂNG CƠ BẢN module lab4tn2 ( input logic [3:0] A, input logic [3:0] B, input logic Ci, M, output logic Co, output logic [3;0] S ); logic [1:0] Sel; assign Sel = {M, Ci}; always begin : comb if (Sel == 2'b00) begin {Co, S} = A+B; end if (Sel == 2'b01) begin {Co, S} = A-B; end if (Sel == 2'b10) begin Co=0; S = A & B; if (Sel == 2'b11) begin Co=0; Bộ Mụn in T Thớ Nghim K Thut S BĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊn Page | 17 BĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊn BI TH NGHIM CÁC CỔNG LOGIC VÀ IC CHỨC NĂNG CƠ BẢN S = A | B; end end end endmodule : lab4tn2 ⮚ Kết mơ dạng sóng ⮚ Kết RTL viewer Bộ Mơn Điện Tử Thí Nghiệm Kỹ Thut S BĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊn Page | 18 BĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊn BI TH NGHIỆM – CÁC CỔNG LOGIC VÀ IC CHỨC NĂNG CƠ BẢN ⮚ Sinh viên thực gán chân theo yêu cầu sau đổ lên kit FPGA DE2 Sau ghi nhận kết Gán chân theo mẫu sau: Chân A[3:0] nối với SW0-SW3 Chân B[3:0] nối với SW4-SW7 Chân Ci nối với SW8 Chân S[3:0] nối với LEDR[3:0] Chân Co nối với LEDR[4] https://youtube.com/shorts/wg9exbROruA Bộ Mơn Điện Tử Thí Nghiệm Kỹ Thut S BĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊn Page | 19 BĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊn BI TH NGHIỆM – CÁC CỔNG LOGIC VÀ IC CHỨC NĂNG CƠ BẢN THÍ NGHIỆM Mục tiêu: Nắm thức mô tả mạch đếm đầy đủ sử dụng ngôn ngữ systemverilog thực kiểm tra hoạt động kit FPGA Yêu cầu: Sinh viên thực thiết kế mô tả mạch đếm xuống bit đầy đủ sử dụng ngôn ngữ system verilog Giá trị đếm thay đổi sau 1s Ngõ kết nối với LED đoạn loại anode chung Ngồi ra, đếm cịn có chân RST (tích cực cao) dùng để reset trạng thái đếm Gợi ý: - Tín hiệu clock tạo từ chia tần số từ 50MHz sang 1s - Sinh viên sử dụng chương trình chuyển từ mã BCD sang LED đoạn PRELAB, kết nối ngõ đếm với ngõ vào chuyển đổi Kiểm tra: ⮚ Sinh viên trình bày ý tưởng thiết kế (Sinh viên vẽ sơ đồ khối và/hoặc diễn giải để giáo viên hiểu ý tưởng mình) Bộ Mơn Điện Tử Thí Nghiệm K Thut S BĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊn Page | 20 BĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊn BI THÍ NGHIỆM – CÁC CỔNG LOGIC VÀ IC CHỨC NĂNG CƠ BẢN ⮚ Chương trình mơ tả hoạt động thiết kế module lab4tn3( input logic clk1, output logic [6:0]f ); integer j=7; wire clk_; prelab4 (.clk(clk1),.out(clk_)); always @(posedge clk_) Bộ Mơn Điện Tử Thí Nghiệm Kỹ Thuật S BĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊn Page | 21 BĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊnBĂo.cĂo.thư.nghiỏằm.kỏằạ.thuỏưt.sỏằ.bi.thư.nghiỏằm.1.cĂc.cỏằãng.logic.v.ic.chỏằâc.nng.cặĂ.bỏÊn BI TH NGHIM – CÁC CỔNG LOGIC VÀ IC CHỨC NĂNG CƠ BẢN begin j=j-1; if (j
Ngày đăng: 02/11/2023, 01:57
Xem thêm:
