Thí nghiệm Số-Bài 3: Flip Flop và thanh ghi pdf

• Làm quen với các Flip-Flop chuyên dụng như: 74LS74, 74LS374, 74LS166… • Tìm hiểu nguyên tắc chốt dữ liệu bằng vi mạch chuyên dụng chứa 8 trigger D, nguyên tắt hoạt động của bộ ghi dịch

Trang 1

Họ tên:

Lớp:

Nhóm:

Bàn số:

BÀI 3

FLIP FLOP & THANH GHI

MỤC ĐÍCH VÀ YÊU CẦU THÍ NGHIỆM

Giúp sinh viên bằng thực nghiệm khảo sát :

• Tìm hiểu các yếu tố nhớ bán dẫn cơ bản có hai trạng thái bền, sử dụng rộng rãi trong các thiết bị logic

• Làm quen với các Flip-Flop chuyên dụng như: 74LS74, 74LS374, 74LS166…

• Tìm hiểu nguyên tắc chốt dữ liệu bằng vi mạch chuyên dụng chứa 8 trigger D, nguyên tắt hoạt động của bộ ghi dịch trong các phép biến đổi mã song song thành nối tiếp hoặc ngược lại

• Thí nghiệm kiểm tra các bảng sự thật của các vi mạch, các mạch ứng dụng như mạch đếm, thanh ghi chuyển dữ liệu, thanh ghi chốt dữ liệu…

THIẾT BỊ SỬ DỤNG

1 Thiết bị chính cho thực tập điện tử số DTS-21

2 Dao động ký 3 tia

3 Khối thí nghiệm DM-207 cho bài thực tập về các sơ đồ trigger và bộ ghi

dịch(Gắn lên thiết bị chính DTS-21)

4 Dây có chốt cắm hai đầu

Phần này nhằm tóm lược những vấn đề lý thuyết thật cần thiết phục vụ cho bài thí

nghiệm và các câu hỏi chuẩn bị để sinh viên phải đọc kỹ và trả lời trước ở nhà

1 Mạch tuần tự (Flip-Flop) được hình thành trên cơ sở các cổng Logic, có tính chất nhớ (trạng thái ngõ ra phụ thuộc vào trạng thái ngõ vào và tình trạng

trước đó của mạch)

2 Các Flip-Flop được chế tạo ở dạng vi mạch chuyên dụng và sử dụng nhiều trong các hệ thống số như được dùng làm mạch đếm, mạch ghi dữ liệu…

3 Có 4 loại Flip-Flop cơ bản: RS-FF, JK-FF, T-FF và D-FF

4 Set – Reset Flip-Flop

a RS-FF dùng cổng NOR

Trang 2

74LS02

2 3

1

74LS02

2 3

1

RESET

Q

SET RESET Output

0 0 Không thay đổi

1 0 Q = 1

0 1 Q = 0

• Khi SET = RESET = 0 Đây là trạng thái nghỉ và không làm ảnh

hưởng đến các trạng thái ngõ ra

• Khi SET = 1, RESET = 0 Ngõ ra Q luôn = 1 và vẫn giữ nguyên trạng

thái Q=1 khi SET được đặt trở lại 0 (LATCH)

• Khi SET = 0, RESET = 1 Ngõ ra Q luôn = 0 và vẫn giữ nguyên trạng

thái Q=0 khi RESET được đặt trở lại 0 (LATCH)

• Khi SET = CLEAR = 1: điều kiện này làm cho ngõ ra Q = Q = 0 Nếu các ngõ vào trở lại mức 0 đồng thời, kết quả ngõ ra sẽ không thể đoán trước được Trạng thái này không được dùng và gọi là trạng thái cấm

b RS – FF dùng cổng NAND (tương tự, chỉ lưu ý sự hoán chuyển ngõ ra

Q và Q và các điều kiện ngõ vào)

3A 74LS00

1 2

3

74LS00

4 5

6

SET

Q

1 1 Không thay đổi

0 1 Q = 1

1 0 Q = 0

5 Xung Clock và các CLOCKED FLIP-FLOPS: hệ thống số có thể thiết kế hoạt động ở 2 chế độ đồng bộ và không đồng bộ

- Ở các hệ thống không đồng bộ, các ngõ ra của mạch logic có thể thay đổi trạng thái khi một hay nhiều ngõ vào thay đổi

- Ở hệ thống đồng bộ, thời điểm tại đó ngõ ra có thể thay đổi trạng thái được quyết định bằng một tín hiệu gọi là xung clock

Trang 3

6 CLOCKED SR-FF

1

2

3

1

2

3

CLK

1 2

3

1 2

3

R

S

0 0 ↑ Không thay đổi

1 0 ↑ Q = 1

0 1 ↑ Q = 0

1 1 ↑ Cấm

7 CLOCKED JK-FF

0 0 ↑ Qo (Không đổi)

1 0 ↑ Q = 1

0 1 ↑ Q = 0

1402

6 3 5

1

2 7

4

J

CLK

K Q

Q

S

R

8 CLOCKED D-FF

74LS74

2 3

5

6 4

1

D

CLK Q

Q

PR

CL

1 ↑ Q = 1

0 ↑ Q = 0

9 Thanh ghi dịch: (Shift Register): có 4 loại chính như sau:

¾ Vào song song/ ra song song

¾ Vào nối tiếp/ra nối tiếp

¾ Vào song song/ra nối tiếp

¾ Vào nối tiếp/ ra song song

10 Thanh ghi dịch vào song song/ ra song song (74374)

¾ 74374: vào 8 bit song song/ra 8 bit song song

IC1

74LS374

3 4 7 8 13 14 17 18 1 11

2 5 6 9 12 15 16 19

D0 D1 D2 D3 D4 D5 D6 D7

OC CLK

Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7

Một số IC thông dụng khác:

Trang 4

11 Thanh ghi dịch vào song song/ ra nối tiếp

• 74LS166 là loại IC nạp dữ liệu vào song song (8bit), xuất dữ liệu ra nối tiếp (Dữ liệu được nạp vào từ chân A,…,H và xuất ra tuần tự ở chân SER OUT

• CKI là chân cho phép xung CK tác động ở ngã vào CK, CKI=[0]: cho phép xung CK, CKI=[1] : cấm xung CK

• SH/LD=[0]: nạp dữ liệu, SH/LD=[1]: dịch dữ liệu

IC7 74LS166

1 2 3 4 5 10 11 12 14 7 6 15 9

13

SER A B C D E F G H CLK INH SH/LD CLR

QH

• Sau khi dịch 1 bit ra khỏi hàng dữ liệu (về hướng bit H), bit A sẽ trống và bit

SR (Serial in) sẽ dịch vào thanh chốt của bit A

Một số IC thông dụng khác: 74LS165

Trang 5

PHẦN II : TIẾN TRÌNH THÍ NGHIỆM

Sau khi đã hiểu kỹ những vấn đề lý thuyết được nhắc lại và nhấn mạnh ở PHẦN

I, phần này bao gồm trình tự các bước phải tiến hành tại phòng thí nghiệm II.1 SƠ ĐỒ TRIGGER

II.1.1 Trigger RS dùng cổng NAND:

1 Mảng thí nghiệm : Mảng D 7-1 (Hình 3.1)

2 Cấp nguồn +5V của nguồn DC POWER SUPPLY cho mảng D 7-1

15

LED

3A 74LS00

PS1

A

TTL

B

3B

74LS00

Q

S

R

Hình 3.1 Trigger RS dùng cổng NAND

3 Thực hiện nối dây như sau (hình 3.1)

Bước 1: Nối 2 ngõ vào R, S với công tắc xung PS1, PS2 (vị trí A/TTL,

B/TTL), Ghi nhận kết quả vào bảng 3.1

Bản g 3.1

1 1

Bước 2: Tác động ngõ vào Reset ( nhấn PS2) Ghi kết quả vào bảng 3.2

Bản g 3.2

1

Bước 3: Tác động ngõ vào Set (nhấn PS1) Ghi kết quả vào bảng 3.3

Bản g 3.3

1

Bước 4: Nối 2 ngõ vào R, S với công tắc LS1, LS2 Đặt R, S ở mức logic

[0] Ghi nhận kết quả vào bảng 3.4

Trang 6

Bản g 3.4

[0] [0]

II.1.2 Trigger R-S Điều Khiển Bằng Xung Dùng Cổng Logic:

2 Cấp nguồn +5V của nguồn DC POWER SUPPLY cho mảng D 7-2

U23A

74LS00

0

LED U22A

74LS00

LS2

0

1

LED

PS1

A

TTL

U25A

74LS00

U24A

74LS00

LS1

0

1

Q Q

S R

Hình 3.2 Sơ đồ trigger R-S điều khiển bằng xung

• Nối 2 ngõ vào R, S với công tắc LS1, LS2

• Nối ngõ vào C với công tắc xung PS1 ở vị trí A/TTL

4 Các bước thực hiện:

Bước 1: Đặt các ngõ vào R, S theo bảng 3.5

Bước 2: Nhấn công tắc xung PS1, Ghi nhận kết quả vào bảng 3.5

Bảng 3.5

0 0 ↑

1 0 ↑

0 1 ↑

1 1 ↑

Chú ý: ↑ là ký hiệu tác động xung PS1

II.1.3 Trigger D tạo từ Trigger R-S Điều Khiển Bằng Xung Dùng Cổng Logic :

Trang 7

1A

74LS00

1 2

3 0

1

1D

12 13

11

Q

74LS04

\Q

1C

8 PS1 TTL

1B

4 5

6

LED

LED 1 0

CK

D

Hình 3.3 Sơ đồ trigger D

• Nối ngõ vào D với công tắc LS1

• Nối ngõ vào CK với công tắc xung PS1 ở vị trí A/TTL

Bước 1: Đặt các ngõ vào D theo bảng 3.6

Bảng 3.6

Chú ý: ↑ là ký hiệu tác động xung PS1.

II.1.4 Trigger D loại vi mạch 74LS74:

LED1 IC1aA

74LS74

D

CLK Q

Q

PR

CL

LS4

0

1

TTL

LS1

0

1

LS2

0

1

Hình 3.4 D Flip-Flop (74LS74)

LED2

Trang 8

• Nối các ngõ vào D, PR, CLR với các công tắc LS

• Nối các ngõ ra Q, Q với các LED

Bước 1: Đặt các ngõ vào CLR, PR, D theo bảng 3.7

Bảng 3.7

0 1 1 ↑

1 1 1 ↑

0 1 1 ↑

1 1 1 ↑

Chú ý : X là giá trị tùy định

II.1.5 Trigger D kiểu 2 tầng điều khiển theo sườn xung :

DS1

• Nối các ngõ vào D, PR, CLR với các công tắc LS1, DS1, DS2

• Nối ngõ vào CK với công tắc xung PS1 ở vị trí /A/TTL

• Nối các ngõ ra Q1,Q Q1, , Q với các LED

Bước 1: Đặt các ngõ vào D, PR, CLR theo bảng 3.8

Hình 3.5 Trigger D 2 tầng

2D

9 8

Q

2C

5 6

5B

3

6 4

5

3B

74LS10

3

6 4

5

DS2

0

1

PS1 /A/TTL 2B

74LS04

3 4

PR

0

5A

1

12 2

13

LS1

4B

74LS00

4 5

6

CK

Q1

LED

LED 1 0

\Q

4A

1 2

3

CLR

\Q1

D

5C

74LS10

9

8 10

11

3A

74LS10

1

12 2

13

8 9

10 11

3C

0

1

Trang 9

Bảng 3.8

X 0 1 X

X 1 0 X

0 1 1 ↑

1 1 1 ↑

0 1 1 ↑

1 1 1 ↑

II.1.6 Trigger J-K điều khiển theo sườn xung :

6A

1 2

3

6D

12 13

11

7A

1 2

3

7B 74LS00

4 5

6

J

5C 74LS10

6C

9 10

8

LS1

0

1

Q

CK

LS2

0

1

4 5

6

LED

LED 1

0

PS1 TTL

\Q1

Q1

11 13

12

7D

Hình 3.6 Trigger J-K

• Nối các ngõ vào J, Kvới các công tắc LS1, LS2

• Nối các ngõ ra Q1,Q Q1, , Q với các LED

Bước 1: Đặt các ngõ vào J, K theo bảng 3.9

Bảng 3.9

LS1 - J LS2 - K PS1 Q1 Q1 Q Q

0 0 ↑

1 0 ↑

0 1 ↑

1 1 ↑

Trang 10

II.2 THANH CHỐT DỮ LIỆU-LATCH

II.2.1 Vào nối tiếp/ra song song

PS1 A\TTL

4B

4 5

6

2B

4 5

6

4D

LS1 0

1

1Q

3Q

1D

3D

74LS32

12 13

11

LS3 0

1

1A

74LS04

1 2

4A

1 2

3

CK

3B

4 5

6

Hình 3.7 Thanh chốt dữ liệu dùng vi mạch rời

3C

9 10

8 SER IN

3D

LOAD DS2 0

1

4D

12 13

11

5B

11

8

CLK RS D PR Q Q

DS1 0

1

2D

6B

11

8

CLK RS

D PR Q Q

3A

1 2

3

2Q

2D

12 13

11

2A

74LS00

1 2

3

4C

9 10

8

LS2 0

1

2C

9 10

8

4Q

5A

74LS74A

3

6

CLK RS

D PR Q Q

6A

3

CLK RS D PR Q

Q 6

LS4 0

1

R

LED

R

LED

R

LED

R

LED

• Nối các ngõ vào từ 1D đến 4D với các công tắc LS1 đến LS4

• Nối các ngõ ra từ 1Q đến 4Q với các LED của bộ LOGIC INDICATORS

• Nối ngõ vào CK với công tắc xung PS1 chốt A\TTL

• Nối ngõ vào LOAD, SER IN với công tắc DS2, DS1

Bước 1: Đặt các ngõ vào LOAD, SER IN theo bảng 3.10 (chưa sử

dụng các công tắc LS1 đến LS4)

Bước 2: Nhấn công tắc xung PS1 Ghi nhận kết quả vào bảng 3.10

Trang 11

Bảng 3.10

DS2 -

LOAD

DS1 - SER

IN

PS1 -CK 4Q 3Q 2Q 1Q

0 1 ↑

0 0 ↑

0 1 ↑

0 0 ↑

II.2.2 Vào song song/ra nối tiếp

Sử dụng hình 3.7 trên, các bước thực hiện như sau:

Bước 1: Đặt các ngõ vào LOAD, LS1 đến LS4 theo bảng 3.11 (để

chuẩn bị ghi các mã song song vào các trigger D)

Bước 2: Nhấn công tắc xung PS1 để ghi mã từ các lối vào song song

(1D-4D) vào các trigger D Ghi nhận kết quả vào bảng 3.11

Bước 3: Để dịch mã cần chuyển DS2 -> 0 (chuyển từ LOAD sang

SHIFT) và nhấn PS1 Xác định trạng thái lối ra 1Q - 4Q ghi nhận kết

quả vào bảng 3.11

Bảng 3.11

DS2 -

LOAD

DS1-

SER IN

PS1 -

CK

LS4 - 4D

LS3 - 3D

LS2 - 2D

LS1 - 1D

4Q 3Q 2Q 1Q

0 0 ↑

II.2.3 Vào song song/ra song song

Trang 12

0

1

7

LED

2

LED

LS4

0

1

LED

3

LED

LS2

0

1

LS6

0

1

LS5

0

1

LS1

0

1

LED

PS

A

TT

TTL

DS1

0

1

5

LED

4

LED

LS8

0

1

LS3

0

1

6

LED

IC1

74LS374

3 4 7 8 13 14 17 18 1 11

2 5 6 9 12 15 16 19

D0 D1 D2 D3 D4 D5 D6 D7

OC CLK

Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7

Hình 3.8 Thanh chốt dữ liệu

• Nối các ngõ vào từ 1D đến 8D với các công tắc LS1 đến LS8

• Nối các ngõ ra từ 1Q đến 8Q với các LED của bộ LOGIC INDICATORS

• Nối ngõ vào CK với công tắc xung PS1

• Nối ngõ vào OC với công tắc DS1

Bước 1: Đặt các ngõ vào OC, 1D đến 8D theo bảng 3.12

Bước 2: Nhấn công tắc xung PS1 (kích xung CK cho 74LS374) Ghi

nhận kết quả vào bảng 3.12

Trang 13

Bảng 3.12

OC D 8 D 7 D 6 D 5 D 4 D 3 D 2 D1 CK 8Q 7Q 6Q 5Q 4Q 3Q 2Q 1Q

1 0 0 0 0 0 0 0 0 ↑

0 0 1 0 1 0 1 0 1 ↑

0 1 0 1 0 1 0 1 0 ↑

0 1 1 0 0 1 1 0 0 ↑

0 1 1 1 1 1 1 1 1 ↑

II.2.4 Vào song song/ra nối tiếp

DS3

0

1

PS2

/B

TTL

PS1

A

TTL

LS4

0

1

LS8

0

1

TTL

DS2

0

1

LS3

0

1

LS1

0

1

LS7

0

1

LS6

0

1

LS2

0

1

LS5

0

1

Hình 3.9 Bô ghi dịch dùng

vi mạch 74LS166

LED

SER OUT

QH 13

IC7 74LS166

1 2 3 4 5 10 11 12 14

SER IN

SER A B C D E F G H

7

CLK INH SH/LD CLR

6 15 9

CKI

TTL

DS1

0

1

B

Trang 14

• Nối các ngõ vào từ A đến H với các công tắc LS1 đến LS8

• Nối các ngõ vào CKI, SH/LD, SR với các công tắc DS/TTL

• Đặt ngõ ra SER OUT với LED của bộ LOGIC INDICATORS

• Đặt các ngõ vào CK, CLEAR với công tắc xung PS1, PS2

Quá trình nạp dữ liệu

Bước 1: Cho phép xung CK bằng cách cho CKI=[0]

Bước 2: Đặt dữ liệu cần nạp vào các chân từ A … H : ví dụ: 00011001 Bước 3: Đặt SH/LD=[0], Kích xung CK (nhấn PS1) lúc này IC mới

nạp dữ liệu vào Ghi nhận kết quả vào bảng 3.13

Quá trình dịch dữ liệu:

Bước 1: Cho phép xung CK bằng cách cho CKI=[0]

Bước 2: Đặt SH/LD=[1], Kích xung CK (nhấn PS1) Ghi nhận kết

quả vào bảng 3.13

Bảng 3.13 PS2

CLR

SH/

LD

DS2

SR

DS3 CKI

PS1

CK

SER OUT

1 X X 0 0

1 0 X 0 ↑

1 1 0 0 ↑

1 X X 1 ↑

Định dạng
Số trang	14
Dung lượng	391,54 KB