Mạch tuần tự hai trạng thái bền flip flop và ứng dụng

Khi đặt điện trường ngoài theo chiểu nghịch cực dương vào K, cực âm vào A: Khi Uxa thap có dòng điện rất nhỏ chạy qua lớp tiếp xúc, lúc này vùng điện tích không gian Mạch tuần tự hai trạ

Trang 1

Khoa Vật Lí

Luận Văn Tốt Nehiép

MACH TUAN TU HAI TRANG THAI BEN (FLIP-FLOP) VA UNG DUNG

Giáo viên hướng dẫn: PHAN THANH VAN

Trang 2

Nói đến điện tử là phải nói đến một lĩnh vực bao la vô hạn và phát triển không

ngừng Càng ngày các thiết bị điện tử càng hiện đại với tính năng càng cao và càng

phục vụ đắc lực cho con người Các mạch tích hợp điện tử càng tính vị và càng nhỏ gọn An giấu sau những thiết bị tỉnh vi ấy là lĩnh vực kỹ thuật số Nói đến ngành điện tử hiện đại là phải nói đến kỹ thuật số Nó gắn liên với hấu hết các thiết bị điện tử

xung quanh chúng ta Tuy nhiên, môn kỹ thuật số lại không được dạy trong Khoa Lý

Trường Đại Học Sư Phạm Tp.HCM Kỹ thuật số gắn liển với công nghiệp hiện đại và

đời sống hằng ngày Việc tìm hiểu môn kỹ thuật số không chỉ là của các kỹ sư điện- điện tử mà là của tất cả những ai yêu thích khoa học Vì lý do ấy mà em đã chọn đề tài

liên quan đến kỹ thuật số mặc dù không được học trong chương trình Kỹ thuật số là

một lĩnh vực bao la vô bờ bến liên quan đến nhiều vấn để Trong khuôn khổ luận văn

này tác giả chỉ để cập đến một phẫn nhỏ đó là mạch tuần tự hai trang thái (Flip-Flop) và một vài ứng dụng của nó trong thiết kế bộ nhớ và bộ đếm: Một trong những thiết bị

không thể thiếu trong cuộc sống hiện nay

Em xin chân thành cảm ơn thầy PHAN THANH VẤN đã hướng dẫn nhiệt tình

day tâm huyết giúp đỡ rất nhiều trong quá trình hoàn thành luận văn Bên cạnh đó em xin hết sức biết ơn quý thấy cô trong Khoa Lý đã hướng dẫn và góp ý cho luận văn

này

Do thời gian hạn hẹp và trình độ kiến thức còn hạn chế nên không tránh khỏi sai sót rất mong được sự dạy bảo của quý thẩy cô và sự góp ý của các ban sinh viên

Xin chân thành cảm ơn

Sinh viên thực hiện :

Trang 3

SVTH: NGUYEN MINH HUAN

CHUONG I

e -

CAC CONG LOGIC

L.- Linh kiện bán dẫn:

Các linh kiện bán dẫn thường được chế tạo dựa trên các hiện tượng tiếp xúc giữa các

vật liệu Ta xét một số hiện tượng tiếp xúc thường gặp trong kỹ thuật vi điện tử: Tiếp xúc

kim loại - bán dẫn, tiếp xúc bán dẫn - bán dẫn (tiếp xúc P-N), tiếp xúc kim lọai - điện

môi - bán dẫn (MOS)

1 Tiếp xúc kim lọai - bán dẫn:

Giả sử ta có một mẫu kim lọai & một mẫu bán dẫn loại N (bán dẫn có electron là hạt mang điện đa số) tiếp xúc nhau

Cơng thốt của electron trong chất bán dẫn nhỏ hơn cơng thốt của electron trong kim lọai, mức Fermi trong chất bán dẫn nằm cao hơn trong kim lọai (mức Fermi là năng lượng cao nhất của electron dẫn ở 0°K), nên khi cho kim lọai và bán dẫn tiếp xúc nhau thì electron trong bán dẫn thoát ra khỏi chất bán dẫn dễ dàng hơn electron thoát ra khỏi kim

lọai Dong electron tif chat ban dẫn chạy sang kim loai nhiều hơn dòng từ kim lọai sang

chất bán dẫn

Nhưng quá trình này diễn ra trong một thời gian ngắn thì đừng lại vì khi đó số

electron trong kim loai sé nhiéu hon, electron trong bán dẫn càng thiếu nên điện tích bên

chất bán dẫn càng đương, điện tích bên kim lọai càng âm Vì thế ở nơi tiếp xúc hình thành một điện trường gọi là E„ có chiểu từ bán dẫn sang kim lọai, £, ngăn cản không cho electron tif ban din sang kim lọai Sau khoảng thời gian rất ngấn đạt được trạng thái cân bling, electron trong ban din N không chạy sang kim lọai nữa, hình thành một lớp nghèo hạt mang điện cơ bản tại vùng tiếp xúc (nằm trong chất bán dẫn) gọi là lớp đảo hay lớp

điện tích không gian

Điện trường tiếp xúc #„ này hình thành một lớp nghèo hạt mang điện cơ bản có bể

đày d

> Khi điện trường ngoài có chiểu ngược với chiểu của £_ làm bể đày d co lại, vùng

nghèo hạt mang điện hẹp nên dẫn điện mạnh Đây là chiều dẫn điện thuận

> Khi điện trường ngoài cùng chiểu với £„ nên làm cho bể dày d mở rộng ra, vùng nghèo hạt mang điện cơ bản rộng nên dẫn điện kém Đây là chiều dẫn điện ngược

Như vậy lớp tiếp xúc có tính chất chỉnh lưu được ứng dụng để chế tạo các điode tiếp xúc điểm có điện dung tiếp xúc nhỏ, được ding trong mach điện tách sóng trong radio, TV, hoặc trong các chuyển mạch điện tử,

Mạch tuần tự hai trạng thái bến |

Trang 4

2 Tiếp xúc P-N: 0o ooodo o 9° 00 o9 Hình I: (b)

Nếu có 2 miếng bán dẫn loại N và loại P đặt tiếp xúc với nhau (bán dẫn N là S¡ pha trộn As, bán dẫn P là S¡ pha trộn Bo) ta sẽ xét hiện tượng xảy ra ở lớp tiếp xúc:

Ta đã biết rằng trong bán dẫn loại N: electron là hạt dẫn điện đa số và lỗ trống là hạt dẫn điện thiểu số Còn trong chất bán dẫn loại P ngược lại: lễ trống là hạt dẫn điện đa số

và electron là hạt dẫn điện thiểu số Nỗng độ hạt mang điện cơ bản ở 2 bên chênh lệch

nhau sẽ có hiện tượng khuếch tán electron từ chất bán dẫn N sang chất bán dẫn P và lỗ

trống từ bán dẫn P sang N

Do vậy phía bán din N mật độ electron giảm dần, mật độ lỗ hổng tăng lên làm cho

phía bán dẫn N điện tích dương lên Phía P mật độ lỗ trống giảm dan, mat d6 electron tang lên, điện tích âm xuống Nên ở hai bên mặt tiếp xúc hình thành một điện trường tiếp xúc

£ ngăn cản không cho electron từ N sang P và lỗ trống từ P sang N

Sau một thời gian ngắn hiện tượng khuếch tấn sẽ chấm dứt, có sự cân bằng mật độ

hạt dẫn điện ở vùng tiếp xúc, lúc này mức Fermi của 2 chất bán dẫn cân bằng nhau Ở

vùng tiếp xúc hình thành một lớp nghèo hạt mang điện cơ bản nên độ dẫn điện của lớp

tiếp xúc giảm đi

!I~+

Mạch tuần tự hai trạng thái bén

Trang 5

Tiếp xúc P-N có nguồn cấp điện bên ngoài:

Hình 1 (a): Dién trường ngoài ae ngược chiều với E„ nên làm cho bề dày lớp điện tích

không gian thu hẹp lại (có điện trở nhỏ) nên có dòng điện lớn đi qua lớp tiếp xúc Đây là

nhánh thuận của đặc tuyến V-A

Hình 1 (b): Điện trường ngoài cùng chiều với E- làm bề dày của lớp điện tích không gian

mở rộng ra (điện trở lớn) nên có dòng điện nhỏ đi qua lớp tiếp xúc do các hạt dẫn điện

thiểu số gây ra Đây là nhánh nghịch của đặc tuyến V-A

Hình 2: Đặc tuyến Vôn-Ampe của lớp tiếp vác P-N

Như vậy lớp tiếp xúc P-N có tính chất chỉnh lưu, cho dòng điện đi qua theo chiéu

thuận (chiểu từ P sang N)

3 Diode bán dẫn:

Diode ban dẫn gồm hai lớp chất bán dẫn loại P và N ghép với nhau tạo thành một lớp tiếp xúc P-N (tiếp xúc mặt) có thể cho dòng điện có cường độ lớn qua Hoặc một thanh kim lọai tiếp xúc với chất bán dẫn loại N (tiếp xúc điểm) có điện dung tiếp xúc nhỏ thường được dùng ở tần số cao

Ở đây ta xét diodc tạo thành từ một lớp tiếp xúc P-N:

Cực dương của nguồn đặt vào A và cực âm của nguồn đặt vào K: Có dòng điện mạnh chạy qua lớp tiếp xúc, vì lúc này khuếch tán tăng lên, Dòng điện qua mặt tiếp xúc P-N lúc này sẽ tăng lên theo điện áp ngoài U¿x: / = /„us„ = !„„„„ Điện áp ngưỡng trên đối với

diode Sỉ khoảng 0,6V và 0,2V đối với diode Ge

Sở di theo chiều thuận diode xem như bắt đầu dẫn điện khi điện áp đặt vào 2 đầu

vượt qua trị số ngưỡng vì điện áp thuận đặt vào diode phải đủ lớn để lấn át điện trường

tiếp xúc bên trong lớp tiếp xúc P-N

Khi đặt điện trường ngoài theo chiểu nghịch cực dương vào K, cực âm vào A: Khi

Uxa thap có dòng điện rất nhỏ chạy qua lớp tiếp xúc, lúc này vùng điện tích không gian

Mạch tuần tự hai trạng thái bến 3

Trang 6

mở rộng ra và do các hat mang điện thiểu số gây nên Lúc nảy diode được gọi là phân cực

nghịch Nhưng khi | „| >|U/,„„ | thì hạt mang điện thiểu số được gia tốc đến mức có thể phá vữ mối liên kết nguyên tử trong lớp tiếp xúc và tạo ra các electron tự do mới, các electron lai tham gia bắn phá lớp tiếp xúc và số electron được tạo ra dây chuyền làm dong

điện được tăng lên một cách nhảy vọt Tình trạng này goi 1A diode bị đánh thủng 4 Transitor: Người ta phân biệt 2 loại transitor PNP và NPN, chúng được ký hiệu như sau: r : OF oO Dượn , Sea Collector Collector Ba» PNP collector NPN cel Base Base Emitter Emitter Hinh 3: Transistor

Mỗi transitor lưỡng cực có 2 lớp tiếp xúc P-N và gồm 3 lớp:

% Lớp giữa được gọi là lớp gốc (Base) ký hiệu là B, có nống độ tạp chất thấp nhất và có bể dày rất mỏng khoảng 10/ưm % Lớp phát (Emitter) ký hiệu là E, có nống độ tạp chất lớn nhất % Lớp góp (Collector) ký hiệu là C, có nỗng độ tạp chất trung bình a Nguyên tắc hoạt động: Ta xét họat động của một Trasistor NPN Muốn một transistor họat động được phải có đủ 2 điều kiện:

s Tiếp tế: Phải cung cấp cho hai cực C, E đúng cực tính bằng nguồn điện Ec Với

transistor NPN thi Uce>0 ; PNP thi Uce <0,

e Phân cực: Phải cung cấp dién ap cho B, E ding cuc tinh bang nguén dién Ex Néu

transistor NPN thi Uge >0 ; PNP thi Une <0

Trang 7

SVTH: NGUYEN MINH HUAN + - + - | || Vee Vee Hình 4: Phân cực transistor

Xét trưởng hợp có nguồn Ecc, không có nguồn Eg: CE coi như gồm 2 diot CB và BE mắc nối tiếp, 2 diot nảy mắc ngược chiều nhau nên không cho dong điện qua CE

Xét trường hợp có nguồn điện En không có nguồn Ecc: điot BE được phân cực thuận, c là hạt dẫn điện đa số ở vùng E qua mỗi tiếp xúc P-N vào vùng B dé về nguồn En Chỉ có dòng lạ không có dòng Ic ở mạch nguồn Ecc vả đòng Ip cảng lớn khi nguồn En cảng lớn

Xét trường hợp có cả 2 nguồn điện Ea, nguồn Ecc: di-ot BE được phân cực thuận,

eletron (hạt dẫn điện đa số) ở vùng E qua mối tiếp xúc vào vùng B, ở vùng B (rất mỏng cỡ

vài zm ) để vào vùng C Ở đây electron dan lại là hạt dẫn đa số nên bị nguồn Ecc hút mạnh

tạo nên dòng Ic

Ta thấy dòng lc càng mạnh khi dòng lạ càng lớn và bẻ đày lớp B cảng nhỏ Vay: khilg=0 “®* Ic=0;Iptang > lc ting

Ta nói chính dòng qua cực B (có nA) đã điều khiển dòng qua Ec (cỡ mA) của transistor

Vi vậy cực B được gọi là cực điều khiẻn

Mạch kỹ thuật sô là mạch trong đỏ chỉ hiện điện hai giá trị logic Thường lớn hơn hiệu

giữa O volt va | volt đại điện cho một giá trị nhị phân (nhị phân 0) và hiệu giữa 2 và 5 volt

đại điện cho giá trị kia (nhị phân !) Không được phép có điện áp ngòai hai khoảng này Các

thiết bị điện tử tí hon gọi là Cổng (gate) có khả năng tính tóan nhiều hàm của tín hiệu gồm hai giá trị này Cổng tạo thành cơ sở phần cứng, từ đó chế ra mọi máy tính số

Mọi logic số hiện đại đều dựa trên việc chế tạo transistor vận hành như một công tắc nhị phân cực nhanh Hình 5: minh họa mạch transistor lưỡng cực mắc vào mạch đơn giản:

Transistor nay có 3 nối kết với bên ngoài: cực Góp (collector), cực Nền (base) va cực Phat (emitter) Khi điện áp vào (V„) thấp hơn giá trị tới hạn nào đó transistor sẽ tắt, đóng vai

trò như một điện trở lớn vô hạn, khiến cho đầu ra của mạch (V„„) nhận giá trị gắn với Vcc

điện áp cắp điện thường là +5 volt Lúc V„ vượt quá giá trị tới hạn, transistor bật và đóng vai

trò như đây dẫn, kéo V„„ xuống tới masse (theo quy ước lả 0 volt),

Trang 9

Cân lưu ý rằng khi V„ thắp thi Vau cao và ngược lại Do đỏ mạch nảy là bộ chuyển đổi, chuyên logic 0 sang logic va logic | sang logic 0 Cần điện trở đẻ giới hạn dòng điện qua transistor Thời gian cần thiết đẻ chuyển tir trang thai nay sang trang thải khác thường mắt vài

nano giấy (ns)

Trong hình 6 (a): Hai transistor mắc nói tiếp Nếu Vị va V› đều cao, cả hai transistor sẽ

dẫn điện Va Vou sẽ bị kéo xuống thấp Giả sử một trong hai đầu vào thấp, transistor tương ứng sẽ tắt và đầu ra sẽ cao Nói cách khác V„„, sẽ : thấp khi và chỉ khi Vị va V> đều cao

Trong hình 6 (b): Hai transistor được mắc song song Nếu một trong hai đâu cao

transistor tương ứng sẽ bật và kéo đầu ra xuống masse Còn như cả hai đầu đều thấp thì đầu ra Vou SẼ cao

Ba mạch này hợp thành 3 công đơn giản nhất, Chúng mang tên là NOT, NAND, NOR Nếu bây giờ ta chap nhận quy ude “cao” (Vcc volt) la logic |, va “thap” (masse) 1a logic 0, chúng ta sẽ biểu diễn giá trị xuất dưới dang ham gia trị nhập

Nếu đưa tín hiệu đầu ra của công NAND vào mạch chuyên đôi chúng ta sẽ nhận đ

mạch khác nghịch đảo của cong NAND mach có đầu ra la Ị khi và chỉ khi cả hai đầu đều

bằng I Mạch như vậy gọi là công AND (d) Tương tự neu noi công NOR với bộ chuyển đổi

để mạch có đầu ra bằng | khi và chỉ khi một trong hai đâu vảo bằng I Cổng như thẻ gọi là công OR “Dấu đảo" là những vòng tròn nhỏ dùng như một phần ký hiệu của bộ chun

cơng Ngồi ra chúng được dùng đẻ chỉ tín hiệu dao trong nhiều trường hợp khác

Hình 8: trình bày các ký hiệu quy ước được dùng để điển tả 5 cổng NOT, NAND, NOR,

AND, OR và chức năng cho từng mạch œ O - -«& = CO

Hình 7: Bang chan tri cng AND va OR

Trang 11

SVTH: NGUYEN MINH HUAN CHUONG 2 MACH TUAN TU HAI TRANG THAI BEN (FLIP-FLOP) I- Mạch chốt dùng các cổng logic:

Mạch Flip - Flop (EF) cơ bản nhất được xây dựng từ hai cổng NAND hoặc hai cổng

NOR Phiên bản cổng NAND gọi là mạch chốt cổng NAND, phiên bản cổng NOR gọi là mạch chốt cổng NOR I Cấu tao của mạch chốt : : 1 ký Hình 9: Mạch chốt RS

Hình 9 là sơ đồ khối mạch chốt RS Chốt ở đây có nghĩa là cài lại, giữ lại Mạch có

hai ngõ vào R, Š và hai ngõ ra Q, O (Q') trong đó hai ngõ ra bao giờ cũng bù nhau (tức là

Q=0thì Ø = 1 và ngược lại)

Mạch chốt cấu tạo bởi hai cổng NAND có hồi tiếp chéo Hai ngõ vào được gọi là S

(viết tất cho Set có nghĩa là đặt) và R (viết tất cho Reset có nghĩa là đặt lại)

Mạch có hai trạng thái như sau: a~ẮS=0, R= 1:

Khi S = 0 ngõ ra của cổng NAND NI là 1 (bất chấp ngõ vào còn lại của N1) nên

hỗi tiếp trở lại ngõ vào trên của N2 là 1, cổng N2 có hai ngõ vào là | nên ngõ ra là 0, hồi

Trang 12

Giảsử mạch chốt đang ở trạng thái (a) tức S = 0, R = | ta dua lên cao (S = 1) VIR

vẫn là ! nên ngõ ra của N2 có thể là 0, hồi tiếp về ngõ vào của NI là 0 Kết quả là trạng

thái ra khi S = 1, R = 1 giống như trạng thái ra trước đó khi S = 0, R = Ì

Nếu bắt đầu từ trạng thái (b), tức S = I.R = 0 rỗi đưa R lên 1 thì trạng thái ra sẽ là

Q=0, Ø = I giống như trạng thái ra trước đó khi S = 1, R = 0 Tóm lại khi S = I, R = I thì

trang thái ra không đổi tức là giữ nguyên trạng thái ngay trước khi S = I, R = I

d.- Khi S = 0, R = 0:

Mỗi cổng NAND có một cổng vào là 0 nên ra làI, hồi tiếp trở lại là !, nên ra ổn định ở L Vì cả hai đẫu ra Q Ø dểu ở cùng một trạng thái nên trạng thái này không được dùng

Các trường hợp trên được tóm lược ở bản sự thật Nếu thế hai cổng NAND bởi hai cổng NOR ta sẽ có chốt NOR, lúc bấy giờ hai ngõ vào tác động ở cao

2 Mạch chống dội:

Trang 13

SVTH: NGUYEN MINH HUAN “MV 5V | 0V

Hiện tượng dội công tắc cơ học

Các trạng thái chuyển tiếp ở tín hiệu đầu ra thường kéo dài chỉ vài ms nhưng nhiều thiết bị không thể chấp nhận được Có thể dùng mạch chốt NAND ngăn không cho hiện tượng dội công tắc ảnh hưởng đến đầu ra Ta hãy mô tả hoạt động của mạch chống dội như sau:

Giả thiết công tắc đang ở tiếp điểm 1 sao cho đầu vào R ở mức thấp và Q= 0 Khi

công tắc dời đến tiếp điểm 2, R ở mức cao, S xuất hiện mức thấp khi công tắc tiếp xúc lần

đầu Điều này sẽ thiết lập Q = Ô trong vài ns (thời gian đáp ứng của cổng NAND! Bây giờ nếu công tấc dội đến tiếp điểm 2, cả S và R đều ở mức cao, Q không ảnh hưởng nó vẫn ở

mức cao Vì vậy sẽ không có gì xảy ra tại Q khi công tắc dội lên xuống tiếp điểm 2 trước

khi dừng hẳn ở 2

Tương tự tiếp điểm 2 trở vẻ tiếp điểm Công tắc đạt mức thấp ở đầu vào R khi tiếp xúc lần đầu Đầu này xoá Q về trạng thái thấp, trạng thái nó sẽ duy trì ngay cả khi công

tắc đội lên xuống tiếp điểm 1 nhiều lẫn trước khi dừng hẳn

3 Mạch dao động tạo sóng vuông :

Xem mạch điện II, hai ngõ vào của hai cổng NAND đượo nối qua các điện trở R1, R2, R3 Các điện trở này được chọn sao cho trạng thái của hai cổng không phải là 0 (có điện thế nhỏ hơn 0.8 V) mà ở trong vùng tuyến tính giữa 0.9 V và 1,6 V đối với TTL

(Transistor — Transistor - Logic) Sự nạp, xã của hai tụ điện C1, C2 sẽ khiến các ngõ vào

chuyển mạch giữa logic Ö và l

Mạch tuần tự hai trạng thái bến II

Trang 14

$ > ! kQhẽm í%V >

Hinh 11: Mach dao động tạo sóng vuông

Giả sử ngõ vào dưới của NI vừa xuống dưới ngưỡng logic thấp khiến Q = 1, qua C2 khiến ngõ vào của N2 lên 1, làm Ø = 0 C2 xã điện qua R2 và R3 khiến điện thé tại ngõ vào trên của N2 tụt dẫn nên đến lúc nào đó sẽ xuống logic 0 làm QO = I Qua C1 khiến ngõ vào dưới của NI lên 1 và Q = 0 Cl xã điện qua RI và R3 khiến điện thế tại ngõ vào của

NI xuống logic 0 làm Q = l1

Kết quả là có dạng sóng vuông Ở ngõ ra Hai dang sóng ra ở Q và Ở ngược pha nhau Khi chon C; = C) = C va R; = R› = R dạng sóng vuông ra sẽ đối xứng (thời gian ở mức cao bằng thời gian ở mức thấp ) và có tấn số là ð = _— oe 2(R + Rs)C Dạng sóng được mô tả như sau: Hình 12: Dạng sóng vuông ở đầu ra

Mạch tuần tự hai trạng thái bền 12

Trang 15

II.- Dong hé (clock) - xung_nhip kich hoat FF ding bo:

Trong nhiều mạch số, thứ tự điển ra bien có la vấn để quan trọng Đôi khi biến có này

phải đi trước biển có kia, thỉnh thoáng hai biến có phải diễn ra đồng thời Nhằm cho phép nhà

thiết kế đạt được quan hệ định thời can thiết nhiều mạch số sử dụng đồng hồ cho đồng bo

Đông hỏ (clock) là mạch phát xung vả thời khoảng chỉnh xác giữa các xung liên tiếp

Khoảng thời gian giữa các biến tương ứng của hai xung liên tiếp là chu kỷ đồng hò Tản số xung thường tử ! đến 100 MHz tương ứng với chu kỳ đồng hỗ từ 1000 nano giây đến 10

nano giây Dé đạt độ chính xác cao, tần số xung nhịp đồng hô thường được điều khiển qua độ

đao động thạch anh hoặc mạch dao động tạo sóng vuông

Giả sử biển cổ phải dién ra theo thứ tự cụ thẻ, thì cần chia đồng hồ thành những chu kỷ con, Cách thông thường đẻ cung cấp độ phân giải chính xác hơn đồng bộ cơ bản là mắc dây đồng hò chỉnh rồi gắn mạch có Rơle đã biết thời gian trễ vào đó Do đó sẽ tạo ra tín hiệu đồng hò dịch pha so với tính hiệu đồng hỏ chính trach anf Ca

Hình 13: Mạch tạo sóng vuông bằng tỉnh thể thạch anh

Hệ thống xung nhịp thường là một chuỗi xung hình chữ nhật hoặc sóng hình vuông

Xung nhịp được phân bó đến tất cả các bộ phận của hệ thống và hầu hết nếu không nói là tất

cả đầu ra hệ thông thay đổi trạng thái chỉ khi xung nhịp thực hiện một bước chuyên tiếp hay còn gọi là sườn Khi xung nhịp đổi từ 0 đến 1 (sườn xung đi lên gọi là chuyên trạng thai theo

sườn lên) khi xung nhịp đi tử | xuống 0 (sườn xung đi xuống) gọi là chuyên trang thái theo

sườn xuông

Hầu hết hệ thông kĩ thuật số chủ yếu là đồng bộ vi mạch đông bộ dễ thiết ké va dé dd

lỗi hơn Sở di chủng đề đò lỗi hơn bởi vì đầu ra của mạch chí thay đổi ở những thời gian xác

định Nói cách khác, gần như mọi thứ được đồng bộ theo sự chuyên tiếp xung nhịp Ngoài ra

ta còn có thể tạo ra xung nhịp với thời gian xung cực kỳ ngắn bằng cách nôi xung nhịp do

dong hé sinh ra (CK) vai mạch tách sườn xung

Trang 16

aed AND CK! 0 CK | 0 CK* 1 ñ Hình 14: Mạch tạo xung hẹp

Hinh 14 cho thấy tín hiệu CK* sinh ra bằng kích theo sườn lên Bộ đảo gây tré vai ns sao cho việc chuyễn trạng thái của CK xảy ra sau CK một lúc Cổng AND sinh ra một xung

nhọn ở đầu ra ở mức cao chỉ khoảng vai ns lic cd CK va CK cing cao Kết quả tạo thành là

một xung hẹp tại CK* xuất hiện ở kich sườn lên của CK Chúng ta cũng có cách sắp xếp

tương tự bằng cách thêm bộ đảo ở đầu vào cổng AND cũng sinh ra CK* ở sườn xuống Tín hiệu CK* chỉ khoảng vải nano giây

` Mạch tạo xung nhịp

- BO tao dao dong trigd Schmitt:

as vẽ 15 cho ta thấy cách kết nối bộ đảo trigơ Schmitt thành bộ tạo dao động (oscillator) Tín hiệu tại Vout gần như sóng vuông có tấn số phụ thuộc vào giá trị Rvà C

Quan hệ giữa tần số và giá trị RC được biểu điển cho ba bộ đảo trigơ Schmitt khác nhau

Trang 17

` SVTH: NGUYÊN MINH HUAN R > 1kOhm ° sv 1T Vout C 1 uF | “4 4V 0v -

Hình 1Š: Bộ tạo dao động Schmitt sử dụng bộ đảo 7414

Chú ý giới hạn tối đa trên giá trị điện trở cho mỗi thiết bị Mạch sẽ không dao động nếu không duy trì R đưới giá trị này

2 Bộ định thời 555 dùng như bộ đa hài phiếm định:

IC định thời 555 (555 timer) là một thiết bị tương thích TTL có thể hoạt động ở nhiều chế độ khác nhau Hình vẽ sau cho thấy các thành phần bên ngoài được kết nối với bộ định thời 555 để nó hoạt động như bộ tạo đao động phiếm định

Hinh 16: Bộ định thời S355 dùng như bộ đa hài phưếm định

Mach tuần tự hai trạng thái bến 15

Trang 18

Đầu ra của nó là dang sóng hình chữ nhật lặp đi lặp lại, chuyển đổi giữa hai mức

logic với những khoảng thời gian tại mỗi mức logic định bởi giá trị R và C Chu kỳ dao động T = T'+ T7

Chúng ta cũng có thể mắc mạch điện như sau để tạo thành bộ dao động phiếm định

trong các mạch đếm sau này chúng ta sẽ sử dụng mạch dạng này Vout @ Hình 17: Bộ định thời 555 dàng phát sóng vuông

3 Bộ tạo xung nhịp điều khiển bằng tỉnh thể thạch anh:

Tần số ra của các tín hiệu từ mạch tạo xung nhịp mô tả ở hai mạch trên phụ thuộc

vào giá trị của điện trở và điện dung C Vì thế chúng không chính xác hay ổn định tuyết đối Nếu tính đến tính chính xác và độ ổn định cao phải ding tinh thé thach anh (quartz

crystal) Một mẫu tỉnh thể thạch anh được cất theo hình dạng và kích thước xác định để

dao động (cộng hưởng tại tắn số rất chính xác, cực kì ổn định với nhiệt độ và thời gian), dễ

dàng đạt được tấn số 10 KHz đến 80 MHz Khi đặt tỉnh thể trong mạch điện, nó có thể tạo

ra dao động ổn định và tấn số chính xác bằng với tẩn số cộng hưởng của tính thể r2 F3 ñtui Đấu ra lì e song re vudng itiech are ít Li

Hình 18: B6 tao xung nhip bang tính thể thạch anh

Mach tuần tự hai trạng thái hẻn 16

Trang 19

Hinh 19: Mach tạo xung nhịp điều khiển bằng tỉnh thể thạch anh

Mạch điện ở hình 18 được xây dựng với bộ đảo TTL 74LS04 mạch này cũng có thể

dùng bộ đảo trigơ Schmitt 74LS14 Gía trị R thường nằm giữa 300-1500 tuỳ thuộc vào loại tỉnh thể sử dụng và tắn số của nó Mạch này có khả năng tao ra tin số nhịp đến 20

MHz

Mạch điện ở hình 19 sử dụng bộ đảo CMOS là IC 74HC04 Gía trị của R là IKQ,

mạch này sẽ dao động tại tắn số lên đến IÔMHZ

Những mạch tạo xung nhịp điểu khiển bằng tính thể thạch anh như mạch điện minh họa được sử dụng trong các máy vi tính, các hệ thống vi xử lý và trong bất kỳ ứng dụng

nào cần tín hiệu nhịp để phân định khoảng thời gian chính xác

IIl.- Flip-Flop R-S dong bé :

FF R-S đông bộ có thê phân ra làm hai loại: FF R-S đồng bộ được kích bằng sườn lên của xung nhịp vả FF R-S đồng bộ được kích bằng sườn xuống

1 FF R-S đồng bộ được kích bằng sườn lên :

FF R-S này chỉ thay đổi trạng thái khi tín hiệu cung cấp đẫu vào CK của nó chuyển trạng thái từ 0 đến | Đầu vào S và R điều khiến trạng thái của FF, nhưng FF không đáp lại những đầu vào này cho đến khi đồng hồ kích sườn lên của xung nhịp Chúng ta có thé minh

họa hoạt động của FF như sau:

Ban dau tat ca dau vao féu bing 0 và đầu ra Q được cho là bằng 0 tức Q,= 0

I Khi xảy ra sự chuyển trạng thái theo sườn lên của xung nhịp đầu tiên (điểm a): cả hai đầu vào S-R đều bảng 0 nên FF không bị ảnh hưởng vả vẫn duy trì ở trạng thái Q = 0

(nghĩa là Q = Qụ) không đổi

2 Tại sự chuyên trạng thái theo sườn lẻn của xung nhịp thứ hai (điểm c) , dầu vào S

bây giờ cao, côn C vẫn thấp Vì thế, FF thiết lập đến trang thái E ở sườn lên của xung nhịp

Mạch tuần tự hai trạng thái bén 17

Trang 20

Hình 20: Sơ đô khối và ký hiệu của FF RS

3 Khi xung nhịp thứ ba chuyển trạng thải sườn lên (điểm e) kéo theo S = 0 và R = 0

làm cho FF vẫn ở trạng thái 1

Xung thứ tư (điểm g) S = 0, R = 1 khi aáy thiết lập FF đến trạng thái Q = 0

Xung thứ năm cũng nhận thấy S = l, R = 0 khi nó chuyển trạng thái đi lên một lắn

nữa FF thiết lập trạng thái cao

Trang 21

Từ các dạng sóng này nẻn chú ý là FF không bị ảnh hưởng bởi sự thay đôi trạng thái theo chiều xuống của xung nhịp Cũ ủng chủ ý là mức logic của S và R khỏng tác động lên FF ngoải trừ có sườn lén của xung nhịp xuất hiện

Đầu vào S và R là những đâu vào điều khiến đồng bộ chúng điều khiển FFđến trạng

thái phải đến khi xung nhịp xuất hiện; đầu vào CK là đầu vào kich làm cho FF thay đôi trang

thái tùy thuộc vào trạng thái của S, R khi có sự chuyền trạng thái tích cực của xung nhịp

2 4 dong bi kính bàng sướn aun

Vòng tròn và tam giác nhỏ trên đầu của CK cho biết FF nảy sẽ kích chỉ khí đầu vào

CK đi từ | xuống 0 FF hoạt động như FF sườn lên chỉ khác là đầu ra đổi trạng thái chỉ ở

sườn xuống của xung nhịp (điểm b, đ, f, h) Sar 5 @ o> E44 OP

Hình 21: Ký hiệu cia FF RS kích sườn xuống

Cả hai loại FF kích bằng sườn xuống và sườn lên đều được dùng trong hệ thống kỳ

thuật số

IV.- Flip-flop JK đồng bô:

Flip-flop RS có điểm bất tiện, đó là khi S và R ở mức cao thì ngõ ra bất ổn (cả Q và

QÓ đều tạm thời ở cùng một trạng thái) Trạng thái cấm này được tránh bằng cách thêm hai cổng AND và hỏi tiếp trở lai ngõ vào để tạo FF 1K Do sự hồi tiếp, ngõ vào của FF RS là S =10,R=KQ J S11) co Clock dd Qr > K +2 6 4K Qe J K CK To 0 0 Sườn lên Q, (không đổi) l 0 Sườn lên | 0 1 Sườn lên 0 \ | Sutin lên O, (lat)

Hình 22: FF J-K dong bé dap lai suém lén cia sung nhip

Mach tuần tự hai trạng thái bên — 19

(FLIP-FLOP) TH! ƒ Wie N |

Trang 22

Hình 22 cho thấy một Flip-flop JK đồng bộ Loại Flip-flop bị kích bởi sườn lên của

xung nhịp Đầu vào điều khiển trạng thái FF theo cùng cách thức đấu vào R, S nhưng có

điểm khác nhau là đấu vào J = K = l, không cho kết quả mơ hồ ở đầu ra Với điều kiện này FF luôn đạt đến trạng thái ngược lại của nó khi xung nhịp chuyển trạng thái đi lên

Đây gọi là chế độ của hoạt động lật Trong chế độ này, nếu cả J và K đều duy trì ở mức cao, FF sẽ thay đổi trạng thái (lật) ở từng thay đổi theo sườn lên của xung nhịp Bảng chăn

trị sau — cũng chính là bảng chân trị đã lập cho flip-flop R-§ đồng bộ, trừ điều kiện J=K= I Kết quả điểu kiện này Q= Ø0 nghĩa là giá trị mới của Q sẽ là đảo của giá trị

của nó đã có trước đây là hoạt động lật a b C d e f E h I J K | | ( ' ( | Q | aia | SET _ HOLD ' RESET TOGGLE Hình 23: Dạng sóng của FF J-K

Dạng sóng ở hình 23 minh hoạ của hoạt động FF này Một lẳn nữa ta giả thiết về yêu cầu về thời gian thiết lập và thời gian duy trì đều thỏa

| Ban đấu tất cả đấu vào J = !; K =0, đẫu ra Q giả thiết là | thì QO = 1

2 Khi sườn lên của xung nhịp thứ nhất xuất hiện (điểm a), tổn tại điểu kiện J = l,

K z0 Vì thế, FF ở trạng thái Q=1

3 Xung nhịp thứ hai tìm thấy J = 0; K = 1 khi nó thay đổi trạng thái đi lên (điểm c)

Điều này lam cho FF lật sang trạng thái ngược lại của nó Q= 0

4 Tại điểm e trên dạng sóng của xung nhịp, J = | va K = 0 déu nén FF d6i trạng thái ở lần chuyển này Q = 0

5 Tai diém g: J = 0, K = 0 Đây là điều kiện để thiết lập Q ở trạng thái không đổi, do đã là 1 nên nó vẫn duy trì trạng thái đó

6 Tại điểm I: J = K = 1 ,FF bập bênh sang trạng thái ngược lai, Q = 0

Từ dạng sóng này, lưu ý rằng FF không bị ảnh hưởng hởi sườn xuống của xung nhịp,

Các mức đầu vào J, K cũng không tác động trừ khi xảy ra sự kích sườn lên của xung nhịp,

Bản thân các đầu vào J, K không làm cho FF thay đổi trạng thái

Mặt khác cũng có loại FF JK đồng bộ loại kích vào lúc chuyển trạng thái xung nhịp

đi xuống Vòng tròn nhỏ dấu vào CK cho biết FF này sẽ kích khi đấu vào CK di từ 1 xuống

Ú FF này hoạt động theo cách tương tự sườn lên ngoại trừ đầu ra chỉ có thể thay đổi trạng

Trang 23

thấi trên sườn xuống của xung nhịp (điểm b, d, f, h và j) Cả hai cực tính của flip - flop J-K

kích bằng sườn đều rất thông dụng

Flip-flop 1-K linh hoạt hơn nhiều so với flip-flop R-S vì nó không có trạng thái mơ hỗ

(không xác định) Điều kiện 1 = K = I cho ra hoạt động lật, được sử dụng rộng rãi trong tất

cả các loại bộ đếm nhị phan Thue chit flip-flop J-K c6 thé lam bat ci diéu gi ma flip-flop R-S làm được cộng với chế độ lật

Hình 22 minh họa một phiên bản giản lượt của mạch bên trong flip-flop kích bằng

sườn Nó có 3 phan giống như flip-flop R-S kích bằng sườn Thực tế khác biệt duy nhất giữa hai mạch là đầu ra Q và Ở được đưa trở vẻ cổng NAND điều khiển lái xung Mỗi nối

hồi tiếp này làm cho flip-flop J-K lật ở điều kiện 1 = K = I

V.- Flip-flop Ð đồng bộ:

Flip-flop D chỉ có một đầu vào điều khiển đồng bộ D Hoạt động của flip-flop D rất

đơn giản: Q sẽ chuyển sang trạng thái tương tự như trạng thái đầu vào D khi xung nhịp nảy ở mức cao Chúng ta sẽ minh hoạ điểu này như sau: CLK or O-Type D D | Ck Q 0 Cao 0 | Cao l

Hình 24: FF-l): Câu tạo ký hiệu và dạng sóng

Mạc! tuần tự hai trạng thái bền 21

Trang 24

Giả thiết bạn đầu Q ở mức thấp Khi xung nhịp xảy ra lấn đầu tại điểm a ở mức cao, đấu vào D ở mức thấp Vì thể, Q vẩn ở trạng thái 0 Mặc dù mức logic ở đẫu vào D

thay đổi giữa điểm b và c nó vẫn không tác động đến Q, Q đang duy trì ở mức cao là mức

D tại điểm a Khi xung nhịp nảy ở mức cao tai điểm c, đầu ra Q ở mức thấp (mức của D) Theo cách tương tự đầu ra Q có mức hiện tại ở D khi xung nhịp nảy ở mức cao tại các điểm e, g, I

Đối với flip -flop này Q chỉ có thể thay đổi khi xung nhịp nảy ở mức cao diễn ra

Đầu vào D không tác động ở những thời điểm diễn ra nảy mức cao của xung nhịp

Flip -flop D kích bằng sườn xuống hoạt động tương tự như trên chỉ khác là Q lấy

giá trị của D khi CK nảy ở mức thấp Kí hiệu cho flip -flop DÐ kích theo mức thấp của xung

nhịp sẽ có vòng tròn nhỏ trên đầu vào CK

Flip-flop D kích sườn rất dễ dàng dựng bằng cách thêm một bộ đảo duy nhất cho

flip-flop R-S kich bằng sườn Nếu thử cả hai giá trị của D ta sẽ thấy rằng Q lấy mức hiện

tại ở D khi xung đồng hỗ nảy ở mức cao xảy ra Chúng ta cũng có thé tạo thành flip-flop D từ flip-flop J-K cũng bằng cách tương tự 0 S ab rt ax— 18 ar Hinh 25: FF RS thanh FF-D Trong hấu hết ứng dụng của flip-flop D, đầu ra Q phải lấy giá trị của đầu vào D của chỉ ở những thời điểm xác định chính xác VI.- Mạch chốt D:

Flip-flop D kích bằng sườn dùng một mạch tách sườn xung dé dim bảo đầu ra sẽ đáp lai đầu vào D Chỉ khi có sự chuyển tiếp tích cực của xung nhịp Nếu không dùng mạch

tách sườn xung mạch thu sẽ được vận hành hơn khác đi Nó được gọi là mạch chốt D và

được sắp xếp như hình vẽ sau:

Mạch tuấn tự hai trạng thái bến 22

Trang 25

SVTH: NGUYEN MINH HUAN Ỉ IATL My = Hình 26: Cấu tạo mạch chét D Đầu vào Đầu ra EN D Q 0 Không ảnh hưởng Q, (không đổi) I 0 0 I l |

Mạch này chứa mạch chốt NAND, cổng lái NAND 1 và NAND 2 mà không có mạch tách sườn xung ,Đầu vào chung đến các cổng điều khiển gọi là đẩu vào cho phép (Enable input - EN) thay cho đầu vào của xung nhịp Vì tác dụng của nó lên đầu ra của Q và Ở không bị khống chế chỉ xảy ra khi có sự chuyển tiếp trạng thái Mạch chốt D hoạt

động như sau:

I Khi EN ở mức cao , đầu vào D sinh ra ở mức thấp ,tại đầu vào set và clear ở mạch chốt NAND để làm cho Q đồng mức với D Nếu D thay đổi trong khi EN ở mức cao, Q sẽ thay đổi theo y như vây Nói cách khác, trong khi EN =1, đầu ra Q trông giống hệt D,

ở chế độ này, mạch chốt D được gọi là “trong suốt ”

2 Khi EN xuống mức thấp, đầu vào D bị cản không cho ảnh hưởng đến mạch chốt

NAND vì đầu ra cả hai đồng lai NAND đều được giữ ở mức độ cao Do đó đầu ra Q và Ø

sẽ ở tại mức mà chúng có trước khi EN xuống mức thấp Nói cách khác đầu ra bị chốt ở

mức đang có của nó và không thể thay đổi khi EN ở mức thấp mặc dù D thay đổi Hoạt

động này được tóm tất trong bảng chân trị và kí hiệu như hình vẽ Chú ý rằng mặc dù đầu

vào EN hoạt đông giống y hệt đầu vào CK của FF kích bằng sườn nhưng không có tam

giác nhỏ ở đầu vào EN Đó là vì kí hiệu tam giác nhỏ chỉ được dùng cho những đầu vào

nào làm đầu ra thay đổi khi có sự chuyển tiếp trạng thái, mạch chốt D không kích bằng

sườn

Chúng ta có thể mình họa hoạt động của mạch chốt D qua hình vẽ sau đây:

Mạch tuần tư hai trang thai bén 23

Trang 26

Regular D-latch response a b c de D ƒ † oa im Poe E —_T tk Lj = Df CSCS ƒ TẢ Se S8: :- đệ L_f

Outputs respond to input (D)

during these time periods Hình 27: Dạng sóng của chốt D

Trước thời điểm a, EN ở mức thấp nên Q bị chốt tại mức 0 hiện tại của nó và không thể thay đổi mặc di D đang đổi Trong khoảng a đến b, EN lên mức cao nên Q sẽ theo tín

hiệu hiện tại có ở Ð Vì vậy Q lên mức cao và ở yên ở đó

Khi EN trở về mức thấp tại b, Q sẽ chốt lại ở mức cao là mức mà nó có tại b và duy trì ở đó khi EN đang thấp

Tại c khi EN lên cao trở lại, Q sẽ theo sự thay đổi cảu đầu vào D cho đến tận d lúc

EN về thấp Trong khoảng c đến d mạch chốt D là “trong suốt” Vì các thay đổi ở D

truyền qua nó đến tận đầu ra Q

Ở d khi EN xuống thấp Q chốt ở mức 0 vì đó là mức của nó tại d Sau d, các thay đổi

ở D sẽ không tác động lên Q vì nó đã bị chốt (nghĩa là EN = 0) VIL.- Flip-flop chu té :

1 Lỗi định thời có thé phat sinh trong mach FF :

Trong nhiễu mạch số, đẫu ra của một FF được nối trực tiếp hay thông qua cổng logic

với đầu vào của một FF khác và cả hai FF đều được kích bằng cùng xung nhịp Điều này

có nguy cơ phát sinh lỗi định thời Hình vẽ sau day minh họa cho trường hợp định thời

Trang 27

SVTH: NGUYEN MINH HUAN at Las [¡ nE .r Qt Pk q†+- f + Xung Clock | on QI : Tphl của QI Q2 CC của Q2 Hình 28: LÃ¡ định thời trong FF

Đầu ra Q¡ nối đầu vào J của Q: và cả hai FF được đồng bộ theo cùng một xung nhịp tại đầu vào CK Lỗi thời gian có nguy cơ phát sinh là vì: Q; thay đổi ở sự nảy lên mức cao của xung nhịp, nên đầu vào Tạ của Q› sẽ thay đổi khi nhận được sự nảy lên mức cao tương tự Điểu này có thể đưa đến kết quả hồi đáp ngoài dự kiến ở Q›

Chúng ta giả sử ban đầu Q\ = I và Q›; =0 Do vậy FF Q¿ có J¡ = K\ = 1 và Q; có J; = Q; = I, K› =0 trước khi có sự kích sườn lên của xung nhịp Khi xảy ra sự kích sườn lên của xung nhịp, Q¡ chuyển xuống trạng thái thấp, nhưng không thật sự xuống trạng thái thấp

cho đến sau thời gian do truyền, tức Tphl Sự kích sườn lên đó sẽ đồng bộ Q; một cách

đáng tin cậy lên trạng thái cao, miễn là Tphl lớn hơn yêu cầu thời gian duy trì của Q› Nếu

điều kiện này không thỏa, kết quả hồi đáp của Q2 khơng thể đốn trước được

2 Flip-flop chủ tớ:

Trước khi FF kích bằng sườn ra đời với yéu cấu vẻ thời gian duy trì rất ngắn hoặc không có thì những lỗi về thời gian như trên được giải quyết dựa vào lớp FF gọi là FF chủ

tớ Một FF chủ / tở thực bao gồm hai FF = một chủ, một tớ Ở sườn lên của xung CK, các

mức của đầu vào điều khiển (D, 1, K, R, S) dùng để xác định đầu ra của chủ khi xung CK

Trang 28

xuống thấp, trạng thái của chủ được chuyển sang tớ, vốn có đầu ra là Q và OM vậy Q và

Q thay đổi ngay sau khi sự kích sườn lên của xung nhịp

Hình 29: Flip-Flop chi td

FF chủ tđ này vận hành rất giống FF kích bằng sườn xuống, ngoại trừ một bất lợi chúng: Các đầu vào điểu khiển phải được giữ cố định trong khi CK ở mức cao, bằng khơng hoạt động ngồi dự kiến có thể xảy ra Vấn để này ở FF chi tđ đã được khắc phục với phiên bản chủ tớ cải tiến gọi là chủ tớ với khoá dữ liệu FF chủ tớ đã trở nên lỗi thời, mặc dù chúng ta có thể gặp nó ở thiết bị đời cũ Ví dụ về loại này là các FF 7473, 7476, 74107 Các phiên bản khoá dữ liệu 74110 và 74111 thuộc họ TTL chuẩn ,Các công nghệ IC đời

mới (74 LS,74AS,74ALS,74HC,74HCT) không chứa các FF chủ tớ nào trong họ Trong thực tế 74LS76 và 74LS107 được chế tạo như FF kích sườn mặc dù đối tấc trong họ 74

chuẩn là FF chủ tđ

VỊH.- IC FLIP-FLOP TTL;

Các FF thường được tích hợp trong các IC Nhà sản xuất đã tính đến các ứng dụng

của các FF và các mối liên kết chúng để tạo ra các thiết bị kỹ thuật cẩn thiết Mục này chúng ta sẽ nghiên cứu một cách khái quát một số IC và cấu tạo bên mang tính chất minh

họa Nếu muốn biết chỉ tiết hơn thì phải nghiên cứu sâu hơn các IC trong cẩm nang tra cứu IC Trong khuôn khổ luận văn này không có điều kiện nghiên cứu sâu

Mạch tuần tự hai trạng thái bển 26

Trang 29

Flip-Flop JK;

T470: FF J-K nảy ở cạnh lên, có cổng AND ở ngõ vào

7472: FF J-K có cấu tạo chủ tớ nảy ở cao 5FPI=PPk PERE EEE NC V(c 4- —bICLK 1J Ht tick’ 1K |_-lÉ— CLR’ PRE’ -—Ê#4ICLKO ight = #4 PRE’ 10 + J CLK —3— 1K 1qQ =— —*3-4 ICLK: 1Q' — e et -*+lvoc @œ0LlLh Y awe J3 km la ape ao KIL*— -—*#4ØR 20ƑE*— vec, xP 2) ope Sq be GND Q -* — eJ eq' —*— —242e0R 2J | ?— 7472 7473 7476

1413: Hai FF J-K có cấu tạo chủ tớ và nảy ở cao 74LS74: Có cấu tạo chủ tớ và nảy

ở sườn xuống của xung nhịp

1476;74LS76: Hai FF J-K Preset (thiết lập) và Clear (xoá), 7476 có cấu tạo chủ tớ

và nảy ở cao, 74LS67 nảy ở cạnh lên và không dùng cấu tạo chủ tớ

74107; 74LS107: Hai FF 1-K với Clear, 74107 có cấu tạo chủ tớ và nảy ở cao,

74LS107 nảy ở cạnh xuống, không dùng cấu tạo chủ tớ —piak vcc He 1J vec H*—- = —*4 ik Ick Rr’ —4 1CLR’ VCC +t 1 ICLR Sjw are 4K akHe 1Q@ = ICLK —+4 IPRE' Lk‡—- -——| |J x ~ 1< x |—H _— 10 2K —= —t4 PRE’ 2J L1 20 2CLRK-R- 1 ej el -—241Q aPRE’>2- 2’ CLK -+Ò40œ Ø2?RE-R- —®8+4 lữ eq +2 ND 2 tp 20LE^>¬—- aD 2-4 74107 74112 74114

74112: Hai FF J-K nảy ở cạnh xuống có Preset và Clear

74114: Hai FF J-K nay ở cạnh xuống có Preset va Clear chung và đồng hé chung 74276; 74LS276: Bon FF J-K với Preset và Clear chung, nảy ở cạnh xuống của xuống nhịp, có bốn đồng hồ riêng cho mỗi FE

14376; 74LS376: Bốn FF J-K với Clear chungvả đồng hỗ chung, nảy ở cạnh xuống

Flip-Flop D:

7474; 74LS74: Hai FF D nảy ở cạnh lên với Preset và Clear

74174; 74LS174: Siu FF D nảy ở cạnh lên của xung nhịp với Clear chung, 74175; 74LS175: Bon PF D nảy ở cạnh lên của xung nhịp với Clear chung

Trang 30

_#‹4 LAN L1 — LCLR” VEE F2 _2 a ee lis _ 2 Se ee LD oR «td 6D Ht 24 ty Sag —

—-ICLK 2D lop spe —t4 1p 4p be

a) IPRE’ eCL Ky 5 lao sạLe#- -—2Jap 3p be

Ee '2 PRE'R etapa te tag ao pe >) ea la 4qL"- -rlạa 3g} mm S —#'| 80 (K+-?— GND CLK4q—2— care 74174 74\75 * 74LS364: Tám FF D nảy ở cạnh lên của xung nhịp với đồng hồ chung điều khiển ngỏ ra chung, ra ba trạng thái

* 74LS377: Tim FF D nảy ở cạnh lên với đồng hồ chung

* 74LS378: Sau FF D nảy ở cạnh lên của xung nhịp với đồng hồ chung * 74379: Bốn FF D —+4G VCC —iG vec rs —L4G vcc + —2I 19 eS — 19 60 + —# 10 4Q +a —i_; 20 7a H+4&@&- -_ * đan saLR_- -—2i PD 30 |lđê i1 3 6q 5 —: 132D 4D |a —*-4 20’ 3Œ —— —— 4D 6D À‡- —>—¬l 3q 4Q E“— — 20 3q |_*— —®—l 4D 5p 2-— — wp aks —ij GND CLKq+—— —2140 590 +s —®_1 ND CLK< 74378 74379 74377 Chét D: _ * 7475; 74LS75: Bon chét D ngd ra Qva Q

* 7477; 74LS77: Bon chét D chi cé ngo ra Q

Trang 31

CHUONG 3

THIET KE BO GHI DICH DUNG FLIP-FLOP

I Cách lưu giữ và truyền dữ liệu của Flip-Flop-Thanh

Công dụng thường gặp nhất của FF là lưu giữ và truyền dữ liệu Dữ liệu có thể là tín

hiệu các trị số (số nhị phân hoặc thập phân được mã hoá nhị phân) Dữ liệu này thường

chứa trong các nhóm FF gọi là thanh ghi (register) Bộ ghi dịch (còn gọi là thanh ghi) có

khả năng giữ và dịch thông tin (dịch trái hay dịch phải)

1 Cấu tạo của phí dịch:

Trang 32

| cm |

ede | Hinh 31: Thanh ghi 4 bit ding D-FF chi td

Hình trên là sơ để của một bộ ghi dịch 4 bít dùng D-FE Thông tin được nạp và bộ ghi

dịch từng bít một và được đồng bộ với xung nhịp CK Bít đầu tiên được nạp vào FF đầu tiên, các bịt thông tin khác sẽ được đã được lưu giữ trong thanh ghi sẽ được dịch chuyển I bít nghĩa là bít lưu giữ trong FF 0 sé chuyển sang FF I, bít lưu giữ rong FE | sé được

chuyển sang FF 2 v v cứ như vậy cho đến FF cuối cùng 10 1 0 Sra =e ——DC K a’ x 0 Lp ku—— © Hinh 32: Thanh ghi dich 4 bit dang FF J-K 2 Phân loại:

Có nhiều cách phân loại ghi dịch:

a Phân loại theo cách đưa thông tin vào và lấy thơng tin ra:

e® Vào nối tiếp ra song song: Thông tin được dưa vào thanh ghi tuần tự từng bịt một,

số liệu được đưa ra đồng thời tức là tất cả các n FF được đọc cùng một lúc

® _ Vào song song, ra song song: Thông tin được đưa vào và lấy ra đồng thời ở n FF

Mạch tuần tự hai trạng thái bền 30

Trang 33

SVTH: NGUYEN MINH HUAN Dy 0, Dạ D Do Do bà " > 3 CLEAR os Q 0, Ò, Os

Hình 33: Thanh ghỉ dịch vào song song ra song song

s® Vào nối tiếp ra nối tiếp: Thông tin được đưa vào và lấy ra ở từng bit một

e Vào song song ra nối tiếp: Thông tin được đưa vào đồng thời cả n FF, lấy ra tuần tự từng bit một đưới sự điều khiển của xung đồng hồ to bt b2 03 oe ae CLEAR

Hinh 34: Thanh ghi dịch vào song song ra nối tiếp

> Phân loại theo đầu vào:

se Đầu vào đơn: Mỗi FF trong bộ ghi dịch chỉ sử dụng chỉ sử dụng một đầu vào điều

khiển D của D-FF hoặc các FF khác nhưng mắc mạch theo kiểu D

._ Phân loại theo đầu ra:

« Đâu ra đơn: Mỗi FF trong hộ ghi dịch chỉ có một đầu ra

s« Đầu ra đôi: Mỗi FF trong hộ ghi dịch có hai dau ra

Trang 34

II Hoạt đông của ghi dịch

I Truyền dữ liệu song song:

Hình về sau đây mình họa cho việc truyền đữ liệu song song từ thanh ghi này đến thanh ghi khác dùng FF Ð, Vo 5 1 FE [ Hình 35: Truyền dữ liệu song song từ thanh ghỉ ở trên đến thanh ghỉ ở dưới

Thanh ghi trên gồm 3 FF D và thanh ghi dưới gồm 3 FF D Ngay khi xảy ra sự kích sườn lên của xung nhịp mức logic ở thanh ghi trên lập tức truyền cho thanh ghi dưới và

việc truyền là đồng bộ, còn gọi là truyền song song vì nội dung của 3 FF trên truyền cho 3 FF dưới là đồng thời Cácđầu ra của FF dưới có thể là ra nối tiếp hoặc song song tuỳ theo yêu cầu, Chúng ta có thể thực hiện việc truyền dữ liệu đối với bao nhiêu FF cũng được

2 Truyền dữ liêu nổi tiếp:

Thanh ghi dich 14 một nhóm các FF được sắp xếp sao cho các số nhị phân được dịch

chuyển từ FF nay đến FF khác trong mỗi xung nhịp Hoat động truyền nối tiếp được sử dụng trong các máy tính điện tử, số hiển thị màn hình dịch chuyển qua một bên khi bấm số

mới Đây chính là hoạt động bên trong của thanh ghi dịch

Trang 35

SVTH: NGUYEN MINH HUAN vo œ © | 2 ere _ †„L— O for ^ - - ~+-~-~~~ #“”Hmì-~- h3 w Se, ee 4« « x ~ = = ôâ ee = sa renews -~.Ắ~- ** « ~Ắ.~ ~._ Hình 36: Thanh ghỉ 4 bù

Hình 36 trình bày cấu hình FF D cho phép vận hành một thanh ghi dịch 4 bịt Chú ý các FF được nối với nhau sao cho đầu ra của FF này nối vào đầu vào của FF kia Điều này

có nghĩa là khi xảy ra sự kích sườn lên của xung nhịp mỗi FF sẽ nhận giá trị của FF trước

nó, Riêng FF đầu tiên sẽ nhận giá trị tổn tại ở đầu vào

Giả sử đầu vào D có dạng sóng như hình vẽ, khi xảy ra sự kích sườn lên của xung

nhịp đâu ra Q, sé nhan gid wi của D và không thay đổi trong suốt quá trình tiếp theo khi

xảy ra sự kích sườn lên tiếp theo thì Ø, mới thay đổi trạng thái Với mỗi kỳ kích sườn lên của xung nhịp thì FF tiếp theo sẽ nhận giá trị của FF trước đó vì thế thông tin được dịch chuyển đến các EF tiếp theo Mỗi thanh ghi dịch có số bit nhất định nếu ta nối nối tiếp các

thanh ghì dịch lại với nhau ta sẽ có lượng bít lớn hơn và dữ liệu sẽ được truyền lẳn lượt qua

các EF của mỗi thanh ghi

® So sánh truyền nổi tiếp và truyền song song:

Trong truyền song song, tất cả các thông tin được truyền đồng thời ngay sau khi

xuất hiện kích sườn lên của xung nhịp bất kể có bao nhiêu FF đang truyền, trong truyền nốt tiếp muốn truyền hoàn tất N bịt thông tin thì phải cẩn có N xung nhịp Truyền song

song nhanh hơn nhiều so với truyền nối tiếp

Mạch tuần tự hai trang thai bén 33

Trang 36

Trong truyền song song, đầu ra mỗi FF ở thanh ghỉ X đều nổi vào đầu vào tương

ứng của các FF của thanh ghi Trong truyền nối tiếp, chỉ có FF cuối cùng của thanh ghi X

nối đến thanh ghi Y Thông thường truyền song song yêu cầu nhiều kết nối giữa thanh ghi gửi X và thanh ghi nhận Y hơn là truyền nối tiếp Sự khác biệt này trở nên quan trọng khi số bịt thông tin được truyền quá lớn Đây là điều quan trọng khi các thanh ghi gửi và nhận nằm cách xa nhau, nó quyết định số đường dây cần thiết để truyền thông tin

* Chọn truyền nối tiếp hay song song tùy thuộc vào đặc điểm và ứng dụng của hệ thống Thông thường, người ta kết hợp sử dụng cả hai để có được ưu điểm vẻ tốc độ của truyển song song và sự đơn giản kinh tế của truyễn nối tiếp

i, M6t sé loai IC ghi dich:

I Sau đây là một số loại IC ghi dịch

Thông dụng chỉ có loạt 74 và74LS được liệt kê ngoài ra còn có thêm loạt CMOS

74HT/HCT

7491 : 8 bit

7494 : đbịt, vào song song/ nối tiếp — ra nối tiếp

7495/LS95 : 4bit, vào song song/ nối tiếp - ra song song, di chuyển phải trái 71496/1LS96 : Sbit, vào nối tiếp/ song song, ra nối tiếp/ song song

74164/LS164: 8 bít, vào song song ra nối tiếp

74165/LS165: bit, vào song song/ nối tiếp ra nối tiếp

14166/LS166: 8 bit, vào song song/ nổi tiếp ra nối tiếp nạp đồng bộ

14194/LS194: 4 bịt, vòa song song/ nối tiếp, ra song song, nạp đồng bộ, dịch chuyển

phải/ trái

T4195/LS195: 4 bit, vào song song/ nối tiếp, ra song song, tầng đầu vào JK

Trang 38

2 Ứng dụng của ghỉ dịch:

Gihi dịch có rất nhiều ứng dụng, ở đây chủ yếu nẻu lên các ứng dung khả đĩ của ghi diich hon 1 đi vào chỉ tiết từng loại ứng dụng Các bộ vi xử lí của ghi dịch đóng vai trò rất quan trong trong việc lưu trữ, tính toán số học và logic

Lưu trữ và dịch chuyển dữ liệu

% Ứng dụng cơ bản và khá phổ biếncủa ghi dịch là lưu trữ dữ liệu Thanh ghi có n

bịt lướu trữ được n bịt dữ liệu một thơi gian mà chừng nào mạch còn được cấp điện

Dịch chuyển dữ liệu là khả năng cơ bản thứ hai của ghi dịch Dịch chuyển gồm:

dịch mhải dịch trái và dịch chuyển vòng quanh; dịch chuyển từng bịt hoặc nhiều bit fe 4) Vcc GND Hình 37: Sơ đỗ chân của IC FF VCC 80 80 7D 78 60 6D 5D 50 CLK b9 l9 l8 |? h6 h5 l4 l3 l2 li =— — 1¬ — [PP LEI SE Lớn ươm fot t eh bo |] 2 |3 l4 l5 16 |7 l8 I9 lê ẨLR 10 10 20 20 30 30 40 4g OND Hình 38: Sơ dé chan cha FF bat phan

Mạch: tuần tự hai trạng thái bến 36

Trang 39

SVTH; NGUYEN MINH HUAN

Flip-flop có nhiều cấu hình, hình 37 trình bay cấu hình đơn giản gồm hai FF D độc

lap wedi tinh hiéu Set va Reset Tuy nằm trong cùng vì mạch 14 chân, nhưng hai FF không

hẻ liêên quan với nhau Flip-flop bát phân trong hình có cách sắp xếp khác hẳn Ở đây 8 FF

D kh¿ông chỉ thiếu đầu ra Ở và đường đây thiết lập trước mà tất cả đường dây đồng hỗ đều

đi chuung với nhau và được điều khiển qua chân II Các tín hiệu Reset đều đi chung với

nhau nên khi chân 1 chuyển sang 0, tất cả các FF đều bị chuyển sang trạng thái 0 Ở cấu

hình : này các FF không liên quan gì với nhau nó được đùng làm thanh ghi 8 bít Hoặc có

thể nuối hai thanh ghi lại với nhau để tạo thanh thanh 16 bít bằng cách gắn liển chân I và

I1 lạii với nhau Nhưng chúng ta không thể tiếp tục theo cách này do thiếu chân cắm trên

vi muạch và chiếm một không gian lớn Để xây dựng bộ nhớ lớn ta cắn có cách tổ chức khác Dữ liệu vào ly 1, 1; E RD 010203

Hình 39: Sơ đồ logic cho bộ nhớ 4 v 3 Mỗi hàng là một trong 4 tit 3 bit

Mach: tuần tư hai trạng thái bến 37

Trang 40

Cái ta cắn là thiết kế trong đó số chân cắm tăng logarit chứ không tăng tuyến tính với

dung lượng bộ nhớ Hình vẽ trên minh họa cách tổ chức bộ nhớ thông dụng đáp ứng yêu cầu nói trên

Mặc dù tổng dung lượng nhớ của 12 bịt khó ma hon FF bát phân, nhưng nó cắn chân

cấm ít hơn và quan trọng hơn cả, thiết kế này dể đằng mở rộng cho bộ nhớ lớn

Thoạt nhìn ta thấy cấu trúc trên rất phức tạp, nhưng thật ra rất đơn giản nhờ cấu trúc đều đặn Nó có 8 dòng nhập và 3 dòng xuất Ba đầu vào là dữ liệu: 7„, /,./,; hai đầu vào

dành cho địa chỉ: A, 4, và ba đầu vào dành cho điều khiển: CS (Chip select), RD (phân

biệt giửa doc va ghi), OE (Output Enable) Ba dau ra cho di liệu: 01, 02, 03 Trên nguyên tấc có thể đặc bộ nhớ này vào vỏ bọc 14 chắn, gồm cả nguồn điện và nối đất so với hai mười chân của flip-flop bát phân

Để chọn vi mạch nhớ trên, logic ngoài phải đặt CS cao và RD cũng cao (logicl) cho

đọc và logic thấp cho ghi Phải đặt hai đường dẫn địa chỉ này để chỉ từ nào trong 3 bít sẽ được đọc hoặc là ghi, Đối với hoạt động đọc, không dùng đến dòng nhập dữ liệu, mà đọc từ được chọn trên dòng xuất Về hoạt động ghi, bit hiện diện trên dòng nhập dữ liệu sẻ nạp vào từ nhớ được chọn; không cần đến dòng xuất dữ liệu

Một điều lý thú là ở bộ nhớ trên rất dể dàng mở rộng kích thước Khi chúng ta vẽ nó, bộ nhớ 4x3, tức bốn từ 3 bit Để mở rộng 4 x 8 ta cẩn thêm 5 cột 4 FF, cũng như thêm năm đòng nhập và năm dòng xuất Để đi từ 4 x 3 sanh 8 x 3, chúng ta phải thêm bến hàng 3 FF, cùng đường dẫn địa chỉ 4, Với kiểu cấu trúc này, số từ trong bộ nhớ phải là lũy thừa hai mới đạt hiệu quả tối đa, nhưng số bịt trong từ thì có thể bất kỳ Do công nghệ mạch tích hợp tỏ ra phù hợp cho chế tạo vi mạch có cấu trúc trong là mẫu hai chiểu lặp, vi mạch nhớ là ứng dụng lý tưởng Khi công nghệ phát triển số bít đặt trên vi mạch cứ tăng lên cụ thể là

theo thừa số 4 cứ sau 3 hoặc 4 năm Vào đầu thập niên 70, vi mạch có 1 Kbit, những năm

sau chúng có 4K, 16K, 64K, 256K, v v Đến năm 1990 có thể đạt hơn 4 triệu bit trên một con vi mạch, Hiện nay con số này còn lớa hơn rất nhiều Vi mạch cỡ lớn không làm

cho vi mạch cỡ nhỏ bị lỗi thời mà do những bình quân khác nhau về dung lượng, tốc độ,

năng lượng, giá thành, và giao điện thuận tiện

Đối với kích thước bộ nhớ cho bất kỳ, có nhiều cách tổ chức vi mạch Bộ nhớ chúng

ta đã nghiên cứu từ đầu đến giờ đều đọc và ghi được Bộ nhớ như vậy gọi là Ram (bộ nhớ

truy cập ngẫu nhiên) đây là sự dùng sai từ vì tất cả các bộ nhớ đều có khả năng truy cập

ngẫu nhiên Ram có hai loại tỉnh và động Ram tỉnh được tạo bên trong thông qua mạch

tưởng tự như chốt D cơ bản Bộ nhớ này có thuộc tính là giữ lại nội dung miễn là cử bật

nguồn: hàng giây, hàng phút, hàng giờ thậm chí hàng ngày Trái lại Ram động không sử dụng mạch điện giếng như chốt Thay vào đó, Ram động sử dụng những mảng tu điện nhỏ, mỗi tụ điện có thể tích điện hay phóng điện tùy theo điều kiện cho phép lưu 0 hoặc Ì

®Tóm lại bộ nhớ tray cập ngẫu nhiên Ram có chức năng lưu giữ tạm thời chưng trình tính toán, dữ liệu, kết quả Từng ô nhớ có khả năng đọc và chi Do vậy ô nhớ phải có dang fÌip-

Mạch tuần tự hai trạng thải bền 38

Định dạng
Số trang	68
Dung lượng	3,8 MB