Khảo sát datasheet ic 7490 thiết kế mạch đếm bcd 2 mod (mod 20 và mod 50 ) và mạch tự động chuyển giữa 2 mod đếm khi reset mạch đếm mod 20

  TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP.HCM KHOA ĐÀO TẠO CHẤT LƯỢNG CAO *** BÀI BÁO CÁO MÔN KỸ THUẬT SỐ NHÓM SINH VIÊN: TP.HCM THÁNG 12/2021   TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP.HCM KHOA ĐIỆN-ĐIỆN TỬ  BỘ MÔN ĐIỆN TỬ CÔNG NGHIỆP – Y SINH *** BÀI BÁO CÁO MÔN KỸ THUẬT SỐ ĐỀ TÀI 20: KHẢO SÁT DATASHEET IC 7490 THIẾT KẾ MẠCH ĐẾM BCD MOD (MOD 20 VÀ MOD 50 ) VÀ MẠCH TỰ ĐỘNG CHUYỂN GIỮA MOD ĐẾM KHI RESET MẠCH ĐẾM MOD 20 NHÓM SINH VIÊN: GVHD: NGUYỄN TRƯỜNG DUY TP.HCM THÁNG 12/2021   BẢNG PHÂN CÔNG NHIỆM VỤ STT Nội dung Phần mở đầu Khảo sát IC 7490 Mạch đếm không đồng mod m Mạch tự động reset Tính tốn thiết kế Sơ đồ ngun lý  Ngun lý hoạt động Sơ đồ mô Kết Kết luận   Mục lục PHẦN GIỚI THIỆU .1 1.1 ĐẶT VẤN ĐỀ 1.2 MỤC TIÊU 1.3 GIỚI HẠN .1 PHẦN NỘI DUNG 2.1 GIỚI THIỆU LÝ THUYẾT LIÊN QUAN .2 2.1.1 Khảo sát IC 7490( DM7490A) 2.1.3 Mạch đếm không đồng mod m 2.1.4 Mạch tự động reset .8 PHẦN KẾT QUẢ VÀ KẾT LUẬN .14 3.1 KẾT QUẢ ĐẠT ĐƯỢC 14 TÀI LIỆU THAM KHẢO 15   PHẦN GIỚI THIỆU 1.1 ĐẶT VẤN ĐỀ Trong thực tế, nhu cầu đếm số tự động cần thiết Ví dụ máy điếm tiền, đếm thời gian đồng hồ, đèn giao thông, đếm khoảng cách đồng hồ tính cước xe taxi, đếm người vào ra, đếm xe vào bãi đậu xe,… Trong tình hình dịch bệnh cịn căng thẳng việc kiểm sốt số lượng cần thiết Vì nhóm em muốn thiết kế mạch điếm chế độ từ đến 19 -MOD 20 từ đến 49 – MOD 50 tự động chuyển đổi qua lại nhấn nút reset chế độ MOD 20 1.2 MỤC TIÊU Khảo sát thông số kỹ thuật IC 7490 Từ thiết kế mạch đếm BCD MOD 20 đếm từ đến 19 MOD 50 đếm từ đến 49 dùng IC 7490, mạch tự động chuyển MOD đếm Khi nhấn nút reset mạch điếm quay số chế độ MOD 20 1.3 GIỚI HẠN Bài báo cáo sử dụng IC 7490 để tạo mạch đếm BCD, điếm liên tục không đếm ngắt quãng Bài báo cáo giới hạn mơ hình chưa kiểm tra thực tế Page |   PHẦN NỘI DUNG 2.1 GIỚI THIỆU LÝ THUYẾT LIÊN QUAN 2.1.1 Khảo sát IC 7490( DM7490A) 7490 IC- dạng chân cắm(DIP)- đếm BCD bit thơng dụng có chân Reset chân Clear Chứa bốn flip-flops chính-phụ điều chỉnh bổ sung để cung cấp đếm chia cho hai đếm nhị phân ba giai đoạn mà độ dài chu kỳ đếm chia cho năm Hình Kí hiệu khối sơ đồ chân Trong đó:           A, B ngõ vào Q A , Q B , Q C  Q D ngõ R ( ),  R ( )  ngõ Reset R ( ),  R ( ) là ngõ Set , 9 - Nối ngõ vào Q A  với ngõ vào B để đếm BCD Page |   Hình Sơ đồ mạch điện IC 7490 Trong    H mức logic cao ( mức logic 1) L mức logic thấp ( mức logic 0) X Don’t care Khi chân R0(1) R(2) mức logic ngõ trở mức bất chấp tín hiệu ngõ vào A,B Khi R9(0) R9(1) mức logic ngõ trở mức bất chấp tín hiệu ngõ vào A,B   Hình Bảng trạng thái Có chế độ đếm điếm nhị phân đếm BCD Page |    Nguồn cung cấp (VCC) cho IC 5V Điện áp ngõ vào mức cao ( V  IH ) nhỏ 2V Điện áp ngõ vào mức cao ( V  IL) lớn 2V Dòng điện ngõ mức cao ( V OH ) lớn -0.8mA Dòng điện ngõ mức thấp ( V OL) lớn 16Ma Tần số cấp xung cho ngõ A lớn 32MHz Tần số cấp xung cho ngõ A lớn 16MHz Độ rộng xung ngõ A nhỏ 15 ns Độ rộng xung ngõ B nhỏ 30 ns Độ rộng xung ngõ reset nhỏ 15 ns  Nhiệt độ tối đa 70 ℃ Page |   2.1.3 Mạch đếm không đồng mod m 2.1.3.1 Giới thiệu chung đếm 2.1.3.1.1 Định nghĩa - Bộ đếm dãy tuần hồn có đầu vào đếm đầu ra, mạch có số trạng thái hệ số đếm (ký hiệu Kđ) Dưới tác dụng tín hiệu vào đếm mạch chuyển từ trạng thái tới trạng thái khác theo thứ tự định Cứ sau Kđ tín hiệu vào đếm, mạch lại trở trạng thái xuất phát ban đầu - Theo cách làm việc, đếm phân làm hai loại:  Bộ đếm đồng (song song): Là đếm mà FF dùng để mã hóa cho trạng thái đếm thay đổi trạng thái lúc có tín hiệu vào đếm chuyển trạng thái không qua trạng thái trung gian Đặc điểm đếm tín hiệu xung nhịp Ck đưa vào đồng thời tới FF FF1 FF2 CK   FFn -  Bộ đếm không đồng (nối tiếp): Là đếm mà tồn cặp chuyển trạng thái từ Si -> Sj mà FF khơng thay đổi trạng thái lúc CK FF1     CK FF2   FFn CK - 2.1.3.1.2 Các bước thiết kế đếm   - B1: Vẽ đồ hình trạng thái đếm: Page |    Căn vào yêu cầu đếm cần thiết kế Kđ số yêu cầu khác để xây dựng đồ hình mơ tả hoạt động đếm - B2: Xác định số FF đếm:  Mã hóa trạng thái đếm theo mã cho Trước tiên ta phải xác định n là số FF cần thiết kế để mã hóa cho Kđ trạng thái đếm Sau mã hóa trạng thái đếm theo mã cho - B3: Xác định hàm kích hàm FF - B4: Sơ đồ mạch thực  Từ phương trình đầu vào kích FF phương trình hàm ra, đưa sơ đồ mạch thức 2.1.3.1.3 Các phần tử sử dụng đếm   * Phần tử nhớ FF JK : PRE J Q  CK K  CLR Hình 2.1.3a Cấu trúc mạch FF JK   + JKFF có đầu vào điều khiển Ck để thiết lập trạng thái đầu Q theo tín hiệu đầu vào hai chân điều khiển J K  + Có hai tín hiệu đầu tương ứng Q Q  ln có giá trị ngược  + Có chân Reset để cài đặt giá trị đầu Q có xung vào tích cực Page |    + Có chân vào thiết lập để thiết lập giá trị đầu Q lên có tín hiệu vào tích cực  Một JKFF làm việc dựa nguyên lý sau: J K Q’ Trạng thái 0 Q Không đổi 1 Set 0 Reset 1 Q Toggle + Phương trình trạng thái   Q  = J Q  +  K   Qn   * Cổng NAND   + Bảng trạng thái Đầu vào   Đầu A B Q=  AB 0 1 1 1 2.1.3.2 Mạch đếm không đồng mod m: Với mạch đếm nhị phân vừa khảo sát giá trị đếm theo n -với n số bit mạch đếm, mạch đếm mod M mạch đếm có M trạng thái M giá trị bất Page |   kỳ, M = n thì trở thành mạch đếm nhị phân Ví dụ mạch đếm mod 10 đếm 10 trạng thái từ đến 9, mạch đếm mod 12 đếm 12 trạng thái từ đến 11, Mạch đếm mod M mạch đếm nhị phân bỏ số trạng thái thừa, ví dụ mạch đếm mod 10 mạch đếm nhị phân bit bỏ trạng thái cuối Vậy mạch đếm mod M phải thỏa điều kiện M< n - với n số bit flip flop 2.1.4 Mạch tự động reset Là mạch tự thiết lập trạng thái ban đầu FF vừa bắt đầu hoạt động (vừa cung cấp nguồn) Đặc điểm mạch độ RC:   Biểu thức điện áp tụ R mạch Quá độ RC sau : t  Vc(t)=Vs(1- e τ ).u(t) t  Vr (t)=Vs e τ  i (t)= V r (t ) r   R với τ    Vs.e =  R t  τ  u(t)  RC ; =  Khi vừa đóng khóa k (t=0) dạng sóng tụ R hình bên theo  biểu Page |   thức sau: Vr (t)=Vs ->> mức logic cao(H) Vc(t)=0 ->> mức logic thấp(L)  Sau thời gian t=3 τ −5 τ  thì: Vc(t)≈ Vs ->> mức logic cao(H) Vr (t)≈ ->> mức logic thấp(L)  Các dạng mạch tự động reset: 2.2 TÍNH TỐN THIẾT KẾ VÀ SƠ ĐỒ NGUYÊN LÝ - Mạch đếm BCD không đồng Mod 20 đếm lên sử dụng IC7490 chứa FlipFlop JK có CK tác động cạnh xuống, Preset Clear tác động mức cao Do mạch BCD Mod 20 mà mã BCD từ 0-9 nên cần IC gồm IC đếm hàng đơn vị IC đếm hàng chục Bảng trạng thái BCD chục BCD đơn vi T Q3(1) Q2(1) P Q1(1) Q0(1) Q3(0) Q2(0) Q1(0) Q0(0) 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 Page |   10 11 12 13 14 15 16 17 18 19 20 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 1 0 0 0 1 0 0 0 1 1 0 1 1 1 0 1 1 1 0 0 1 0 0 0 Trạng thái trung gian Hàng đơn vị: Clr1 = Q (1) Q ( 1) Hàng chục : Clr2 = Q (2) Page | 10    Nối chân CKB vào chân Q0 để đếm BCD - Mạch đếm BCD không đồng Mod 50 đếm lên dùng IC 7490 chứa FlipFlop JK có CK tác động cạnh xuống, Preset Clear tác động mức cao - Do mạch BCD Mod 50 mà mã BCD từ 0-9 nên cần 2IC 7490 gồm IC đếm hàng đơn vị Flip-Flop đếm hàng chục - Bảng trạng thái BCD chục BCD đơn vi Q3(0 TP Q3(1) Q2(1) Q1(1) Q0(1) ) Q2(0) Q1(0) Q0(0) 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 1 0 0 1 0 0 0 0 0 0 10 0 0 0 11 0 0 … 20 … … … … … … … … 0 Page | 11   21 … … … … … … … … 30 0 1 0 0 31 0 1 0 … … … … … … … … … 40 0 0 0 41 0 0 … … 49 … 50 Q2(1) 0 1 … 1 Q0(1) 1 … 0 … … … 0 … 0 Trạng thái trung gian Clr   1 Hàng đơn vị: Clr1 = Q (1) Q ( 1) Hàng chục: Clr = Q (1) Q (1) Page | 12    Nối chân CKB vào chân Q0 để đếm BCD - Mạch tự động chuyển Mod đếm mạch Reset mạch đếm Mod 20 Để chuyển đổi mạch đế m ta dung Flip-Flop để ghi nhớ trạng thái sử dụng Flip-Flop 7476 *Datasheet IC 7476 IC 7476 gồm Flip-Flop độc lập có xung Ck tác động cạnh xuống, chân Preset Clr tác động mức thấp Page | 13   Bảng trạng thái  Đếm kích FF Q5   AND   Q20 PRE CLR Q Q(đảo) (U5) 0 1 0 1 1 0 1 1 0 1 1  AND (U4) 0 Out OR (U1) 1 FF' CL   Q' Q'(đảo) K 0 1 0 1 1 1 0 0 x x x x x x x x Trạng thái   Không đổi Mod 20 20->50 Mod 50   Không xuất Reset 2.3 NGUYÊN LÝ HOẠT ĐỘNG Ban đầu trạng thái chân Flip-Flop Q = Q = Cấp chuỗi xung vào chân CKA 7490 đếm hàng đơn vị (U1) mạch đếm từ đến Khi đến đến chân Q3 U2 cấp xung vào chân CKA 7490 đếm hàng chục (U2) đếm lên đơn vị Rồi U1 tiếp tục đếm từ đến cấp xung vào Q3 U2 kết hợp cổng AND(U5) với trạng thái Q = Flip-Flop thành mức logic U4 mức qua cổng OR (cộng tín hiệu) thành mức logic mạch reset thành mạch đếm Mod 20 cấp tín hiệu quay chân CK Flip-Flop làm đảo trạng Flip-Flop Q = Q= IC 7490 đếm hàng đơn vị tiếp tục đếm thế, chân Q3 U1 cấp xung vào chân CKA U2 lần đến lên thành khơng reset Đếm cho lần cấp xung vào chân CKA U2 lần thứ kết hợp chân Q0 Q3 U2 để đưa cổng AND(U4) kết hợp với trạng thái Q = Flip-Flop thành mức logic va cộng với U5 mức logic thành mức cấp vào chân reset, reset lại mạch thành đếm Mod 50 cấp tín hiệu vào chân Ck Flip-Flop làm Flip-Flop đổi lại trạng thái Q = Q = Cứ luân phiên chuyển đổi hai chế độ Page | 14   Khi nhấn nút Reset cấp xung vào chân Preset Flip-Flop để đổi trạng thái Q=0 Q = tín hiệu qua cổng đảo thành mức logic cấp tín hiệu vào chân reset qua cổng OR thành mức cấp xung vào chân Reset mạch đếm xóa trạng thái 2.4 SƠ ĐỒ MÔ PHỎNG PHẦN KẾT QUẢ VÀ KẾT LUẬN 3.1 KẾT QUẢ ĐẠT ĐƯỢC   Hiểu nguyên lý IC 7490   Mạch thiết kế đáp ứng yêu cầu mà đề đề mạch đếm Mod 20, Mod 50 tự động chuyển đổi mạch Reset đếm Mod 20 3.2 KẾT LUẬN     Việc tiến hành thử nghiệm thực tế tiến hành thực tập Thông qua báo cáo này, chúng em thu kinh nghiệm việc tự thiết kế mạch việc mô qua phần mềm Proteus Các số liệu dựa datasheet nhà sản xuất mạch xây dựng sở để thiết kế mạch đếm Mod khác tương lai Page | 15   TÀI LIỆU THAM KHẢO Giáo trình Kỹ thuật số, ThS.Nguyễn Đình Phú – ThS.Nguyễn Trường Duy, 2013 Page | 16