Đang tải... (xem toàn văn)
Trường Đại học Bách khoa – Đại học Quốc gia TP HCM Khoa Khoa học và Kĩ thuật Máy tính ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA HỆ THỐNG SỐ (TN) (CO1024) BÁO CÁO LAB 5 GVHD NGUYỄ.
ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA HỆ THỐNG SỐ (TN) (CO1024) BÁO CÁO LAB GVHD : NGUYỄN THIÊN ÂN SINH VIÊN : NGUYỄN CHÂU HOÀI PHÚC- 2212622 – LỚP L10 TP Hồ Chí Minh, ngày 17 tháng 11 năm 2022 Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM Khoa Khoa học Kĩ thuật Máy tính MỤC LỤC Câu hỏi 2.3.1 : Câu hỏi 2.3.2 : Câu hỏi 2.3.3 : Câu hỏi 2.3.4 : 10 Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab Trang 2/11 Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM Khoa Khoa học Kĩ thuật Máy tính Câu hỏi 2.3.1 : Design, simulate, and implement a MOD-4 Synchronous Down Counter using D Flipflops Bài làm Qn Qn+1 0 1 1 MOD Synchronous Down Counter D 1 4 n = Nhưng mạch có flip-flop bị lỗi lặp nên cần thêm flip-flop Tổng flipflop sử dụng 1/ Bảng chân trị : Hiện QC QB QA 0 0 1 0 1 0 1 1 1 2/ K-maps : QC+1 0 0 X X X X Kế tiếp QB+1 QA+1 1 1 0 X X X X X X X X DC 0 0 X X X X DB 1 X X X X DA 1 X X X X a) DB : QA QCQB 00 01 11 X 10 X DB = Q’BQA + QBQ’A b) DA : QA QCQB 00 01 11 10 1 X X 1 X X 0 X X Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab Trang 3/11 Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM Khoa Khoa học Kĩ thuật Máy tính DA = Q’A a) DC : QA QCQB 00 0 01 0 11 X X 10 X X Giá trị OUTPUT DC 3/ Minh họa mạch Logisim Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab Trang 4/11 Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM Khoa Khoa học Kĩ thuật Máy tính Câu hỏi 2.3.2 : Design, simulate and implement an 8-to-1 Multiplexer using IC 74151 Bài làm 8:1 MUX - Có INPUT OUTPUT Do có INPUT (23) nên cần Select lines 1/ Bảng chân trị : Select C (S2) 0 0 0 0 1 1 1 1 B (S1) 0 0 1 1 0 0 1 1 Input A (S0) 0 1 0 1 0 1 0 1 D 0 X X X X X X X X X X X X X X D X X X X X X X X X X X X X X Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab D X X X X X X X X X X X X X X D X X X X X X X X X X X X X X D X X X X X X X X X X X X X X D X X X X X X X X X X X X X X D X X X X X X X X X X X X X X D X X X X X X X X X X X X X X Outpu t Y 1 1 1 1 Trang 5/11 Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM Khoa Khoa học Kĩ thuật Máy tính 2/ Minh họa mạch 8-to-1 Multiplexer Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab Trang 6/11 Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM Khoa Khoa học Kĩ thuật Máy tính 3/ Minh họa mạch Logisim có sử dụng IC74151 Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab Trang 7/11 Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM Khoa Khoa học Kĩ thuật Máy tính Câu hỏi 2.3.3 : Design and simulate a 3-to-8 Decoder using IC 74138 in Logisim Bài làm 3:8 Decoder - Có INPUT OUTPUT Việc lựa chọn OUTPUT thực dựa INPUT 1/ Bảng chân trị : INPUT B C D0 D1 D2 0 0 0 1 0 0 1 0 0 0 1 0 1 0 0 1 0 D0 = A’B’C’ D1= A’B’C D2 = A’BC’ D3 = A’BC D4 = AB’C’ D5= AB’C D6 = ABC’ D7 = ABC 2/ Minh họa mạch 3:8 Decoder Logisim : A Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab D3 OUTPUT D4 0 0 0 0 0 0 0 D5 D6 0 0 0 D7 0 0 0 0 0 0 0 Trang 8/11 Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM Khoa Khoa học Kĩ thuật Máy tính 2/ Minh họa mạch 3:8 Decoder sử dụng IC 74138 Logisim : Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab Trang 9/11 Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM Khoa Khoa học Kĩ thuật Máy tính Câu hỏi 2.3.4 : Design and simulate an 8-bit magnitude comparator using IC 7485 in Logisim Bài làm Minh họa mạch 8-bit magnitude comparator sử dụng IC 7485 Logisim : Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab Trang 10/11 Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM Khoa Khoa học Kĩ thuật Máy tính Minh họa 8-bit magnitude comparator sử dụng IC 7485 Logisim : Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab Trang 11/11