Thông tin tài liệu
ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA KHOA KHOA HỌC & KỸ THUẬT MÁY TÍNH HỆ THỐNG SỐ (CO1024) Thí nghiệm GVHD: Huỳnh Phúc Nghị SV thực hiện: Võ Văn Dũng – 2110102 Đào Duy Thành – 2112288 Nguyễn Thanh Liêm – 2111637 Tp Hồ Chí Minh, Tháng 08/2022 Trường Đại Học Bách Khoa Tp.Hồ Chí Minh Khoa Khoa Học & Kỹ Thuật Máy Tính Mục lục Giới thiệu 1.1 Mục tiêu 1.2 Dụng cụ thí nghiệm 2 Quy trình thí nghiệm 2.1 Bài 2.3.1 2.2 Bài 2.3.2 2.3 Bài 2.3.3 2.4 Bài 2.3.4 2 10 12 Tài liệu tham khảo 14 Báo cáo thí nghiệm mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022 2 Trang 1/14 Trường Đại Học Bách Khoa Tp.Hồ Chí Minh Khoa Khoa Học & Kỹ Thuật Máy Tính Giới thiệu 1.1 Mục tiêu • Hiểu quy trình thiết kế mạch đếm đồng • Hiểu cách mạch MSI hoạt động • Thiết kế thực mạch đếm đồng mạch MSI 1.2 Dụng cụ thí nghiệm • KIT hệ thống kỹ thuật số • Dụng cụ thí nghiệm: VOM, Máy sóng • Mạch tích hợp (IC) 74-Series: loại mới! 74151, 74138, 7485 Quy trình thí nghiệm 2.1 Bài 2.3.1 Thiết kế, mô thực mạch đếm xuống đồng MOD-4 sử dụng D flip-flops • Đặt vấn đề giải quyết: - Vấn đề ta phải thiết kế mạch đếm xuống đồng MOD-4 sử dụng D flip-flops - Cách giải vấn đề có bước sau: Xác định số lượng Flip-flops cần thiết để hỗ trợ số trạng thái chuỗi đếm - Với mạch đếm xuống MOD-4, ta có trạng thái Vì vậy, cần D flip-flops để thực mạch Xây dựng sơ đồ chuyển đổi trạng thái Đảm bảo bao gồm tất trạng thái Hình 1: Sơ đồ chuyển đổi trạng thái mạch đếm xuống đồng MOD-4 Lập bảng trạng thái - Excitation table mạch đếm xuống đồng MOD-4: Q1 Q0 D1 D0 1 0 1 0 1 Q1(Next) 0 Q0 (Next) 1 Bảng 1: Excitation table mạch đếm xuống đồng MOD-4 Báo cáo thí nghiệm mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022 Trang 2/14 Trường Đại Học Bách Khoa Tp.Hồ Chí Minh Khoa Khoa Học & Kỹ Thuật Máy Tính Đơn giản hóa biểu thức cho đầu vào FF phương pháp K-Map - Ta dùng biểu đồ Karnaugh để tìm biểu thức luận lý D1 D0 theo Q1 Q0 là: D1 = Q1.Q0 + Q1.Q0 D0 = Q0 • Sơ đồ luận lý: Hình 2: Sơ đồ luận lý mạch đếm xuống đồng MOD-4 • Sơ đồ mạch: Hình 3: Sơ đồ mạch mạch đếm xuống đồng MOD-4 • Mơ mạch Logisim: - Bảng chân trị mạch đếm xuống đồng MOD-4: CLK ↑ ↑ ↑ ↑ Q1 Q0 1 0 1 Q1(Next) 0 Q0(Next) 1 Bảng 2: Bảng chân trị mạch đếm xuống đồng MOD-4 - Có trường hợp mơ mạch là: - Trường hợp 1: CLK - ↑; Q1 - 1; Q0 - Báo cáo thí nghiệm mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022 Trang 3/14 Trường Đại Học Bách Khoa Tp.Hồ Chí Minh Khoa Khoa Học & Kỹ Thuật Máy Tính Hình 4: Mơ trường hợp cho mạch đếm xuống đồng MOD-4 - Trường hợp 2: CLK - ↑; Q1 - 1; Q0 - Hình 5: Mơ trường hợp cho mạch đếm xuống đồng MOD-4 - Trường hợp 3: CLK - ↑; Q1 - 0; Q0 - Hình 6: Mô trường hợp cho mạch đếm xuống đồng MOD-4 - Trường hợp 4: CLK - ↑; Q1 - 0; Q0 - Báo cáo thí nghiệm mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022 Trang 4/14 Trường Đại Học Bách Khoa Tp.Hồ Chí Minh Khoa Khoa Học & Kỹ Thuật Máy Tính Hình 7: Mô trường hợp cho mạch đếm xuống đồng MOD-4 • Mạch thực: - Có trường hợp thực mạch là: - Trường hợp 1: CLK - ↑; Q1 - 1; Q0 - Hình 8: Hiện thực trường hợp cho mạch đếm xuống đồng MOD-4 - Trường hợp 2: CLK - ↑; Q1 - 1; Q0 - Hình 9: Hiện thực trường hợp cho mạch đếm xuống đồng MOD-4 - Trường hợp 3: CLK - ↑; Q1 - 0; Q0 - Báo cáo thí nghiệm mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022 Trang 5/14 Trường Đại Học Bách Khoa Tp.Hồ Chí Minh Khoa Khoa Học & Kỹ Thuật Máy Tính Hình 10: Hiện thực trường hợp cho mạch đếm xuống đồng MOD-4 - Trường hợp 4: CLK - ↑; Q1 - 0; Q0 - Hình 11: Hiện thực trường hợp cho mạch đếm xuống đồng MOD-4 2.2 Bài 2.3.2 Thiết kế, mô thực mạch chọn kênh 8-to-1 sử dụng IC 74151 • Sơ đồ mạch: Hình 12: Sơ đồ mạch mạch chọn kênh 8-to-1 Báo cáo thí nghiệm mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022 Trang 6/14 Trường Đại Học Bách Khoa Tp.Hồ Chí Minh Khoa Khoa Học & Kỹ Thuật Máy Tính • Mơ mạch Logisim: - Bảng chân trị mạch chọn kênh 8-to-1: Hình 13: Bảng chân trị mạch chọn kênh 8-to-1 - Trường hợp 1: A - 0; B - 1; C - 0; Y0 - 0; Y1 - 0; Y2 - 1; Y3 - 0; Y4 - 0; Y5->Y7 - 1; Y - Y2 - 1; WY2-0 Hình 14: Mơ trường hợp cho mạch chọn kênh 8-to-1 - Trường hợp 2: A - 0; B - 0; C - 0; Y0->Y4 - 0; Y5->Y7 - 1; Y - Y0 - 0; W - Y - Báo cáo thí nghiệm mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022 Trang 7/14 Trường Đại Học Bách Khoa Tp.Hồ Chí Minh Khoa Khoa Học & Kỹ Thuật Máy Tính Hình 15: Mô trường hợp cho mạch chọn kênh 8-to-1 - Trường hợp 3: A - 1; B - 0; C - 0; Y0 - 0; Y1 - 1; Y2-Y4 - 0; Y5->Y7 - 1; Y - Y1 - 1; W - Y - Hình 16: Mơ trường hợp cho mạch chọn kênh 8-to-1 • Mạch thực: - Select A, B, C nối với switch 7, 6, - Y0, Y1, Y2, Y3, Y4 nối với switch 0, 1, 2, 3, - Y5, Y6, Y7 nối với nguồn 5V - Led nối với đầu W - Led nối với đầu Y - Trường hợp 1: A - 0; B - 1; C - 0; Y0 - 0; Y1 - 0; Y2 - 1; Y3 - 0; Y4 - 0; Y5->Y7 - 1; Y - Y2 - 1; WY2-0 Báo cáo thí nghiệm mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022 Trang 8/14 Trường Đại Học Bách Khoa Tp.Hồ Chí Minh Khoa Khoa Học & Kỹ Thuật Máy Tính Hình 17: Hiện thực trường hợp cho mạch chọn kênh 8-to-1 - Trường hợp 2: A - 0; B - 0; C - 0; Y0->Y4 - 0; Y5->Y7 - 1; Y - Y0 - 0; W - Y - Hình 18: Hiện thực trường hợp cho mạch chọn kênh 8-to-1 - Trường hợp 3: A - 1; B - 0; C - 0; Y0 - 0; Y1 - 1; Y2-Y4 - 0; Y5->Y7 - 1; Y - Y1 - 1; W - Y - Báo cáo thí nghiệm mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022 Trang 9/14 Trường Đại Học Bách Khoa Tp.Hồ Chí Minh Khoa Khoa Học & Kỹ Thuật Máy Tính Hình 19: Hiện thực trường hợp cho mạch chọn kênh 8-to-1 2.3 Bài 2.3.3 Thiết kế mô mạch giải mã 3-to-8 sử dụng IC 74138 Logisim • Sơ đồ luận lý: Hình 20: Sơ đồ luận lý mạch giải mã 3-to-8 • Sơ đồ mạch: Báo cáo thí nghiệm mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022 Trang 10/14 Trường Đại Học Bách Khoa Tp.Hồ Chí Minh Khoa Khoa Học & Kỹ Thuật Máy Tính Hình 21: Sơ đồ mạch mạch giải mã 3-to-8 • Mơ mạch Logisim: - Bảng chân trị mạch giải mã 3-to-8: Hình 22: Bảng chân trị mạch giải mã 3-to-8 - Trường hợp 1: A - 0; B - 0; C - Hình 23: Mơ trường hợp cho mạch giải mã 3-to-8 - Trường hợp 2: A - 1; B - 0; C - Báo cáo thí nghiệm mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022 Trang 11/14 Trường Đại Học Bách Khoa Tp.Hồ Chí Minh Khoa Khoa Học & Kỹ Thuật Máy Tính Hình 24: Mô trường hợp cho mạch giải mã 3-to-8 - Trường hợp 3: A - 1; B - 1; C - Hình 25: Mơ trường hợp cho mạch giải mã 3-to-8 2.4 Bài 2.3.4 Thiết kế mô mạch so sánh số nhị phân bit sử dụng IC 7485 Logisim • Đặt vấn đề giải quyết: - Vì IC 7485 mà IC dùng để so sánh số nhị phân bit - Do đó, để so sánh số nhị phân bit ta phải kết hợp IC 7485 • Sơ đồ mạch: Hình 26: Sơ đồ mạch mạch so sánh số nhị phân bit • Mơ mạch Logisim: - Bảng chân trị mạch giải mã 3-to-8: Báo cáo thí nghiệm mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022 Trang 12/14 Trường Đại Học Bách Khoa Tp.Hồ Chí Minh Khoa Khoa Học & Kỹ Thuật Máy Tính Hình 27: Bảng chân trị mạch so sánh số nhị phân bit - Trường hợp 1: A - 00000100; B - 00000000; A > B Hình 28: Mơ trường hợp cho mạch so sánh số nhị phân bit - Trường hợp 2: A - 11111111; B - 11111111; A = B Báo cáo thí nghiệm mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022 Trang 13/14 Trường Đại Học Bách Khoa Tp.Hồ Chí Minh Khoa Khoa Học & Kỹ Thuật Máy Tính Hình 29: Mô trường hợp cho mạch so sánh số nhị phân bit - Trường hợp 3: A - 00000000; B - 10000000; A < B Hình 30: Mô trường hợp cho mạch so sánh số nhị phân bit Tài liệu [1] Digital Systems: Principles and Applications (11th Edition) – Ronald J Tocci, Neal S Widmer, Gregory L Moss, 2010 [2] Lecture Slides/Videos – Assoc Prof Dr Tran Ngoc Thinh [3] Tutorial videos on Digital Systems Experiments Báo cáo thí nghiệm mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022 Trang 14/14 ... trình thiết kế mạch đếm đồng • Hiểu cách mạch MSI hoạt động • Thiết kế thực mạch đếm đồng mạch MSI 1.2 Dụng cụ thí nghiệm • KIT hệ thống kỹ thuật số • Dụng cụ thí nghiệm: VOM, Máy sóng • Mạch tích... mới! 74 151 , 74138, 74 85 Quy trình thí nghiệm 2.1 Bài 2.3.1 Thiết kế, mô thực mạch đếm xuống đồng MOD-4 sử dụng D flip-flops • Đặt vấn đề giải quyết: - Vấn đề ta phải thiết kế mạch đếm xuống đồng. .. Hình 10: Hiện thực trường hợp cho mạch đếm xuống đồng MOD-4 - Trường hợp 4: CLK - ↑; Q1 - 0; Q0 - Hình 11: Hiện thực trường hợp cho mạch đếm xuống đồng MOD-4 2.2 Bài 2.3.2 Thiết kế, mô thực mạch
Ngày đăng: 11/12/2022, 04:30
Xem thêm:
