HỆ THỐNG số (CO1024) thí nghiệm 4 học cách xây dựng và sử dụng mạch cộng nhị phân hiểu được quy trình thiết kế mạch đếm bất đồng bộ

ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA KHOA KHOA HỌC & KỸ THUẬT MÁY TÍNH HỆ THỐNG SỐ (CO1024) Thí nghiệm GVHD: SV thực hiện: Huỳnh Phúc Nghị Võ Văn Dũng – 2110102 Đào Duy Thành – 2112288 Nguyễn Thanh Liêm – 2111637 Tp Hồ Chí Minh, Tháng 08/2022 TIEU LUAN MOI download : skknchat123@gmail.com moi nhat Trường Đại Học Bách Khoa Tp.Hồ Chí Minh Khoa Khoa Học & Kỹ Thuật Máy Tính Mục lục Giới thiệu 1.1 Mục tiêu 1.2 Dụng cụ thí nghiệm Quy trình thí 2.1 Bài 2.3.1 2.2 Bài 2.3.2 2.3 Bài 2.3.3 2.4 Bài 2.3.4 2.5 Bài 2.3.5 nghiệm Tài liệu tham khảo Báo cáo thí nghiệm mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022 2 2 13 13 13 Trang 1/14 TIEU LUAN MOI download : skknchat123@gmail.com moi nhat Trường Đại Học Bách Khoa Tp.Hồ Chí Minh Khoa Khoa Học & Kỹ Thuật Máy Tính Giới thiệu 1.1 Mục tiêu • Học cách xây dựng sử dụng mạch cộng nhị phân • Hiểu quy trình thiết kế mạch đếm bất đồng • Thiết kế thực mạch số học mạch đếm bất đồng 1.2 Dụng cụ thí nghiệm • KIT hệ thống kỹ thuật số • Dụng cụ thí nghiệm: VOM, Máy sóng • Mạch tích hợp (IC) 74-Series: loại !! 7483 Quy trình thí nghiệm 2.1 Bài 2.3.1 Thiết kế, mô mạch cộng Full Adder từ mạch cộng Half Adder Logisim • Đặt vấn đề giải - Vấn đề thiết kế mạch cộng Full Adder từ mạch cộng Half Adder - Cách giải quyết: ta sử dụng mạch cộng Half Adder liên kết với nhau, với mạch cộng Half Adder chuyển biến nhớ vào mạch cộng Half Adder thứ hai • Sơ đồ luận lý Hình 1: Sơ đồ luận lý mạch cộng Full Adder • Sơ đồ mạch Hình 2: Sơ đồ mạch cộng Full Adder Báo cáo thí nghiệm mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022 Trang 2/14 TIEU LUAN MOI download : skknchat123@gmail.com moi nhat Trường Đại Học Bách Khoa Tp.Hồ Chí Minh Khoa Khoa Học & Kỹ Thuật Máy Tính • Mô Logisim - Bảng chân trị biểu thức luận lý: C-in 0 0 1 1 B 0 1 0 1 A 1 1 Sum 1 0 C-out 0 1 1 Bảng 1: Bảng chân trị mạch cộng Full Adder - Có tổng cộng trường hợp mô mạch, nhiên nhóm em chọn trường hợp tiêu biểu sau: - Trường hợp 1: A - 0; B - 0; C-in - 0; Sum - 0; C-out - Hình 3: Mơ trường hợp cho mạch cộng Full Adder - Trường hợp 2: A - 1; B - 1; C-in - 0; Sum - 0; C-out - Hình 4: Mơ trường hợp cho mạch cộng Full Adder - Trường hợp 3: A - 1; B - 1; C-in - 1; Sum - 1; C-out - Báo cáo thí nghiệm mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022 Trang 3/14 TIEU LUAN MOI download : skknchat123@gmail.com moi nhat Trường Đại Học Bách Khoa Tp.Hồ Chí Minh Khoa Khoa Học & Kỹ Thuật Máy Tính Hình 5: Mơ trường hợp cho mạch cộng Full Adder 2.2 Bài 2.3.2 Thiết kế, mô thực mạch cộng 4-bit Carry Adder sử dụng IC 7483 • Đặt vấn đề giải - Giả sử muốn cộng số nhị phân 4-bit, hai đầu cộng Full Adder cung cấp chữ số tổng (S0) phép cộng bit biến nhớ cộng nhị phân • Sơ đồ luận lý Hình 6: Sơ đồ luận lý mạch cộng 4-bit Carry Adder • Sơ đồ mạch Báo cáo thí nghiệm mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022 Trang 4/14 TIEU LUAN MOI download : skknchat123@gmail.com moi nhat Trường Đại Học Bách Khoa Tp.Hồ Chí Minh Khoa Khoa Học & Kỹ Thuật Máy Tính Hình 7: Sơ đồ mạch cộng 4-bit Carry Adder • Mơ Logisim - Nhóm em chọn trường hợp sau: - Trường hợp 1: A3A2A1A0 - 0111; B3B2B1B0 - 0111; S3S2S1S0 - 1110 Hình 8: Mơ trường hợp cho mạch cộng 4-bit Carry Adder - Trường hợp 2: A3A2A1A0 - 1111; B3B2B1B0 - 0000; S3S2S1S0 - 1111 Báo cáo thí nghiệm mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022 Trang 5/14 TIEU LUAN MOI download : skknchat123@gmail.com moi nhat Trường Đại Học Bách Khoa Tp.Hồ Chí Minh Khoa Khoa Học & Kỹ Thuật Máy Tính Hình 9: Mơ trường hợp cho mạch cộng 4-bit Carry Adder - Trường hợp 3: A3A2A1A0 - 0001; B3B2B1B0 - 0001; S3S2S1S0 - 0010 Hình 10: Mô trường hợp cho mạch cộng 4-bit Carry Adder • Mạch thực - A0, A1, A2, A3 nối với switch 0, 1, 2, - B0, B1, B2, B3 nối với switch 4, 5, 6, - S0, S1, S2, S3 lầ lượt nối với LED 0, 1, 2, - Các trường hợp thực mạch sau: - Trường hợp 1: A3A2A1A0 - 0111; B3B2B1B0 - 0111; S3S2S1S0 - 1110 Báo cáo thí nghiệm mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022 Trang 6/14 TIEU LUAN MOI download : skknchat123@gmail.com moi nhat Trường Đại Học Bách Khoa Tp.Hồ Chí Minh Khoa Khoa Học & Kỹ Thuật Máy Tính Hình 11: Mơ trường hợp cho mạch cộng 4-bit Carry Adder - Trường hợp 2: A3A2A1A0 - 1111; B3B2B1B0 - 0000; S3S2S1S0 - 1111 Hình 12: Mơ trường hợp cho mạch cộng 4-bit Carry Adder - Trường hợp 3: A3A2A1A0 - 0001; B3B2B1B0 - 0001; S3S2S1S0 - 0010 Báo cáo thí nghiệm mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022 Trang 7/14 TIEU LUAN MOI download : skknchat123@gmail.com moi nhat Trường Đại Học Bách Khoa Tp.Hồ Chí Minh Khoa Khoa Học & Kỹ Thuật Máy Tính Hình 13: Mô trường hợp cho mạch cộng 4-bit Carry Adder 2.3 Bài 2.3.3 Thiết kế, mô thực mạch đếm lên không đồng MOD-10 sử dụng J-K Flip-flops (IC 7473) • Đặt vấn đề giải quyết: - Vấn đề thiết kế mạch đếm lên không đồng MOD-10 sử dụng J-K Flip-flops - Cách giải quyết: Xác định loại đếm không đồng dựa chuỗi đếm: đếm lên MOD-10 - Xác định loại Flip-Flop xung đồng hồ: J-K Flip-flops kích cạnh xuống Xác định số lượng Flip-flops cần thiết để hỗ trợ số trạng thái trình tự đếm: J-K Flip-flops Xác định trạng thái đặt lại: 1010 (MOD-10) Thiết kế mạch đếm không đồng MOD-10 • Sơ đồ luận lý Hình 14: Sơ đồ luận lý mạch đếm lên không đồng MOD-10 • Sơ đồ mạch Báo cáo thí nghiệm mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022 Trang 8/14 TIEU LUAN MOI download : skknchat123@gmail.com moi nhat Trường Đại Học Bách Khoa Tp.Hồ Chí Minh Khoa Khoa Học & Kỹ Thuật Máy Tính Hình 15: Sơ đồ mạch đếm lên khơng đồng MOD-10 • Mơ Logisim - Bảng chân trị mạch đếm lên không đồng MOD 10: CLK ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ QD 0 0 0 0 1 QC 0 0 1 1 0 QB 0 1 0 1 0 QA 1 1 Bảng 2: Bảng chân trị mạch đếm lên không đồng MOD 10 - Có tổng cộng trường hợp mơ mạch, nhiên nhóm em chọn trường hợp tiêu biểu sau: - Trường hợp 1: CLK - ↓; QD - 0; QC - 0; QB - 1; QA - Hình 16: Mơ trường hợp cho mạch đếm lên không đồng MOD 10 - Trường hợp 2: CLK - ↓; QD - 0; QC - 1; QB - 0; QA - Báo cáo thí nghiệm mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022 Trang 9/14 TIEU LUAN MOI download : skknchat123@gmail.com moi nhat Trường Đại Học Bách Khoa Tp.Hồ Chí Minh Khoa Khoa Học & Kỹ Thuật Máy Tính Hình 17: Mơ trường hợp cho mạch đếm lên không đồng MOD 10 - Trường hợp 3: CLK - ↓; QD - 1; QC - 0; QB - 0; QA - Hình 18: Mơ trường hợp cho mạch đếm lên không đồng MOD 10 • Mạch thực - Có tổng cộng trường hợp thực mạch, nhiên nhóm em chọn trường hợp tiêu biểu sau: - Trường hợp 1: CLK - ↓; QD - 0; QC - 0; QB - 1; QA - Báo cáo thí nghiệm mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022 Trang 10/14 TIEU LUAN MOI download : skknchat123@gmail.com moi nhat Trường Đại Học Bách Khoa Tp.Hồ Chí Minh Khoa Khoa Học & Kỹ Thuật Máy Tính Hình 19: Mơ trường hợp cho mạch đếm lên không đồng MOD 10 - Trường hợp 2: CLK - ↓; QD - 0; QC - 1; QB - 0; QA - Báo cáo thí nghiệm mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022 Trang 11/14 TIEU LUAN MOI download : skknchat123@gmail.com moi nhat Trường Đại Học Bách Khoa Tp.Hồ Chí Minh Khoa Khoa Học & Kỹ Thuật Máy Tính Hình 20: Mơ trường hợp cho mạch đếm lên không đồng MOD 10 - Trường hợp 3: CLK - ↓; QD - 1; QC - 0; QB - 0; QA - Báo cáo thí nghiệm mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022 Trang 12/14 TIEU LUAN MOI download : skknchat123@gmail.com moi nhat Trường Đại Học Bách Khoa Tp.Hồ Chí Minh Khoa Khoa Học & Kỹ Thuật Máy Tính Hình 21: Mơ trường hợp cho mạch đếm lên không đồng MOD 10 2.4 Bài 2.3.4 Sự khác biệt mạch đếm đồng mạch đếm bất đồng gì? • Mạch đếm đồng bộ: Có tín hiệu xung clock đầu vào liên tục để tạo đầu Quá trình hoạt động nhanh Mạch đếm đồng tạo lỗi mạch đếm khơng đồng Thiết kế mạch đếm đồng phức tạp Có thể hoạt động với số chuỗi đếm linh hoạt • Mạch đếm bất đồng bộ: Có tín hiệu xung clock đầu vào khác để tạo đầu Quá trình hoạt động chậm Mạch đếm bất đồng sinh nhiều lỗi mạch đếm đồng Thiết kế mạch đếm bất đồng đơn giản Có thể hoạt động với số chuỗi đếm cố định 2.5 Bài 2.3.5 Nêu quy trình để thiết kế mạch đếm đồng Xác định số lượng Flip-flops cần thiết để hỗ trợ số trạng thái chuỗi đếm Xây dựng sơ đồ chuyển đổi trạng thái Đảm bảo bao gồm tất trạng thái Lập bảng trạng thái Đơn giản hóa biểu thức cho đầu vào FF phương pháp K-Map Hiện thực mạch đếm đồng Báo cáo thí nghiệm mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022 Trang 13/14 TIEU LUAN MOI download : skknchat123@gmail.com moi nhat Trường Đại Học Bách Khoa Tp.Hồ Chí Minh Khoa Khoa Học & Kỹ Thuật Máy Tính Tài liệu [1] Digital Systems: Principles and Applications (11th Edition) – Ronald J Tocci, Neal S Widmer, Gregory L Moss, 2010 [2] Lecture Slides/Videos – Assoc Prof Dr Tran Ngoc Thinh [3] Tutorial videos on Digital Systems Experiments Báo cáo thí nghiệm mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022 Trang 14/14 TIEU LUAN MOI download : skknchat123@gmail.com moi nhat ... cộng nhị phân • Hiểu quy trình thiết kế mạch đếm bất đồng • Thiết kế thực mạch số học mạch đếm bất đồng 1.2 Dụng cụ thí nghiệm • KIT hệ thống kỹ thuật số • Dụng cụ thí nghiệm: VOM, Máy sóng • Mạch. .. Quá trình hoạt động chậm Mạch đếm bất đồng sinh nhiều lỗi mạch đếm đồng Thiết kế mạch đếm bất đồng đơn giản Có thể hoạt động với số chuỗi đếm cố định 2.5 Bài 2.3.5 Nêu quy trình để thiết kế mạch. .. động nhanh Mạch đếm đồng tạo lỗi mạch đếm không đồng Thiết kế mạch đếm đồng phức tạp Có thể hoạt động với số chuỗi đếm linh hoạt • Mạch đếm bất đồng bộ: Có tín hiệu xung clock đầu vào khác để