sử dụng mạng nơron để ứng dụng vào trong điều khiển

LỜI NÓI ĐẦU 4 CHƯƠNG 1: LÝ THUYẾT MẠNG NƠRON 6 1.1 Nơron tự nhiên 6 1.2 Nơron nhân tạo 8 1.3 Mạng truyền thẳng và huấn luyện mạng theo thuật toán Brandt-Lin 10 1.3.1 Mạng truyền thẳng 10 1.3.2 Thuật toán Brandt-Lin 12 CHƯƠNG 2: GIỚI THIỆU ATMEGA 128 16 2.1 Đặc điểm của Atmega 128 16 2.2 Mô tả các chân 18 2.3 Kiến trúc tổng quan của Atmega128 21 2.3.1 Bộ nhớ của Atmega128 21 2.3.2 Tệp thanh ghi : 23 2.3.3 Port (cổng) vào ra 24 2.3.4 Giao tiếp với SRAM ngoài 27 2.3.5 Cấu trúc ngắt của Atmega 128 28 2.3.6 Bộ biến đổi A/D bên trong 31 2.3.7 Bộ truyền/nhận UART 32 2. 3.8 Bộ định thời 34 CHƯƠNG 3: MÔ PHỎNG HỆ THỐNG ĐIỀU KHIỂN ĐƯỢC THIẾT KẾ DỰA TRÊN MẠNG NƠRON 37 3.1 Thiết kế bộ điều khiển PID-Neural có chỉnh định thích nghi trọng số của mạng 37 3.1.1 Thuật toán chỉnh định trọng số 37 3.1.2 Kết quả mô phỏng 39 3.2 Thiết kế bộ điều khiển sử dụng sai lệch làm đầu vào 55 3.2.1 Thuật toán chỉnh định trọng số 55 3.2.2 Kết quả mô phỏng 59 CHƯƠNG 4 : ỨNG DỤNG ĐIỀU KHIỂN ĐỐI TƯỢNG THỰC 67 1 4.1 Động cơ điện một chiều 67 4.1.1. Cấu tạo của động cơ một chiều 67 4.1.2. Encoder gắn trên động cơ một chiều 69 4.1.3. Động cơ sử dụng để thử nghiệm 70 4.2. Thiết kế bộ điều khiển trên nền vi điều khiển Atmega 128 71 4.2.1. Khối điều khiển trung tâm 72 4.2.2. Giao tiếp với LCD 73 4.2.3. Phương thức truyền nhận dữ liệu qua RS232 trên PC 74 4.2.3.1 Cấu trúc vật lý của cổng RS232 74 4.2.3.2 Quá trình truyền và nhận dữ liệu của cổng COM của PC 75 4.2.3.3 Các loại truyền thông nối tiếp 80 4.2.4. Khối driver điều khiển động cơ 81 4.2.4.1. Giới thiệu về IC cầu H MC33886 81 4.2.4.2. Sơ đồ nguyên lý của driver điều khiển động cơ 84 4.2.5. Giao tiếp với bàn phím 85 4.3 Thiết kế giao diện bảng điều khiển 86 4.3 Thiết kế hệ thống điều khiển trên nền bộ điều khiển PID-Neural 89 4.3.1 Mô hình điều khiển 89 4.3.2 Chỉnh định các trọng số và tính toán đầu ra 92 4.5 Đánh giá kết quả thực nghiệm 93 Chương 5: KẾT LUẬN 94 Tài liệu tham khảo 95 95 2 3 LỜI NÓI ĐẦU Con người luôn ngạc nhiên về khả năng lưu trữ, nhận dạng và xử lý thông tin của bộ não con người. Từ lâu, các nhà khoa học đã tìm hiểu, nghiên cứu và sáng tạo các giải pháp cho các bài toán kỹ thuật theo phương pháp xử lý của bộ não. Mạng nơron nhân tạo đã ra đời từ đó. Hiện nay, mạng nơron được ứng dụng trong nhiều lĩnh vực như nhận dạng, xử lý thông tin, dự báo và điều khiển. Đồ án của nhóm nghiên cứu khía cạnh ứng dụng trong điều khiển của mạng nơron. Không giống các lĩnh vực ứng dụng khác là việc tính toán mạng nơron được thực hiện bằng máy tính, khi áp dụng vào điều khiển, mọi tính toán của mạng nơron đều được thực hiện bằng vi điều khiển có tốc độ thấp hơn tốc độ máy tính rất nhiều nên yêu cầu thiết kế cấu trúc mạng gọn nhẹ để phù hợp với vi điều khiển và tối ưu thời gian điều khiển được đặt lên hàng đầu. Khi ứng dụng trong điều khiển cấu trúc mạng nơron sẽ bao gồm luôn cả đối tượng điều khiển nên không thể sử dụng các luật học thông thường như luật học lan truyền ngược mà cần tìm 1 luật học khác phù hợp hơn. Sau một thời gian dài tìm kiếm, nhóm đã tìm ra được thuật toán Brandt-Lin làm giải pháp cho việc huấn luyện mạng nơron. Thuật toán Brandt-Lin là sản phẩm do 2 nhà khoa học Robert D. Brandt và Feng Lin đưa ra. Trong đồ án này, ngoài việc thực hiện tốt các mô phỏng, nhóm đã tiến hành điều khiển thực tế được động cơ 1 chiều có công suất nhỏ và với các yêu cầu điều khiển không cao. Do hạn chế về dụng cụ thí nghiệm nên bộ điều khiển dựa trên mạng nơron của nhóm mới chỉ ứng dụng điều khiển 1 đối tượng ở điều kiện đơn giản nên chưa thể khẳng định sẽ điều khiển thành công với các loại đối tượng khác. Đồ án của nhóm chắc hẳn còn nhiều sai sót mà bản thân các thành viên trong nhóm chưa phát hiện ra. Do vậy nhóm rất hy vọng nhận được sự chỉ bảo của thầy cô, bạn bè và người đọc. Chúng em, những thành viên trong nhóm làm đồ án xin gửi lời cảm ơn đến phó giáo sư, tiến sĩ Phan Xuân Minh đã tận tình hướng dẫn chúng em hoàn thành đồ 4 án này. Ngay từ ban đầu cô đã đặt ra mục tiêu rõ ràng và cao giúp cả nhóm thấy rõ những việc mình cần hoàn thành. Cô cung cấp cho nhóm những lời khuyên mang tính định hướng đúng đắn khi nhóm gặp khó khăn trong quá trình nghiên cứu. Nhóm cám ơn những người bạn đã hỗ trợ, cung cấp những tài liệu về mạng nơron quý giá và giúp đỡ về mặt thiết kế, nhờ đó mà đồ án này được hoàn thành đúng hạn. Hà Nội, ngày 30 tháng 5 năm 2007 Nhóm thực hiện đồ án Nguyễn Ngọc Hải Cao Thế Phong Võ Đoàn Quế Anh 5 CHƯƠNG 1: LÝ THUYẾT MẠNG NƠRON 1.1 Nơron tự nhiên Thành phần cấu thành cơ bản của hệ thần kinh trung ương là nơron. Tế bào sinh học này nhận và xử lý thông tin và sau đó giao tiếp với các phần khác của cơ thể con người. Hình 1.1 trình bày một mô hình đơn giản các nơron sinh học và hình 1.2 mô tả một nơron sinh học. Thân tế bào thần kinh được gọi là soma và được bao quanh bởi một lớp mạng huyết tương mỏng. Hình 1.1: Sơ đồ 5 nơron liên kết với nhau 6 Hình 1.2: Sơ đồ một nơron sinh học Mỗi tế bào thần kinh nhận nhiều đầu vào thông qua các dendrite và sau khi xử lý sẽ tạo một đầu ra dọc theo axon. Điểm nối giữa một axon và một dendrite được gọi là synapse. Thông tin do một tế bào thần kinh tạo ra được truyền dọc theo axon của nó. Một axon kết thúc ở mối nối khớp của một nơron khác. Về mặt xử lý thông tin, một nơron với nhiều dendrite như nhiều đầu vào và một axon đại diện một đầu ra có thể được xem như một hệ MISO. Các hàm xử lý thông tin trong hệ MISO này được chia thành 4 loại. Hình 1.3 mô tả một nơron đơn giản. Hình 1.3: Mô hình một nơron đơn giản có nhiều đầu vào và một đầu ra 7 Dendrites: Chúng bao gồm một cây nhiều nhánh, đóng vai trò như các đầu vào của nơron. Trung bình có 3 4 10 10− dendrite trên một nơron. Synapse: Đây là vùng chứa đựng các kinh nghiệm trong quá khứ. Nó cung cấp bộ nhớ dài hạn cho các kinh nghiệm được thu thập trong quá khứ. Vùng này nhận thông tin từ các giác quan hay từ các nơron khác và cung cấp đầu ra thông qua axon. Soma: Thân tế bào thần kinh được gọi soma. Nó nhận thông tin từ synapse và sau đó xử lý thông tin. Hầu như tất các các chức năng logic của nơron được thực hiện ở soma. Axon: Đầu ra của nơron được gọi là axon. 1.2 Nơron nhân tạo Hình 1.4: Nơ-ron nhân tạo Cấu trúc một nơron nhân tạo (xem hình 1.4) bao gồm các thành phần sau: Đầu vào 1 2 , , , n x x x : Các đầu vào nhân với các trọng số 1 2 , , , n w w w . Một đầu vào có giá trị bằng 1 được gọi là 1 bias và được ký hiệu là 0 x . Hàm số đầu vào f tính tập hợp các tín hiệu đầu vào cho nơron ( , )u f x w= , trong đó x và w lần lượt là các vectơ đầu vào và trọng số. Thông thường chọn f là hàm tổng 1 n i i i u x w = = ∑ . 8 Hàm kích thích s tính toán mức độ kích thích của nơron a=s(u). Hàm đáp ứng tính toán giá trị tín hiệu đầu ra của nơron o=g(a). Tín hiệu đầu ra của tín hiệu thông thường bằng mức độ kích thích của nơron o=a. Tùy theo sự khác nhau của từng tham số ở trên mà sinh ra các kiểu nơron khác nhau. Các giá trị đầu vào và đầu ra của 1 nơron có thể số nhị phân {0,1}, số lai {-,1}, giá trị liên tục trong đoạn [0,1], hoặc các số rời rạc trong 1 khoảng được định nghĩa trước. Hình 1.5: Các hàm kích thích hay được sử dụng nhất: (a) Hàm chặn cứng; (b-1), (b-2) Các hàm chặn tuyến tính ; (c) Các hàm sigma: hàm logsig (c-1), hàm logsig 2 cực (c-2); (d) hàm gaussian (hàm hình quả chuông) Hình trên mô tả các loại hàm kích thích hay được sử dụng nhất. Hàm chặn cứng (hình 1.5[a]). Nếu giá trị đầu vào của mạng lớn hơn 1 giá trị chặn nào đó thì nơron trở nên tích cực (giá trị kích thích bằng 1), ngược lại nó sẽ không tích cực (giá trị kích thích bằng 0). Hàm chặn tuyến tính. Giá trị kích thích sẽ tăng tuyến tính cùng với sự tăng của tín hiệu đầu vào và khi đến một ngưỡng nào đó đầu ra sẽ bão hòa. Các kiểu hàm chặn 9 tuyến tính khác nhau phụ thuộc vào phạm vi của giá trị đầu ra nơron (hình 1.5[b-1], 1.5[b-2]). Hàm sigma. Hàm sigma là hàm truyền phi tuyến hình chữ S được đặc trưng bởi các yếu tố sau. Bị chặn, các giá trị của nó bị hạn chế giữa 2 ngưỡng, ví dụ như [0 1], [-1 1]. Đơn điệu tăng, nghĩa là các giá trị của g(u) không bao giờ giảm khi u tăng. Liên tục và tăng, do đó có thể đạo hàm ở mọi điểm trong miền của hàm xác định của hàm. Các kiểu hàm sigma khác nhau được sử dụng trong thực tế là: hàm logsig 1 1 cu a e − = + (hình 1.5[c-1]) trong đó c là hằng số. Một hình thức khác của hàm logsig là hàm logsig 2 cực: ( ) 1 1 cu cu e h u e − − − = + (hình 1.5[c-1]) và hàm tansig: ( ) tanh cu cu cu cu e e u e e − − − = + . Hàm gaussian (hàm hình quả chuông, hình 1.5[d]). 1.3 Mạng truyền thẳng và huấn luyện mạng theo thuật toán Brandt-Lin 1.3.1 Mạng truyền thẳng Mạng nơron nhân tạo là tập hợp các nơron nhân tạo được liên kết với nhau theo một quy luật nhất định nhằm phục vụ nhu cầu của người thiết kế mạng. Có 2 loại mạng nơron thường được sử dụng là mạng truyền thẳng và mạng hồi tiếp. Hình 1.6 mô tả mạng truyền thẳng và mạng hồi tiếp. Dù cấu trúc của mạng nơron thuộc loại nào thì mạng nơron đều có cấu tạo chung là được cấu thành từ các lớp. Lớp đầu tiên được gọi là lớp đầu vào (input layer), lớp cuối cùng được gọi là lớp đầu ra (output layer), các lớp giữa được gọi là các lớp ẩn (hidden layer). 10 [...]... s c kớch hot hon tnh lnh hin ti B nh SRAM bờn trong c s dng cho ngn xp cng nh lu tr cỏc bin Trong thi gian cú ngt v gi on chng trỡnh, giỏ tr hin ti ca b m chng trỡnh c lu t trong ngn xp V trớ ca ngn xp c ch th bi con tr ngn xp Hỡnh 2.4 : nh dng b nh ca Atmega128 Atmega 128 cung cp hai cu hỡnh khac nhau cho b nh SRAM, cú th s dng 4096 Bytes b nh ram trong hoc 64 k Bytes b nh ram ngoi 22 Hỡnh 2.5 :... im ny bit UDRE trong thanh ghi trng thỏi USART, USR, c t khi bit ny t thnh 1, b USART ó sn sng nhn ký t tip theo Vo cựng thi im khi d liu c truyn t UDR n thanh ghi dch b truyn 10 (11) bit, bit 0 ca thanh ghi dch b xúa (start bit) v bit 9 (10) c t (stop bit) Nu nh mt d liu 9 bit c la chn (bit CHR9 trong thanh ghi iu khin USART, UCR c t), bit TXB8 trong thanh ghi UCR c truyn vo bit 9 trong thanh ghi... bt k d liu no ó c ghi vo thanh ghi UDR trong khong thi gian truyn Trong thi gian np, bit UDRE c t thanh 1 Nu nh khụng cú d liu mi trong thanh ghi UDR truyn di khi bit stop c dch chuyn ra, c UDRE s gi nguyờn trng thỏi c t cho n khi thanh ghi UDR c ghi mt ln na Khi khụng cú d liu mi cn c ghi, v bit stop ó cú mt trờn TxD i vi mt chiu di bit, c TX complete, TXC, trong thanh ghi USR c t thnh 1 Khi bit... thanh ghi t R26 n R31 cú cỏc chc nng b xung thanh ghi R0 c s dng trong cỏc lnh lp b nh chng trỡnh LPM, trong khi cỏc thanh ghi R26 n R31 c s dng lm cỏc thanh ghi con tr nh c minh ha trờn hỡnh 2.6 Hỡnh 2.6: Tp thah ghi ca Atmega 128 2.3.3 Port (cng) vo ra Atmega 128 cú tt c l 7 Port t PortA n PortG Tt c cỏc Port ca AVR u cú tr treo bờn trong v c la chn cho mi bit v cú th c c-chnh sa-ghi khi s dng nh... hoc reset phn cng ch power-save, Timer khụng ng thi tip tc hot ng, m cho phộp ngi s dng dựng mt Timer c s trong khi cỏc thit b ang ch ngh Ch gim nhiu cho ADC ngng CPU v cỏc module vo ra ngoi tr timer v ADC, gim nhiu xung thp nht trong quỏ trỡnh bin i ADC ch standby thch anh dao ng ang chy trong khi cỏc thit b khỏc ch ngh ch standby m rng b dao ng chớnh v timer khụng ng b tip tc chy 2.2 Mụ... truy nhp gia EEPROM v MCU c mụ t nh sau, nú c ch rừ trong cỏc thanh ghi a ch, thanh ghi d liu v thanh ghi iu ca EEPROM 2.3.2 Tp thanh ghi : Atmega 128 cú 32 thanh ghi a chc nng Mt s trong cỏc thanh ghi ny cũn cú cỏc chc nng riờng, b sung Cỏc thanh ghi ny c c t tờn t R0 n R31.tt c cỏc lnh thao tỏc trờn thanh ghi u cú th truy nhp trc tip v truy nhp trong chu trỡnh n n tt c cỏc thanh ghi Nhng mt ngoi... I/O chung Khi t thnh 1, b truyn trong USART s c ni vi PDI, chõn ny b bt buc tr thnh mt chõn ni ra khụng m xa gỡ n vic t ca bit 1 trong DDRD Mt ký t mi ó c ghi vo UDR trc khi bit stop t ký t trc ó c dch i Thanh ghi dch c np khi bit stop ca ký t ang c truyn ó c dich chuyn ra Nu b truyn 10 (11) bit ang trng thỡ thỡ d liu c truyn UDR n thanh ghi dch 2 3.8 B nh thi B nh thi trong Atmega128 cú chc nng ging... Atmega128 cú chc nng ging nh mt b nh thi hoc mt b m Ging nh mt b nh thi, tớn hiu gi nhp bờn trong hoc dn xut ca tớn hiu gi nhp ú c s dng gi nhp b nh thi, trong khi ging nh mt b m, mt tớn hiu t bờn ngoi chõn ca mt cng c s dng gi nhp b nh thi/b m hỡnh 3.14 minh ha b dn kờnh (multiplexer), úng vai trũ la chn mt trong nhiu ngun tớn hiu ng h dựng cho b timer/counter B chia tn s dựng cho c b timer/counter... ADC 10 bit vi kh nng la chn u vo v lp trỡnh c h s khuch i, Watchdog timer cú kh nng lp trỡnh nh b to dao ng bờn trong, giao tip SPI, b giao tip kim tra li theo chun IEEE 1149.1, ch dựng debug h thng v chng trỡnh trờn chip v kh nng la chn 6 ch tit kim nng lng ch Idle ngng hot ng ca CPU trong khi cho phộp SRAM, Timer/Counter, cng SPI, h thng ngt tip tc gi hm, ch power-down tit kim lng thanh ghi nhng... b nh ngoi 2.3.5 Cu trỳc ngt ca Atmega 128 Ngt l mt c cu iu khin dũng lnh, c cu ny c thit k trờn hu ht cỏc b iu khin Trong quỏ trỡnh giao tip ca h thng b x lý vi th gii bờn ngoi, nhiu s vic xy ra theo cỏch khụng ng b, chng hn ngi dựng cú th ó nhn mt cụng tc thc hin mt cụng vic no ú, trong khi mt byte d liu cú th ó n cng ni tip iu ny gõy khú khn cho hot ng ca b x lý khi m nú phi kim tra tt c cỏc thit . dụng trong điều khiển của mạng nơron. Không giống các lĩnh vực ứng dụng khác là việc tính toán mạng nơron được thực hiện bằng máy tính, khi áp dụng vào điều khiển, mọi tính toán của mạng nơron. kế mạng. Có 2 loại mạng nơron thường được sử dụng là mạng truyền thẳng và mạng hồi tiếp. Hình 1.6 mô tả mạng truyền thẳng và mạng hồi tiếp. Dù cấu trúc của mạng nơron thuộc loại nào thì mạng nơron. suất nhỏ và với các yêu cầu điều khiển không cao. Do hạn chế về dụng cụ thí nghiệm nên bộ điều khiển dựa trên mạng nơron của nhóm mới chỉ ứng dụng điều khiển 1 đối tượng ở điều kiện đơn giản nên