Đang tải... (xem toàn văn)
2013 CU?I K? 0001 Trang 1/6 Mã đề thi 0001 TRƯỜNG ĐẠI HỌC BÁCH KHOA TP HCM Khoa Khoa Học và Kỹ Thuật Máy Tính oOo Họ và tên MSSV ĐỀ THI CUỐI KỲ 2 2012 2013 Môn Thiết kế luận lý 1 Thời gian 90 phút Ngà[.]
TRƯỜNG ĐẠI HỌC BÁCH KHOA TP.HCM Khoa Khoa Học Kỹ Thuật Máy Tính -oOo - ĐỀ THI CUỐI KỲ 2012-2013 Môn: Thiết kế luận lý Thời gian: 90 phút - Ngày: 10/06/2013 (30 câu trắc nghiệm) Được phép sử dụng tài liệu giấy Họ tên: MSSV: Mã đề 0001 Sinh viên làm phần TỰ LUẬN trực tiếp vào đề thi PHẦN TRẮC NGHIỆM Câu 1: Chọn phát biểu nhất: A Sử dụng phương pháp bìa Karnaugh cho nhiều kết tối giản B Sử dụng phương pháp bìa Karnaugh ln cho kết tối giản C Sử dụng phương pháp bìa Karnaugh cho phép rút gọn biểu thức có tối đa biến D Tất Câu 2: Sơ đồ thiết kế mạch sau thỏa mãn điều kiện fOUTPUT = fCLK/24 Duty cycle ngõ xuất OUTPUT 50% CLK U1 74LS293 U2 74LS293 MR1 MR2 CP0 CP1 MR1 MR2 CP0 CP1 Q3 Q2 Q1 Q0 OUTPUT Q3 Q2 Q1 Q0 A B CLK U1 74LS293 U2 74LS293 MR1 MR2 CP0 CP1 MR1 MR2 CP0 CP1 Q3 Q2 Q1 Q0 C Q3 Q2 Q1 Q0 CLK OUTPUT CLK U1 74LS293 U2 74LS293 MR1 MR2 CP0 CP1 MR1 MR2 CP0 CP1 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 U1 74LS293 U2 74LS293 MR1 MR2 CP0 CP1 MR1 MR2 CP0 CP1 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 OUTPUT OUTPUT D Câu 3: Chọn bảng thật cho sơ đồ mạch điện sau (NC = no change): SET Q CLK CLEAR SET CLR CLK A C Q 0 ↓ NC ↓ ↓ 1 ↓ Invalid SET CLR CLK Q 0 ↑ Invalid ↑ 1 ↑ 1 ↑ NC SET CLR CLK Q 0 ↑ NC ↑ ↑ 1 ↑ Invalid B SET CLR CLK Q ↓ 0 Invalid ↓ 1 ↓ 0 ↓ NC D Trang 1/6 - Mã đề thi 0001 Sơ đồ mạch sử dụng cho câu từ đến 5V CLK 5V U1 74LS193 CPU CPD PL MR D3 D2 D1 D0 U2 74LS193 CPU CPD PL MR D3 D2 D1 D0 TCU TCD Q3 Q2 Q1 Q0 TCU TCD Q3 Q2 Q1 Q0 Câu 4: Xác định số MOD đếm: A 90 B 100 C 144 Câu 5: Xác định Duty cycle (mức 1) ngõ xuất TCU U1: A 95% B 3.125 % C 93.75 % D 160 D Tất sai Câu 6: Cho sơ đồ mạch đếm sau 5V A S D CLK CP B S Q _ Q D CP R C S Q _ Q D CP R D S Q _ Q D Q _ Q CP R R Giả sử trạng thái ban đầu DCBA = 0000 Xác định chuỗi trạng thái đếm A 1110, 0011, 1000, 1111, 0001 B 0001, 0010, 0011, 0100, 0101 C 1111, 1110, 1101, 1100, 1011 D 1110, 1101, 1011, 0111, 1110 Câu 7: Xác định biểu thức tối giản hàm F với F = C.B A + C.B + B A + B A A B A + C.B + B A B B A + B A + C A (= B A + B A + C.B ) C B A + B A + C.B D Tất sai Câu 8: Cho mạch phát cạnh clock hình đây: CLK CLK' Chọn phát biểu A Mạch tạo xung thấp (LOW) có cạnh lên B Mạch tạo xung cao (HIGH) có cạnh xuống C Mạch tạo xung cao (HIGH) có cạnh lên D Mạch tạo xung thấp (LOW) có cạnh xuống Câu 9: Giả sử ban đầu ABCD = 0000 Xác định giá trị đếm sau 10 chu kỳ clock tiếp theo: S CLK J CP K Q _ Q R A S J CP K Q _ Q R B S J CP K Q _ Q C R Các chân S, R Flip-Flop nối lên nguồn (mức 1) A 1100 B 1111 C 0000 S J CP K Q _ Q D R D 0111 Trang 2/6 - Mã đề thi 0001 Câu 10: Cho mạch tổ hợp hình bên Xác định điều kiện đầy đủ để LED sáng A B LED0 C A A=0 B=0 (B=0 C=1) B (A=0 B=0) C=0 C (A=1 B=1) C=1 D Tất Câu 11: Xét mạch Enable/Disable Chọn phát biểu đúng: A Để ngõ xuất mức disable, sử dụng cổng OR cổng AND B Khi sử dụng cổng OR, ngõ xuất mức disable C Khi sử dụng cổng NAND, ngõ xuất mức disable D Tất Câu 12: Một mạch tổ hợp có ngõ nhập (D, C, B, A) ngõ xuất (X) Ngõ xuất X=1 số DCBA (D MSB A LSB) số BCD Ngược lại, X=0 Biểu thức đại số Bool mạch là: A D + C.B B D + C.B C D + C.B D Tất Câu 13: Cho hàm F(D,C,B,A) = Σ(0, 5, 8, 10, 11, 12, 14) + d(1, 2, 11, 15) với D MSB A LSB Biểu thức rút gọn (dạng SOP) hàm F là: A C A + D.B + C.B A B C A + D.C + D.B A C C A + D.C + C.B A D Cả câu Câu 14: Chọn phát biểu đúng: A S-C Flip Flop dùng J-K Flip Flop (Ngõ nhập J tương đương với S Ngõ nhập K tương đương với C) B Để thực truyền liệu song song, sử dụng D Flip-Flop, khơng thể dùng J-K Flip Flop C J-K Flip Flop dùng S-C Flip Flop (Ngõ nhập J tương đương với S Ngõ nhập K tương đương với C) D Tất Câu 15: Cho bìa Karnaugh biến hình bên Xác định biểu thức đại số Bool tối giản nhất: ̅ ̅ ̅ ̅ 0 X X 1 X X 0 A D.B + C.B A + C.B A C câu A B B D.B + C.B A + D.C A D Tất sai Câu 16: Giả sử ban đầu AB = 00 Xác định chuỗi trạng thái đếm: 5V S CLK J CP K Q _ Q A S J CP K R A 00, 01, 10, 11 quay lại 00 C 00, 11, 01, 10 quay lại 00 Q _ Q R B Các chân S, R Flip-Flop nối xuống đất (mức 0) B 00, 10, 01, 11 quay lại 00 D 00, 11, 10, 01 quay lại 00 Trang 3/6 - Mã đề thi 0001 Câu 17: Cho số hệ thống bù sau: 101101 Số thập phân tương đương là: A -13 B 13 C -18 D -19 Câu 18: Chọn sơ đồ mạch có nguyên lý hoạt động tương ứng với bảng thật đây: SET CLR CLK Q ↑ 0 NC ↑ 1 ↑ 0 ↑ 1 Invalid SET SET Q Q CLK CLK A CLR CLR B SET Q CLK CLR C D Cả A C Câu 19: Biểu diễn số (-10) hệ thống bù là: A 01010 B 10110 C 11010 D 10101 Sơ đồ mạch sử dụng cho câu từ 20 đến 21 5V 5V S CLK J CP K Q _ Q A R S J CP K 5V Q _ Q B 5V S J CP K R Q _ Q C S J CP K R Q _ Q Các chân J, K Flip-Flop nối lên nguồn (mức 1) D R Câu 20: Giả sử ban đầu DCBA = 1111 Xác định chuỗi trạng thái đếm: A 0010, 0011, 0100, 0101, 0110 B 0000, 0001, 0010, 0011, 0100 C 0010, 0011, 0010, 0011, 0010 D 1110, 1101, 1100, 1011, 1010 Câu 21: Giả sử ban đầu DCBA = 0111 Xác định chuỗi trạng thái đếm: A 0010, 0011, 0100, 0101, 0110 B 0010, 0011, 0010, 0011, 0010 C 0110, 0101, 0100, 0010, 0010 D 1000, 1001, 1010, 1011, 1100 Sơ đồ mạch sử dụng cho câu từ 22 đến 25 5V S CLK J CP K Q _ Q R A S J CP K Q _ Q R B S J CP K Q _ Q R C S J CP K Q _ Q R D 5V Các chân J, K Flip-Flop nối lên 5V (mức 1) Trang 4/6 - Mã đề thi 0001 Câu 22: Chọn phát biểu sơ đồ mạch đếm với ngõ xuất DCBA: A Mạch đếm lên bất đồng MOD-11 B Mạch đếm lên bất đồng MOD-10 C Mạch đếm xuống bất đồng MOD-12 D Mạch đếm xuống bất đồng MOD-7 Câu 23: Xác định Duty cycle (mức 1) cho ngõ xuất C mạch đếm: A 27 % B 33 % C 43 % D 50 % Câu 24: Giả sử Flip-Flop có thời gian trễ tpd = 25 us Xác định tần số tối đa xung CLK để mạch hoạt động đúng: A KHz B 10 KHz C 40 KHz D 25 KHz Câu 25: Xác định tín hiệu bị xung gai mạch đếm: A Tín hiệu B B Tín hiệu C C Tín hiệu A D Tín hiệu D Sơ đồ mạch sử dụng cho câu từ 26 đến 30 Cho tần số tín hiệu CLK = 10 KHz CLK U1 74LS293 U2 74LS293 MR1 MR2 CP0 CP1 MR1 MR2 CP0 CP1 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 Câu 26: Xác định số MOD đếm: A 36 B 44 C 50 Câu 27: Tần số ngõ xuất Q3 U2 là: A 227 Hz B 200 Hz C 333 Hz Câu 28: Tần số ngõ xuất Q1 U1 là: A 1.25 Hz B 10 KHz C KHz Câu 29: Xác định tín hiệu bị xung gai đếm: A Q1 U2 B Q2 U1 C Q0 U1 Câu 30: Xác định Duty cycle (mức 1) cho ngõ xuất Q2 U2: A 40% B 36.36% C 33.33% D 55 D 250 Hz D 2.5 KHz D Q3 U2 D 30% PHẦN TỰ LUẬN (1đ) Sử dụng D Flip-Flop để thiết kế mạch đếm đồng theo sơ đồ chuyển trạng thái sau (chú ý trình bày đầy đủ bước thiết kế - bao gồm sơ đồ mạch): 000 100 111 001 011 101 110 010 - Trang 5/6 - Mã đề thi 0001 Trạng thái A B C 0 0 1 0 1 0 1 1 1 Trạng thái A B C 0 1 1 0 1 1 1 1 1 0 DA 0 1 1 DB 1 1 DC 0 1 1 B’C’ B’C BC BC’ A’ 0 A 1 DA = AB’ + BC’ A’ A B’C’ B’C BC BC’ 1 1 DB = AB’ + BC’ + B’C (hoặc AC’ + B’C + BC’) B’C’ B’C BC BC’ A’ 1 A 1 DC = AB’ + B’C’ + AC’+ A’BC Trang 6/6 - Mã đề thi 0001