Thiet ke luan ly 1 nguyen quang huy chapter+5 flip flop va mach tuan tu cuuduongthancong com

dce 2014 Khoa KH & KTMT Bộ môn Kỹ Thuật Máy Tính CuuDuongThanCong.com dce 2014 Tài liệu tham khảo • “Digital Systems, Principles and Applications”, 11th Edition, Ronald J Tocci, Neal S Widmer, Gregory L Moss 4/22/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department dce 2014 Flip-Flop mạch CuuDuongThanCong.com dce 2014 Nội dung • • • • • Giới thiệu mạch Flip-Flop NAND, NOR Clocked Flip-Flop Flip-Flop với ngõ nhập bất đồng Các vấn đề thời gian 4/22/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department dce 2014 Giới thiệu • Mạch tổ hợp khơng có nhớ • Hầu hết hệ thống tạo thành từ mạch tổ hợp phần tử nhớ 4/22/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department dce 2014 Giới thiệu (tt) • Phần mạch tổ hợp nhận tín hiệu từ input ngồi từ output phần tử nhớ (memory elements) • Output hệ thống hàm chức lấy tín hiệu input ngồi thơng tin từ phần tử nhớ • Phần tử nhớ quan trọng flip-flop (FF) (được tạo từ cổng logic) – Bản thân cổng logic khơng có khả nhớ – FF: kết nối cổng logic theo cách mà thông tin lưu trữ 4/22/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department dce 2014 Giới thiệu (tt) • FF có trạng thái SET : Q=1, Q’=0 - trạng thái HIGH CLEAR/RESET: Q=0, Q’=1 - trạng thái LOW FF cịn có tên gọi khác Latch (cài) 4/22/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department dce 2014 NAND Gate Latch • FF xây dựng từ cổng NAND cổng NOR • FF tạo thành từ cổng NAND gọi NAND gate latch hay latch • Ngõ cổng NAND-1 nối vào ngõ nhập cổng NAND-2 ngược lại • Output đặt tên Q Q’ (Q Q’ ngược điều kiện bình thường – X/X’, A/A’ ) • Có input: – SET input: set Q = – CLEAR input : set Q = 4/22/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department dce 2014 NAND Gate Latch • Khi SET = CLEAR = mạch NAND latch có trường hợp xảy – Ngõ xuất phụ thuộc vào trạng thái ngõ nhập trước 4/22/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department dce 2014 NAND Gate Latch • Setting: xảy SET input có xung xuống CLEAR input – Trường hợp Q = 4/22/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department 10 dce 2014 Asynchronous Inputs (bất đồng bộ) 4/22/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department 36 dce 2014 FF – Vấn đề thời gian • Setup and Hold time 4/22/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department 37 dce 2014 FF – Vấn đề thời gian (tt) • Trễ lan truyền (Propagation delay) – Giá trị tối đa (Maximum): vài ns đến 100ns 4/22/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department 38 dce 2014 FF – Vấn đề thời gian (tt) • Maximum clock frequency • Clock pulse high or low times • Clock transition times 4/22/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department 39 dce 2014 FF – Vấn đề thời gian (tt) 4/22/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department 40 dce 2014 FF – Vấn đề thời gian (tt) 4/22/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department 41 dce 2014 Ứng dụng FF • 74LS74 (D-FF positive-edge) • 74LS73 (JK-FF, negative-edge) • Lưu trữ liệu truyền liệu – Thường sử dụng FF để lưu trữ liệu hay thơng tin Dữ liệu lưu trữ theo nhóm FF gọi register (thanh ghi) – Các hoạt động thường thực với liệu lưu register truyền liệu (data transfer) 4/22/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department 42 dce 2014 Ứng dụng FF (1) • Truyền liệu song song (Parallel transfer) 4/22/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department 43 dce 2014 Ứng dụng FF (2) • Thanh ghi dịch (shift register) 4/22/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department 44 dce 2014 Ứng dụng FF (3) • Chia tần số đếm (Frequency division and counting) 4/22/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department 45 dce 2014 Ứng dụng FF (3) • Hoạt động đếm sơ đồ chuyển trạng thái (state transition diagram) 4/22/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department 46 dce 2014 Ứng dụng FF (3) • Mod number – MOD number: số trạng thái chuỗi đếm – Bộ đếm ví dụ trước có 23=8 trạng thái khác nhau(000 tới 111) Bộ đếm gọi đếm MOD-8 – Nếu có FF chuỗi trạng thái đếm từ 0000 đến 1111(có 16 trạng thái) Và gọi đếm MOD-16 – Bộ đếm MOD-2N có khả đếm tới 2N -1 sau quay trạng thái 4/22/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department 47 dce 2014 Thiết bị Schmitt-trigger 4/22/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department 48 dce 2014 Mạch tạo xung clock • Bộ dao động Schmitt-trigger 4/22/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department 49 dce 2014 Mạch tạo xung clock • IC định thời (timer) 555 4/22/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department 50