Thiet ke luan ly 1 nguyen quang huy chapter+6 bo dem va thanh ghi cuuduongthancong com

dce 2014 Khoa KH & KTMT Bộ môn Kỹ Thuật Máy Tính CuuDuongThanCong.com dce 2014 Tài liệu tham khảo • “Digital Systems, Principles and Applications”, 11th Edition, Ronald J Tocci, Neal S Widmer, Gregory L Moss 6/4/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department dce 2014 Bộ đếm ghi CuuDuongThanCong.com dce 2014 Giới thiệu (1) • Bộ đếm (Counter) gì? – Đếm tuần tự: 1, 2, 3, , 100, 1, 2, – Biểu đồ trạng thái – Bộ đếm đồng bất đồng 12 10 6/4/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department dce 2014 Giới thiệu (2) • Bộ đếm sử dụng FlipFlop (FF) – Bộ đếm N bit dụng N – FF – Mạch đếm 6/4/2014 sử CuuDuongThanCong.com Logic Design ©2014, CE Department dce 2014 Bộ đếm bất đồng • Bất đồng (Asynchronous – Ripple) – Xung CLK cấp cho FF A – Ngõ xuất FF đóng vai trò xung CLK cho FF B, tương tự cho FF lại – Các ngõ xuất DCBA biểu diễn cho số nhị phân bit với D bit trọng số cao (MSB) – Tồn thời gian trễ (delay) đáp ứng FF đếm 6/4/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department dce 2014 Bộ đếm bất đồng • Bộ đếm bất đồng 4-bit 6/4/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department dce 2014 Bộ đếm bất đồng • “MOD number” – Số trạng thái đếm qua chu kỳ trước quay lại trạng thái ban đầu – Tăng “MOD number” cách thêm FF vào đếm – MOD number = 2N – Ví dụ: Bộ đếm MOD-80 cần FF ? 6/4/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department dce 2014 Chia tần số (Frequency Division) • Ngõ xuất FF có tần số ½ tần số tín hiệu chân CLK FF • Ngõ xuất FF thứ có tần số ¼ tần số tín hiệu xung CLK • Sử dụng N-FF tạo ngõ xuất với tần số 1/2N tần số CLK ngõ nhập 6/4/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department dce 2014 Chia tần số (Frequency Division) • Trong đếm nào, tín hiệu ngõ xuất FF cuối (MSB) có tần số tần số tín hiệu CLK chia cho “MOD number” đếm • Ví dụ – Bộ đếm MOD-16, ngõ xuất FF cuối có tần số 1/16 tần số tín hiệu xung CLK - gọi đếm chia 16 (divide-by-16 counter) – Bộ đếm MOD-60 6/4/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department 10 dce 2014 Bộ đếm lên/xuống đồng 6/4/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department 45 dce 2014 Bộ đếm lên/xuống đồng 6/4/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department 46 dce 2014 Bộ đếm với khả Preset • Hoạt động Preset – Bộ đếm thiết lập trạng thái ban đầu theo mong muốn – Có thể đồng bất đồng với xung clock, hoạt động gọi nạp song song (parallel loading) cho đếm – Các chân ngõ nhập bất đồng PRESET & CLEAR FF dùng cho hoạt động Preset bất đồng • Nạp trạng thái mong muốn cho đếm Thiết lập trạng thái đếm mong muốn chân ngõ nhập song song P2, P1 P0 Tạo xung mức (LOW) chân ngõ nhập PARALLEL LOAD (PL) 6/4/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department 47 dce 2014 Bộ đếm với khả Preset 6/4/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department 48 dce 2014 IC 74LS193/HC193 • Chức – Bộ đếm lên/xuống đồng MOD-16 – Hỗ trợ chức Preset bất đồng Master reset bất đồng • Mơ tả chức chân – Xung clock ngõ nhập CPU and CPD – tích cực cạnh lên • Đếm lên: CPD mức (HIGH) • Đếm xuống: CPU mức (HIGH) – Master Reset (MR): tích cực mức (HIGH) reset trạng thái đếm 0000 (ưu tiên cao nhất) – Các ngõ nhập Preset: P3 P0, ngõ xuất: Q3 Q0 – Các ngõ xuất Terminal Count (TC): sử dụng kết nối nhiều IC để thành đếm với MOD lớn 6/4/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department 49 dce 2014 IC 74LS193/HC193 6/4/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department 50 dce 2014 IC 74LS193/HC193 Cấu tạo ngõ xuất TCU TCD 74ALS193 6/4/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department 51 dce 2014 IC 74LS193/HC193 – Ví dụ 6/4/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department 52 dce 2014 IC 74LS193/HC193 – Ví dụ 6/4/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department 53 dce 2014 IC 74LS193/HC193 – Ví dụ Tại thời điểm t0 FF đếm mức LOW) TCU mức (HIGH) Ngay trước thời điểm t1, ngõ nhập PL có xung mức (LOW) chân ngõ xuất Q3 – Q0 nạp giá trị ngõ nhập P3 – P0 giá trị ngõ xuất Q 1011 Tại t1, ngõ nhập CPU tích cực cạnh lên (PGT), đếm khơng thể đáp ứng lại tín hiệu PL cịn trạng thái tích cực Tại t2, t3, t4 t5, đếm đếm lên cạnh lên CPU Sau thời điểm t5, trạng thái đếm 1111 TCU chưa xuống mức (LOW) thời điểm CPU xuống t6 Tại cạnh lên CPU, đếm trạng thái 0000 6/4/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department 54 dce 2014 IC 74LS193/HC193 – Ví dụ 6/4/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department 55 dce 2014 IC 74LS193/HC193 – Ví dụ 6/4/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department 56 dce 2014 Bộ đếm đa trạng thái với 74193 6/4/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department 57 dce 2014 Thanh ghi mạch tích hợp • • • • Vào song song/ra song song (Parallel in/parallel out) Vào nối tiếp/ra song song (Serial in/serial out) Vào song song/ra nối tiếp (Parallel in/serial out) Vào nối tiếp/ra song song (Serial in/parallel out) 6/4/2014 CuuDuongThanCong.com Logic Design â2014, CE Department 58 dce 2014 c thờm ã Chương 7: Counters and Registers sách Digital System Ronal Tocci 6/4/2014 CuuDuongThanCong.com Logic Design ©2014, CE Department 59