xây dựng bộ điều khiển và nhận dạng tiếng nói bằng xử lý tín hiệu số DSP56002

GVHD:Thầy Lê Tuấn Anh Giới Thiệu GIỚI THIỆU I. Tổng quan: Luận văn này thực hiện việc xây dựng bộ điều khiển và nhận dạng tiếng nói bằng xử lý tín hiệu số DSP56002. Một vài thập niên trước đây, việc nhận dạng tiếng nói bằng máy chỉ tồn tại trong suy nghó của các nhà khoa học viễn tưởng, tuy nhiên trong một vài năm gần đây, vấn đề tìm hiểu và thực hiện một hệ thống nhận dạng tiếng nói một cách tự động đã được đưa vào nghiên cứu trong các viện nghiên cứu trên khắp thế giới. Những ứng dụng thực tiễn mà hệ thống này sẽ mang lại là vô cùng lớn như các máy tính của chúng ta sẽ không cần bàn phím, các hệ thống điều khiển sẽ không cần các bảng điều khiển phức tạp, máy điện thoại sẽ không còn cần đến các bàn quay số có thể xem là một bước đột phá trên tất cả các lónh vực trong cuộc sống của chúng ta. Do đó vấn đề nghiên cứu các phương pháp nhận dạng tiếng nói là một vấn đề đã và đang thu hút rất nhiều sự đầu tư và nghiên cứu của các nhà khoa học trên khắp thế giới. Tuy nhiên cho đến nay kết quả mang lại còn rất hạn chế vì sự phức tạp của tiếng nói con người. Đối với nước ta, vấn đề nhận dạng tiếng nói đang ở trong giai đoạn đầu và các kết quả đạt được cho đến nay vẫn còn khiêm tốn. Luận văn này nghiên cứu thử nghiệm một hướng nhận dạng tiếng nói dựa trên đặc trưng ngữ âm quan trọng của tiếng nói là formant. Công cụ toán học có thể sử dụng là phép phân tích Fourier thời gian ngắn STFT(Short Time Fourier Transform). Nhận dạng tiếng nói là bộ phận nòng cốt trong bộ điều khiển tiếng nói cần thiết kế. SVTH:Huỳnh Quốc Trâm 1-1 GVHD:Thầy Lê Tuấn Anh Giới Thiệu II . Những nội dung chính của luận văn: Các chương 2, 3, 4, 5, 6 giới thiệu về xử lý tín hiệu số DSP56002, bộ giao tiếp âm thanh đa năng Codec 4215, bộ nhớ mở rộng, mạch giao tiếp và điều khiển. Chương 2 giới thiệu tổng quát về bộ xử lý tín hiệu số DSP56002. Tiếp đến Chương 3 mô tả cụ thể các chức năng của DSP56002 bao gồm: cấu trúc và các chế độ đònh đòa chỉ củûa DSP56002; các thanh ghi trong và chế độ hoạt động của các PORT của DSP56002. Chương 4 mô tả tập lệnh xử lý tín hiệu số DSP56002. Chương 5 giới thiệu về CODEC giao tiếp âm thanh đa năng CS4215, bộ đồng bộ giao tiếp nối tiếp (SSI) của bộ xử lí DSP56002 được sử dụng để thích nghi với sự truyền dữ liệu nối tiếp từ hai bộ chuyển đổi A/D của CS4215 đến DSP56002 và từ DSP56002 đến hai bộ chuyển đổi D/A của CS4215. Chương 6 mở rộng bộ nhớ cho DSP56002; chương này sẽ trình bày về sơ đồ mạch của DSP56002EVM, bộ nhớ mở rộng, sơ đồ điều khiển động cơ DC và các linh kiện sử dụng trong mạch. Các chương sau sẽ giới thiệu về các công cụ toán học và phương pháp nhận dạng tiếng nói. Chương 7 giới thiệu về phép biến đổi Fourier với tín hiệu liên tục và rời rạc, và giới thiệu phương pháp biến đổi nhanh Fourier FFT thực hiện trên DSP56002 sử dụng giải thuật phân chia theo thời gian DIT (decimation-in-time). Tiếp theo Chương 8 trình bày phép tổng quát về biến đổi Fourier thời gian ngắn STFT. Cuối cùng là Chương 9 sẽ tập trung vào phép biến đổi Fourier thời gian ngắn để trích formant của tín hiệu, Sau khi trích formant của tín hiệu sẽ sử dụng phương pháp kết hợp mẫu để nhận dạng tiếng nói. III. Kết luận sơ bộ: Luận văn đã thực hiện được việc :mở rộng bộ nhớ cho DSP56002, nhận dữ liệu âm thanh từ ngoài qua giao tiếp SSI giữa DSP56002 và CS4215, thực hiện trích formant của tín hiệu tiếng nói dùng giải thuật STFT. Cuối cùng là đã thực hiện được việc nhận dạng tiếng nói và ứng dụng để điều khiển. SVTH:Huỳnh Quốc Trâm 1-2 GVHD:Thầy Lê Tuấn Anh Giới Thiệu GIỚI THIỆU BỘ XỬ LÍ TÍN HIỆU SỐ &KHỐI ĐÁNH GIÁ DSP56002 Trong chương này, sẽ giới thiệu tổng quát về bộ xử lý tín hiệu số DSP56002 và các chân của nó. A. MÔ TẢ TỔNG QUÁT BỘ XỬ LÍ TÍN HIỆU SỐ DSP56002: DSP56002 là bộ xử lí tín hiệu đơn chip, đa dụng. Khối đánh giá DSP56002EVM có giá thành thấp, sử dụng bộ xử lí DSP56002 cho việc thiết kế hệ thống xử lí tín hiệu số thời gian thực. Họ xử lí DSP56000 được tạo thành từ một bộ chip vi xử lí tín hiệu số 24-bit, hiệu suất cao và một vùng mở rộng. Trong vùng mở rộng, chip có thể trợ giúp cấu hình cho các thiết bò bộ nhớ và ngoại vi thay đổi tùy theo loại trong họ. DSP56002 là một loại trong họ xử lí DSP56000 bao gồm bộ phận chính xử lí tín hiệu số tương thích vơí họ 56000, được nạp bằng RAM chương trình trên chip, có 2 RAM dữ liệu độc lập, 2 ROM dữ liệu với các bảng sine, µ-law va A-law. DSP56002 chứa bộ giao tiếp truyền thông nối tiếp, giao tiếp chủ song song, bộ đếm thời gian/sự kiện, bộ vòng khóa pha, một cổng mô phỏng trên chip. Bộ xử lí DSP56002 cung cấp các đặc trưng phong phú trong việc xử lí tín hiệu số. SVTH:Huỳnh Quốc Trâm 1-3 DSP56002 24 bit DSP56000 Family manual #DSP56KFAMUM/AD DSP56002 Technical data #DSP56002/D DSP56002 User’s Manual #DSP56002UM/AD GVHD:Thầy Lê Tuấn Anh Giới Thiệu DSP56002 Technical Literature I.KHỐI TRUNG TÂM XỬ LÍ TÍN HIỆU SỐ 1.Những bộ phận chính: 1.1.Ba đơn vò thực thi độc lập: • Đơn vò dữ liệu số học logic • Đơn vò cấp phát đòa chỉ(AGU) • Đơn vò điều khiển chương trình 1.2.Bốn bus dữ liệu 24 bit độc lập: • Bus dữ liệu X (XDB) • Bus dữ liệu Y (YDP) • Bus dữ liệu chương trình (PDB) • Bus dữ liệu toàn cục (GDB) 1.3.Ba bus đòa chỉ 16 bit độc lập: • Bus đòa chỉ X (XAB) • Bus đòa chỉ Y (YAB) • Bus đòa chỉ chương trình (PAB) 1.4.Cổng mở rộng bộ nhớ (Port A) 1.5.Mạch mô phỏng trên chip (OnCE) 1.6.Vòng khóa pha (PLL) 2.Đặc điểm chính của DSP56002:  40 triệu lệnh/giây (MIPS) tại tần số 80Mhz  240 triệu phép xử lí /giây (MOPS) tại tần số 80Mhz  Thực hiện lệnh song song với chế độ đònh đòa chỉ  Nhân tích lũy song song 24x24 bit trong 1 chu kỳ lệnh (2 chu kỳ xung clock)  Đặt zero ở mỗi đầu dòng lặp DO  Các ngắt tự động trở về rất nhanh  Thiết kế CMOS tiêu thụ công suất thấp  Chế độ treo(standby) tiêu thụ công suất thấp cho STOP và WAIT SVTH:Huỳnh Quốc Trâm 1-4 GVHD:Thầy Lê Tuấn Anh Giới Thiệu II.VÙNG MỞ RỘNG Những bộ phậân chính trong vùng mở rộng: • Ram chương trình 512x24 • 2 Ram dữ liệu 256x24 • 2 Rom dữ liệu 256x24 • Giao tiếp chủ độ rộng byte bằng phương pháp DMA • Cổng giao tiếp nối tiếp đồng bộ (SSI) • Cổng giao tiếp nối tiếp bất đồng bộ(SCI) B.GIỚI THIỆU DSP56002EVM SVTH:Huỳnh Quốc Trâm 1-5 GVHD:Thầy Lê Tuấn Anh Giới Thiệu DSP56002EVM là công cụ phần cứng dành cho việc thiết kế, sữa lỗi và đánh giá hệ thống căn bản của DSP56002. Bao gồm ba bộ phận quan trọng: • Mạch đánh giá DSP56002 chứa bộ xử lí DSP56002, bộ nhớ mở rộng off-chip, bộ biến đổi stereo A/D và D/A, mạch giao tiếp và điều khiển, và nhiều đường nối dành cho truy xuất ngoài. • Trình biên dòch Motorola. • Cửa sổ giao diện của phần mềm debug EVM. Phần mềm chạy trong MS-DOS và nối liền với EVM qua port nối tiếp RS-232. Người sử dụng phải cung cấp nguồn 7→9V AC và DC, 700mA và cáp RS-232 với 9 bus dữ liệu. C.GIỚI THIỆU TỔNG QUÁT CÁC CHÂN: Error: Reference source not found SVTH:Huỳnh Quốc Trâm 1-6 RS-232 MC68705 MCU FLASH EEPROM 32Kx24 SDRAM DSP56002 STEREO A/D-D/A A/D –D/A SSI SC I RS-232 OnCEPORT MÁY TÍNH GVHD:Thầy Lê Tuấn Anh Giới Thiệu D0-D23 A0-A15 PS DS Y/X BN RD WR BR BG WT BS NMI/MODC IRQB/MODB IRQA/MODA RESET EXTAL XTAL TIO Port A Data Port A Address Interrupt/ Mode Control Timer/ Event Counter HO-H7/PB0-PB7 HA0-HA2/PB8-PB10 12PB/HEN 13PB/HREQ 11PB/W/HR 14PB/HACK RXD/PC0 TXD/PC1 SCLK/PC2 SC0-SC2/PC3-PC5 SCK/PC6 SRD/PC7 STD/PC8 DSCK/OS1 DSI/OS0 DSO PCAP CKP PLOCK DR PINIT CKOUT Port B Host Port C SSI OnCE PLL Bus Control Clock Oscillator VCC GND Power Ground MÔ TẢ CHÂN DSP 56002 1.Các tín hiệu cổng A: Các tín hiệu cổng A được chia thành ba nhóm chức năng: • Bus đòa chỉ (A0-A15) • Bus dữ liệu (D0-D23) SVTH:Huỳnh Quốc Trâm 1-7 GVHD:Thầy Lê Tuấn Anh Giới Thiệu • Bus điều khiển. Các tín hiệu điều khiển có thể chia thành 3 nhóm nhỏ:  Điều khiển ghi đọc (RD~/WR~).  Lựa chọn không gian đòa chỉ (bao gồm chọn bộ nhớ chương trình PS~, chọn bộ nhớ dữ liệu DS~, chọn X/Y~).  Điều khiển truy xuất (BN~, BR~, BG~,WT~, BS~). 2.Điều khiển chế độ ngắt: 2.1 . Chế độ A / Yêu cầu ngắt ngoài A / Lấy lại STOP: Đầu vào này có ba chức năng. Nó làm việc với các chân MODB và MODC để chọn chế độ hoạt động của chip, nó nhận một yêu cầu ngắt từ bên ngoài, nó bật bộ phát xung nhip bên trong, khiến chip khôi phục từ trạng thái xử lí dừng. 2.2 . Chọn chế độ B / Yêu cầu ngắt ngoài B: Chân vào này làm việc với các chân MODA và MODC để chọn chế độ hoạt động của chip, nó nhận một yêu cầu ngắt từ bên ngoài. 2.3 . Chọn chế độ C / Yêu cầu ngắt không che: Chân này làm việc với các chân MODA và MODB để chọn chế độ hoạt động của chip, nó thu một yêu cầu ngắt từ bên ngoài. 2.4 . Reset (RESET): Chân vào Schmitt trigger được dùng để reset DSP56002. Khi reset được tác động DSP được khởi động và đặt trong trạng thái reset. Khi chân reset không được tác động chip ghi trạng thái các chân chế độ (MODA, MODB, MODC ) vào thanh ghi chế độ hoạt động của chip. 3.Năng lượng và xung nhòp: 3.1 . Nguồn điện (VCC) , đất (GND): Có 6 cặp chân nguồn và đất dùng cho các chức năng: logic nội, bộ đệm ngỏ ra bus đòa chỉ, dữ liệu, cổng B và C, Once, PLL, chân CKOUT. 3.2 . Xung nhòp ngoài / Đầu vào tinh thể (EXTAL): Đầu vào EXTAL giao tiếp bộ dao động tinh thể bên ngoài hoặc bên trong. 3.3 . Đầu ra tinh thể (XTAL): Đầu ra này nối với chân ra của bộ dao động tinh thể bên trong với một tinh thể bên ngoài. 4.Giao tiếp chủ: 4.1 . Bus dữ liệu chủ (H0-H7): Bus dữ liệu hai hướng này truyền dữ liệu giữa bộ giao tiếp chủ và DSP56002. Nó hoạt động như một ngỏ vào trừ khi chân HEN được tác động SVTH:Huỳnh Quốc Trâm 1-8 GVHD:Thầy Lê Tuấn Anh Giới Thiệu tích cực và HR/ W ở mức cao khiến cho H0-H7 trở thành ngỏ ra và cho phép bộ giao tiếp chủ đọc dữ liệu DSP56002. 4.2 . Đòa chỉ chủ(HA0-HA2): Các đầu vào này cung sự lựa chọn cho mỗi thanh ghi giao tiếp chủ. 4.3 . Đọc / Viết chủ: Đầu vào này chọn hướng truyền dữ liệu đối với mỗi truy xuất bộ xử lí chủ. Nếu HR/ W là cao và HEN được tích cực, H0-H7 là các đầu ra. Nếu HR/ W là thấp và HEN được công bố, H0-H7 là các đầu vào. 4.4 . Chủ yêu cầu (HREQ): Tín hiệu ra cực máng hở này được sử dụng bởi giao tiếp chủ để yêu cầu phục vụ từ bộ xử lí chủ, bộ điều khiển DMA, hoặc một bộ điều khiển bên ngoài đơn giản. 4.5 . Chủ chấp nhận (HACK): Đầu vào này có hai chức năng . Nó cung cấp một tín hiệu bắt tay chủ chấp nhận cho việc truyền DMA và có thu một ngắt chủ chấp nhận tương thích với bộ xử lí họ MC68000 5.Giao tiếp truyền thông nối tiếp (SCI): 5.1 . Dữ liệu thu(RXD): Đầu vào này thu dữ liệu hướng byte và truyền dữ liệu đó đến thanh ghi dòch thu SCI. 5.2 . Dữ liệu phát(TXD): Đầu ra này phát dữ liệu nối tiếp từ thanh ghi dòch phát SCI. 5.3 . Xung nhòp nối tiếp (SCLK): Chân hai hướng này cung cấp xung nhòp vào hoặc ra từ nơi mà tốc độ baud phát và/hoặc thu được lấy ra trong chế độ bất đồng bộ, và từ nơi mà dữ liệu được truyền trong chế động bộ. 6.Giao tiếp nối tiếp đồng bộ(SSI): 6.1 . Xung nhòp nối tiếp 0 (SC0): Chức năng chân hai hướng này được xác đònh bởi việc SCLK ở chế độ đồng bộ. Ở chế độ đồng bộ, chân này được sử dụng cho cờ nối tiếp nhận. Trong chế độ bất đồng bộ, chân này thu xung nhòp xuất nhập . 6.2 . Điều khiển nối tiếp 1 (SC1): SSI sử dụng chân hai hướng này để điều khiển cờ hoặc sự đồng bộ khung. 6.3 . Điều khiển nối tiếp 2 (SC2): SSI sử dụng chân hai hướng này để điều khiển sự đồng bộ khung. 6.4 . Xung nhòp nối tiếp SSI (SCK): Chân hai hướng này cung cấp xung nhòp tốc độ bit nối tiếp cho SSI chỉ khi có một xung nhòp đang được sử dụng. 6.5 . Dữ liệu thu SSI (SRD): SVTH:Huỳnh Quốc Trâm 1-9 GVHD:Thầy Lê Tuấn Anh Giới Thiệu Chân vào này thu dữ liệu nối tiếp vào thanh ghi dòch thu SSI . 6.6 . Dữ liệu phát SSI(STD): Chân ra này phát dữ liệu nối tiếp từ thanh ghi dòch phát SSI . 7.Các chân mô phỏng trên chip: 7.1 . Đầu vào nối tiếp gỡ rối / Trạng thái chip 0 (DSI/OS0): Dữ liệu nối tiếp hoặc lệnh được cung cấp từ bộ điều khiển Once qua chân DSI/OS0 khi nó là một đầu vào, khi chân DSI/OS0 là đầu ra nó làm việc với chân OS1 để cung cấp thông tin trạng thái chip. 7.2 . Xung nhòp nối tiếp gỡ rối / trạng thái chip 1 (DSCK/OS1): Chân DSCK/OS1 cung cấp xung nhòp nối tiếp đến Once khi nó là một đầu vào. Khi là một đầu ra, cùng với chân OS0 chúng cung cấp thông tin trạng thái chip. 7.3 . Đầu ra nối tiếp gỡ rối (DS0): DSP đọc dữ liệu nối tiếp từ Once thông qua chân ra DS0 khi được chỉ đònh bởi lệnh sau cùng thu từ bộ điều khiển lệnh bên ngoài. 7.4 . Đầu vào yêu cầu gỡ rối (DR): Đầu vào này cho phép người sử dụng vào chế độ gỡ rối từ bộ điều khiển lệnh bên ngoài . 8.Các chân của PLL: 8.1 . Nguồn mạch PLL tương tự (PVCC): Đầu cấp nguồn VCC này dành riêng cho hệ thống PLL. 8.2 . Đất cho mạch PLL (PGND): Đầu GND này dành riêng cho hệ thống PLL. 8.3 . Nguồn CKOUT (CLVCC): Đầu vào này hoạt động như VCC cho ngõ ra CKOUT. 8.4 . Đất CKOUT (CLGND): Đầu vào này hoạt động như GND đối với ngõ ra CKOUT. 8.5 . Tụ lọc PLL (PCAP): Đầu này dùng để nối với tụ bên ngoài cần cho bộ lọc PLL. 8.6 . Xung nhòp ra (CKOUT): Chân này cung cấp xung nhòp ra chu kì làm việc bằng 50% đồng bộ với xung nhòp bên trong bộ xử lí khi PLL được cho phép và ở trạng thái khóa. 8.7 . Điều khiển phân cực CKOUT(CKP): Chân vào này đònh nghóa sự phân cực của đầu ra xung nhòp CKOUT. 8.8 . Đầu vào khởi động PLL(PINIT): Trong suốt thời gian Reset phần cứng hoạt động và nạp giá trò chân PINIT vào bit PEN của thanh ghi điều khiển PLL. 8.9 . Khóa tần số và pha(PLOCK): SVTH:Huỳnh Quốc Trâm 1- 10 [...]... cho phép hoạt động Để lựa chọn giữa xuất nhập và giao tiếp chủ (HI), bằng cách đặt các bit 0 và 1 của PBC Sử dụng PBDDR để xác đònh bit tương ứng trong PBD sẽ là ngỏ vào (bit được đặt bằng 0) hoặc ngỏ ra (bit được đặt bằng 1) Nếu một chân được cấu hình như một ngỏ vào GPIO và bộ xử lý đọc PBD thì bộ xử lý sẽ ghi nhận mức logic trên chân Nếu bộ xử lý ghi vào PBD thì dữ liệu được chốt ở đó nhưng không... một bộ xử lý chủ Bộ xử lý chủ có thể là bất kể loại nào trong số các vi tính chuẩn công nghiệp hoặc vi xử lý, DSP khác hoặc phần cứng DMA vì giao tiếp này trông có vẻ như bộ nhớ tónh HI là bất đồng bộ và bao gồm hai dải thanh ghi - một dải có khả năng truy xuất đến bộ xử lý chủ và dải thứ hai có khả năng truy xuất đến DSP CPU Các đặc điểm của giao tiếp HI: • Tốc độ : tốc độ truyền dữ liệu được điều khiển. .. có chức năng như một bộ đinh thời và tín hiệu trên chân TIO là xung nhòp đònh thời MÔ TẢ CHỨC NĂNG DSP56002 Chương này đề cập đến các chế độ đònh đòa chỉ và cấu trúc bộ xử lí DSP56002 Cấu trúc bộ vi xử lí DSP56002 gồm ba đơn vò thực thi trung tâm: đơn vò thực thi dữ liệu số học logic (ALU), đơn vò điều khiển chương trình, đơn vò cấp phát đòa chỉ Ba chế độ đònh đòa chỉ của bộ xử lí DSP56002: thanh ghi... khi tín hiệu cấp bus được khẳng đònh 2 Điều khiển bus cổng A: Các tín hiệu điều khiển bus cổng A cung cấp một phương tiện để kết nối với các chủ bus phụ (có thể là DSP56002 phụ, các bộ xử lí, các bộ điều khiển truy xuất bộ nhớ trực tiếp P, …) thông qua cổng A đến DSP56002 Chúng là ba trạng thái trong suốt thời gian reset và có thể yêu cầu các điện trở kéo lên nhằm ngăn chặn hoạt động lỗi 2.1 Chọn bộ. .. hạng của bộ nhớ X hay Y C BỘ ĐIỀU KHIỂN CHƯƠNG TRÌNH: Bộ điều khiển chương trình là một đơn vò thực thi độc lập cung cấp lưu đồ điều khiển chương trình chuẩn mực như là bộ đếm chương trình, thanh ghi trạng thái và hệ thống stack Nó còn bao gồm cả OMR , LA và LC sẵn sàng để cung cấp cho lệnh vòng lặp DO, phần cứng của bộ xử lí DSP56002 SVTH:Huỳnh Quốc Trâm 16 1- GVHD:Thầy Lê Tuấn Anh Giới Thiệu • Thanh... Anh Giới Thiệu II ĐƠN VỊ MAC VÀ LOGIC: Đơn vò MAC và LOGIC thực hiện tất cả các phép tính toán toán hạng của bộ xử lí DSP56002 như cộng, trừ, AND, OR, XOR và NOT Nó cho phép ba toán hạng nhập và cho kết quả 56 bit được chứa trong thanh ghi tích lũy A và B 1 Biểu diễn dữ liệu phân số bù 2: Đơn vò MAC và logic sử dụng dữ liệu phân số bù 2 trong thuật giải của DSP56002, trong đó phân số là một số bất kì... liệu ngoài D0 –D15 PD Tín hiệu điều khiển Bus GD Logic điều khiển bus ngoài PORT A CỦA DSP56002 SVTH:Huỳnh Quốc Trâm 24 RD WR PS DS X/Y BN BR BG WT BS 1- GVHD:Thầy Lê Tuấn Anh Giới Thiệu 1.Bus dữ liệu &bus đòa chỉ cổng A: Các tín hiệu bus dữ liệu và đòa chỉ cổng A điều khiển việc truy xuất bộ nhớ ngoài Chúng là ba trạng thái trong suốt thời gian Reset trừ khi có ghi chú ngược lại, và có thể yêu cầu các... để giảm năng lượng một cách có ý nghóa khi bộ xử lý truy xuất các bộ nhớ này SVTH:Huỳnh Quốc Trâm 23 1- GVHD:Thầy Lê Tuấn Anh Giới Thiệu II Giao tiếp cổng A: Bộ xử lý DSP56002 có thể truy xuất một hoặc nhiều nguồn bộ nhớ của nó (bộ nhớ xử lý X,Y và bộ nhớ chương trình P) khi nó thực hiện một lệnh Các nguồn bộ nhớ có thể ở bên trong hay ngoài đối với DSP56002 Bus đòa chỉ 16 bit trong XA YA Chọn bus... xung clock đồng bộ hoá xung clock nội PLL thực hiện việc nhân tần số, loại bỏ tính bất đối xứng và chia nhỏ công suất II VÙNG MỞ RỘNG 1 Các bộ nhớ nội: SVTH:Huỳnh Quốc Trâm 12 1- GVHD:Thầy Lê Tuấn Anh Giới Thiệu Bộ xử lí DSP56002 có 6 bộ nhớ on-chip: RAM dữ liệu X, ROM dữ liệu X, RAM dữ liệu Y, ROM dữ liệu Y, RAM bộ nhớ chương trình và ROM bootstrap(tự khởi động) RAM dữ liệu X và Y là hai bộ nhớ nội 24-bit... ba đơn vò thực thi ALU dữ liệu, PCU và AGU 3 Cổng mở rộng bộ nhớ: (cổng A ) Cổng mở rộng bộ nhớ bao gồm một tuyến đòa chỉ 16-bit, một tuyến dữ liệu hai chiều 24-bit và các tín hiệu điều khiển Nó được dùng để giao tiếp với bộ xử lí DSP56002 để mở rộng bộ nhớ hay thiết bò ngoại vi Những thiết bò ngoại vi này gồm RAM tónh tốc độ cao, thiết bò bộ nhớ thấp hơn, DSP khác và MPU khác trong cấu hình chủ/tớ . Thiệu GIỚI THIỆU I. Tổng quan: Luận văn này thực hiện việc xây dựng bộ điều khiển và nhận dạng tiếng nói bằng xử lý tín hiệu số DSP56002. Một vài thập niên trước đây, việc nhận dạng tiếng nói. giới thiệu tổng quát về bộ xử lý tín hiệu số DSP56002 và các chân của nó. A. MÔ TẢ TỔNG QUÁT BỘ XỬ LÍ TÍN HIỆU SỐ DSP56002: DSP56002 là bộ xử lí tín hiệu đơn chip, đa dụng. Khối đánh giá DSP56002EVM. giới thiệu về xử lý tín hiệu số DSP56002, bộ giao tiếp âm thanh đa năng Codec 4215, bộ nhớ mở rộng, mạch giao tiếp và điều khiển. Chương 2 giới thiệu tổng quát về bộ xử lý tín hiệu số DSP56002.