chuong5_machtuantu_phan2_5459 pdf

Học viện công nghệ BCVT Khoa Kỹ Thuật Điện Tử II Bài giảng Kỹ Thuật Số CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ MẠCH ĐẾM CÁC BƯỚC PHÂN TÍCH MẠCH ĐẾM ĐỒNG BỘ Bước 1: Xác định các biểu thức ngõ vào J i , K i Bước 2: Từ trạng thái hiện tại của các ngõ ra Q i , xác định trạng thái của J i, K i Bước 3: Xác định trạng thái tiếp theo của các ngõ ra Q i theo J i K i và bảng hoạt động. Bước 4: Lập lại bước 2 và bước 3 đến khi các ngõ ra quay về trạng thái ban đầu Học viện công nghệ BCVT Khoa Kỹ Thuật Điện Tử II Bài giảng Kỹ Thuật Số CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ MẠCH ĐẾM Xác định điều kiện kích thích cho các Flip-Flop • Để xác định điều kiện kích thích cho các Flip-Flop tuỳ theo đáp ứng cần có ta sử dụng bảng sau: Đáp ứng Kích thích Q N → Q N+1 S N R N J N K N T N D N 0 → 0 0 x 0 x 0 0 0 → 1 1 0 1 x 1 1 1 → 0 0 1 x 1 1 0 1 → 1 x 0 x 0 0 1 THIẾT KẾ MẠCH ĐẾM ĐỒNG BỘ Học viện công nghệ BCVT Khoa Kỹ Thuật Điện Tử II Bài giảng Kỹ Thuật Số CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ MẠCH ĐẾM Ví dụ thiết kế mạch đếm Đồng bộ 3 bit, đếm lên từ 0 đến 7 , Modulo =8 Học viện công nghệ BCVT Khoa Kỹ Thuật Điện Tử II Bài giảng Kỹ Thuật Số CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ MẠCH ĐẾM Lập bìa Karnough: Học viện công nghệ BCVT Khoa Kỹ Thuật Điện Tử II Bài giảng Kỹ Thuật Số CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ MẠCH ĐẾM J 0 = K 0 = 1 J 1 = K 1 = Q 0 J 2 = K 2 = Q 0 Q 1 Rút gọn bìa K: Học viện công nghệ BCVT Khoa Kỹ Thuật Điện Tử II Bài giảng Kỹ Thuật Số Giới thiệu các IC đếm chuyên dụng B C D T O 7 S E G M E N T D I S P L A Y S W 1 , 2 , 3 , 4 7 4 L S 9 0 2 1 4 3 1 6 7 1 2 9 8 1 1 M R 1 C P 0 M R 2 C P 1 M S 1 M S 2 Q 0 Q 1 Q 2 Q 3 C L O C K IC 74LS90 là IC đếm thập phân (đếm 2x5) CP0:xung clock khối đếm 2; CP1: xung clock khối đếm 5 MR1,MR2: Reset về 0; MS1,MS2 set về 9. Q0: ngõ ra khối đếm 2, Q1Q2Q3: ngõ ra khối đếm 5 CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ MẠCH ĐẾM Học viện công nghệ BCVT Khoa Kỹ Thuật Điện Tử II Bài giảng Kỹ Thuật Số Giới thiệu các IC đếm chuyên dụng IC 74LS390 là IC gồm 2 khối đếm thập phân CP0:xung clock khối đếm 2; CP1: xung clock khối đếm 5 CLR: Clear tích cực mức cao Q 0 Q 1 Q 2 Q 3 : ngõ ra khối đếm 10 CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ MẠCH ĐẾM 74LS390 SW6 SW5 1 4 2 3 5 6 7 15 12 14 13 11 10 9 CP0 CP1 CLR Q0 Q1 Q2 Q3 CP0 CP1 CLR Q0 Q1 Q2 Q3 BCD TO 7 SEGMENT DISPLAY CLOCK BCD TO 7 SEGMENT DISPLAY Học viện công nghệ BCVT Khoa Kỹ Thuật Điện Tử II Bài giảng Kỹ Thuật Số Giới thiệu các IC đếm chuyên dụng IC 74LS193 là IC đếm lên/xuống nhị phân 4 bit C P U L E D S W 3 , 4 , 5 , 6 L E D 7 4 L S 1 9 3 1 5 1 1 0 9 5 4 1 1 1 4 3 2 6 7 1 2 1 3 P 0 P 1 P 2 P 3 C P U C P D P L M R Q 0 Q 1 Q 2 Q 3 T C U T C D L E D _ D I S P L A Y S W 1 C P D S W 2 CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ MẠCH ĐẾM CPU: Count Up Clock. CPD: Count Down Clock. MR: Master Reset. PL: Parallel Load Input. P0,P1,P2,P3: Parallel Data Input. Q0,Q1,Q2,Q3: Output. TCU: Terminal Count Up. TCD: Terminal Count Down. Học viện công nghệ BCVT Khoa Kỹ Thuật Điện Tử II Bài giảng Kỹ Thuật Số CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ THANH GHI DỊCH Thanh ghi có cấu tạo gồm các Flip Flop nối với nhau Chức năng: Để lưu trữ tạm thời thông tin Dịch chuyển thông tin Lưu ý: cả thanh ghi và bộ nhớ đều dùng để lưu trữ thông tin, nhưng thanh ghi có chức năng dịch chuyển thông tin. Do đó, thanh ghi có thể sử dụng làm bộ nhớ, nhưng bộ nhớ không thể làm được thanh ghi. GIỚI THIỆU THANH GHI Học viện công nghệ BCVT Khoa Kỹ Thuật Điện Tử II Bài giảng Kỹ Thuật Số CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ THANH GHI DỊCH CÁC LOẠI THANH GHI 0 1 0 1 0 0 11 0 1 0 1 0 0 11 0 1 0 1 0 0 11 0 1 0 1 0 0 11 Vào nối tiếp ra nối tiếp Vào nối tiếp ra song song Vào song song ra nối tiếp Vào song song ra song song