ky thuat dien tu vo ky chau chapter 12 multivibrators cuuduongthancong com (1)

Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn 12 Mạch dao động đa hài (multivibrator) 12-1 Mạch dao động đa hài hai trạng thái bền (bistable multivibrator) Mạch bistable mạch có hai trạng thái bền (stable state) chuyển từ trạng thái bền sang trạng thái bền kích thích bên (trigger) Mạch hai trạng thái bền dùng nhiều thao tác tín hiệu số đếm, lưu trữ thơng tin nhị phân,… Mạch bistable cịn có tên gọi khác mạch binary, flip-flop 12-1-1 Các trạng thái bền mạch binary Hình 12-1 biểu diễn sơ đồ mạch binary Các linh kiện A1 , A2 transistor; ngõ vào X base transistor, ngõ Y collector transistor Z emitter Cực tính nguồn cung cấp hình dành cho transistor loại NPN Lưu ý ngõ khuếch đại ghép đến ngõ vào khuếch đại Hình 12-1 Mạch binary với A1 , A2 transistor VYY = VCC , VXX = VBB , Ry = RC Vì tính đối xứng mạch nên dịng tĩnh transistor Điều hai transistor phân cực đủ âm để tắt đủ dương để bão hòa Tuy nhiên, thực tế, trạng thái sử dụng ta thấy phân tích sau Bây ta thử xét trường hợp hai transistor làm việc vùng tích cực với dịng Trong trường hợp ta tìm dòng I1 = I phù hợp với định luật Kirchhoff đặc 1/13 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn tính linh kiện Tuy nhiên, trạng thái trạng thái không bền (unstable state) mạch Ta giả sử dịng I1 có thay đổi nhỏ Nếu I1 tăng điện áp ngõ Y1 giảm ngõ vào X giảm theo Sự thay đổi khuếch đại đảo A2 ngõ Y2 tăng Do đó, điện áp X trở nên dương kết dòng I1 tăng Chu trình lặp lại thân Dịng I1 tiếp tục tăng dòng I tiếp tục giảm, trạng thái mạch di chuyển xa trạng thái khởi đầu Điều xảy mạch có hồi tiếp dương xảy độ lợi vòng mạch lớn Từ thảo luận ta thấy trạng thái bền mạch binary trạng thái mà dịng áp thỏa mãn định luật Kirchhoff; phù hợp đặc tính linh kiện; thêm vào đó, độ lợi vòng phải nhỏ Về mặt nguyên lý, để flip-flop vào trạng thái bền hai transistor tắt hai bị bão hòa Trong thực tế, để mạch binary trạng thái bền, ta cần transistor tắt transistor bão hòa đủ Nếu ta phân cực cho transistor tắt, transistor cịn lại hoạt động vùng tích cực Khi nhiệt độ thay đổi tuổi thọ linh kiện thông số linh kiện thay đổi, điểm tĩnh thay đổi điện áp ngõ thay đổi đáng kể Thậm chí, transistor phân cực vùng tích cực bị tắt Do đó, mạch binary thường phân cực cho trạng thái bền, linh kiện tắt linh kiện lại vào trạng thái bão hòa 12-1-2 Mạch binary dùng transistor Một mạch binary dùng transistor vẽ hình 12-2 Gần tồn áp nguồn VCC đặt lên transistor bị tắt Do đó, điện áp phải nhỏ điện áp đánh thủng collector transistor BVCE , thường có giá trị khoảng vài chục volt Hình 12-2 Mạch binary với transistor NPN phân cực cố định Khi transistor bão hòa, dòng collector I C tối đa Do đó, RC phải chọn cho giá trị I C ≈ VCC RC khơng vượt q dịng cho phép tối đa Các giá trị R1 , R2 VBB phải chọn để trạng thái, dòng base phải đủ lớn để lái transistor bão hòa; trạng thái thứ hai, chuyển tiếp emitter – base phải nằm vùng tắt Tín hiệu collector, gọi dao động ngõ Vw , thay đổi điện áp collector có chuyển đổi từ trạng thái sang trạng thái kia, tức Vw = VC1 − VC Nếu tải R1 bỏ qua, điện áp collector transistor bị tắt VCC Vì điện áp bão hịa collector khoảng vài chục milivolt nên dao động Vw ≈ VCC độc lập với RC Các nhà chế tạo transistor dùng mạch binary thường xác định đặc tính bão hịa tắt cho transistor Dòng ngược bão hòa I CBO transistor phụ thuộc nhiệt độ Hệ số khuếch đại dòng 2/13 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn dc cấu hình CE, β , xác định hàm dòng collector I C Điện áp bão hòa VCE ( sat ) hàm I C dòng base I B Tương tự, VBE ( sat ) phụ thuộc vào I C I B Ví dụ 12-1 Tính dịng áp trạng thái bền mạch binary hình 12-2 Giả sử giá trị β tối thiểu 20 Hướng dẫn Mạch hình 12-3(a) vẽ kết nối base Q1 collector Q2 ; hình 12-3(b) vẽ kết nối collector Q1 base Q2 Giả sử transistor Q1 tắt transistor Q2 dẫn Vì điện áp bão hịa nhỏ (khoảng vài chục milivolt) nên ta thử bỏ qua chúng giả sử VB = VC = Từ hình 12-3(a) ta có Q2 bão hịa Q1 tắt Do đó, bỏ qua I CBO ⎛ 15 ⎞ VB1 = −12 ⎜ ⎟ = −1.56 V ⎝ 15 + 100 ⎠ Vì điện áp cần để tắt transistor khoảng 0.1 V (đối với Ge) V (đối với Si) nên Q1 thật tắt Để xác nhận với Q1 tắt, Q2 thật bão hịa ta tính dịng I C Từ hình 12-3(a), bỏ qua I CBO I1 = 12 = 5.45 mA 2.2 I2 = 12 = 0.10 mA 15 + 100 I C = I1 − I = 5.45 mA − 0.10 mA = 5.35 mA Nếu loại transistor xác định dịng base tối thiểu I B cần để có dịng bão hịa collector 5.35 mA đọc từ đặc tuyến collector Trong ví dụ này, β xác định khơng có đặc tuyến nên ta dùng cơng thức thay để tìm I B để bão hòa ( I B )min = IC β = 5.35 = 0.27 mA 20 Từ hình 12-3(b) ta tính dịng base Q2 Do I3 = 12 = 0.70 mA 2.2 + 15 I4 = 12 = 0.12 mA 100 I B = I − I = 0.70 − 0.12 = 0.58 mA Vì giá trị vượt dòng base tối thiểu ( 0.27 mA ) cần để bão hòa, Q2 thật bão hòa Điện áp collector Q1 từ hình 12-3(b) 3/13 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn VC1 = 12 − 2.2 I = 12 − ( 2.2 )( 0.70 ) = 10.5 V Tóm lại, trạng thái bền mạch binary xác định áp dòng sau I C1 = mA I C = 5.35 mA I B1 = mA I B = 0.58 mA VC1 = 10.5 V VC2 ≈ V VB1 = −1.56 V VB ≈ V Trạng thái bền thứ hai trạng thái Q2 tắt Q1 dẫn Khi đó, đại lượng dịng áp tính tráo đổi lẫn Q1 Q2 Dao động ngõ VC1 − VC = 10.5 V , xấp xỉ điện áp cung cấp collector 12 V Các giả sử ( VB = VC = ) dùng ví dụ bỏ sử dụng đặc tuyến từ nhà chế tạo Ví dụ, transistor loại 2N914 I B = 0.58 mA I C = 5.35 mA ( I C I B = 9.2 ), VCE2(sat) = 0.15 V VBE 2( sat ) = 0.7 V Sử dụng điện áp ta tính lại dịng áp trạng thái bền Ví dụ, từ hình 12-3(a) với VC = 0.15 V , dùng nguyên lý xếp chồng ta có ⎛ 15 ⎞ ⎛ 100 ⎞ VB1 = −12 ⎜ ⎟ + 0.15 ⎜ ⎟ = −1.43 V ⎝ 15 + 100 ⎠ ⎝ 15 + 100 ⎠ Q1 Off Từ hình 12-3(a), ta tính I1 = 12 − 0.15 = 5.39 mA 2.2 I C = I1 − I = 5.28 mA 0.15 + 12 = 0.11 mA 15 + 100 5.28 = 0.26 mA ( I B )min = 20 I2 = Từ hình 12-3(b) với VB = 0.7 V I3 = 12 − 0.7 = 0.66 mA 2.2 + 15 I4 = 0.7 + 12 = 0.13 mA 100 I B = I − I = 0.53 mA Vì giá trị I B vượt ( I B )min = 0.26 mA nên Q2 dẫn bão hịa Vì VC1 = 12 − ( 0.66 )( 2.2 ) = 10.5 V , giá trị trạng thái bền I C1 = mA I C = 5.28 mA I B1 = mA I B = 0.53 mA VC1 = 10.5 V VC2 ≈ 0.15 V VB1 = −1.43 V VB ≈ 0.7 V Khi so sánh hai tập kết trên, ta thấy việc giả sử transistor bão hòa gây kết có sai số nhỏ Sai số bỏ qua điện áp mạch lớn so với điện áp chuyển tiếp 4/13 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn Hình 12-3 Mạch tương đương để tính trạng thái bền mạch binary hình 12-2 12-1-3 Mạch binary có tải Mạch binary dùng để lái mạch khác nên hai collector có tải Các tải phải xét đến tính tốn chúng làm giảm biên độ điện áp collector VC1 transistor tắt Ảnh hưởng tải làm giảm dao động ngõ Hơn nữa, giảm VC1 làm giảm I B Q2 khơng bị bão hịa Vì vậy, thành phần mạch phải chọn để tải nặng nhất, transistor bị bão hòa transistor tắt Vì điện trở R1 tải transistor tắt, ta nên dùng giá trị R1 lớn so với RC Tuy nhiên, để đảm bảo độ lợi vòng phải vượt đơn vị trình chuyển hai trạng thái, ta phải có R1 < h fe RC Đối với vài ứng dụng (trong máy tính), tải khác tốn tử khác thực thi Đối với mạch vậy, điều kiện để transistor bị bão hòa thay đổi Một dao động ngõ số Vw ≈ V dòng bão hòa base số I B có cách kẹp collector đến điện áp phụ V < VCC thông qua diode D1 D2 hình 12-6 Khi Q1 tắt, điện áp collector nâng lên đến V , diode D1 dẫn kẹp ngõ V (ngoại trừ điện áp rơi nhỏ diode) 12-1-4 Tụ giao hoán Một flip-flop giữ nguyên trạng thái bền có tín hiệu kích thích bên ngồi (thường gọi tín hiệu trigger), ví dụ xung Có nhiều trường hợp ta muốn flipflop phải thay đổi trạng thái cách nhanh chóng sau có tín hiệu trigger Thời gian chuyển định nghĩa khoảng thời gian cần để chuyển từ trạng thái sang trang thái Thời gian chuyển giảm xuống cách tạo điện dung nhỏ song song với điện trở R1 flip-flop Một flip-flop với tụ vẽ hình 12-4 Vì tụ hỗ trợ cho mạch binary việc tạo chuyển trạng thái nhanh, chúng gọi tụ giao hoán (commutating capacitor) , tụ tăng tốc (speed-up capacitor) 5/13 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn Hình 12-4 Mạch binary có tụ speed-up ( C1' = C1 ) Giả sử A2 dẫn A1 tắt để tạo chuyển trạng thái xung âm đặt vào X Điểm Y2 tăng lên nhanh chóng ta muốn tăng lên truyền đến X với độ trễ tối thiểu Linh kiện A1 có điện dung ngõ vào Ci , khơng có C1 , cấu hình mạch bao gồm R1 , R2 Ci Lúc này, Y2 nâng lên với thời gian lên bỏ qua điện áp X tăng lên với thời RCi , R R1 song song với R2 Tốc độ nâng lên X tăng lên cách bổ sung tụ C1 Nếu tụ C1 có điện dung vơ lớn điện áp X nâng lên tốc độ điện áp Y2 toàn biên độ điện áp truyền qua tụ Tuy nhiên, giá trị tụ lớn khuyết điểm Điện áp C1' C1 khơng giống transistor bên dẫn cịn bên tắt Ví dụ, hình 12-4, điện áp C1' VC1 − VB = 9.8 V điện áp C1 VC − VB1 = 1.58 V với A1 tắt A2 dẫn Khi mạch trigger để A1 dẫn A2 tắt, điện áp C1' phải thay đổi đến 1.58 V C1 9.8 V Khi flip-flop khơng trạng thái cách hồn tồn q trình thay đổi điện áp tụ hoàn tất Lúc này, xung trigger phải chờ trình kết thúc thực chuyển đổi trạng thái Khoảng thời gian nhỏ hai lần trigger liên tiếp gọi thời gian phân giải (resolving time) flip-flop nghịch đảo tần số tối đa mà flip-flop đáp ứng Nếu mạch binary trigger để A1 tắt A2 dẫn, mạch tương đương để tính thời τ có tụ C1 cho hình 12-5(a) Nếu trở kháng ngõ A2 (bao gồm Ry ) Ro , τ = C1 R , với R R1 song song với R2 + Ro Đối với transistor bão hòa, Ro nhỏ so với R2 nên R ≈ R2 R2 ( R1 + R2 ) Tương tự, từ hình 12-5(b) ta tính thời τ ' kết hợp với C1' Điện trở ngõ vào A2 Ri Giá trị Ri vượt k thường Ri  R2 Do đó, τ ' ≈ C1' R ' với R ' tổ hợp song song R1 Ry + Ri Vì Ry + Ri thường nhỏ R1 R2 nên τ > τ ' τ = RC1 ≈ R1 R2C1 R1 + R2 (12-1) với C1 = C1' điện dung giao hốn 6/13 Biên soạn: Võ Kỳ Châu – Bộ mơn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn Hình 12-5 Mạch tương đương để tính thời Nếu điện dung ngõ vào tính đến hiệu ứng Miller Ci C1 chọn theo cơng thức C1 = R2Ci R1 (12-2) Nếu 2τ thời gian cho phép hai lần trigger tần số hoạt động tối đa R + R2 f max = = 2τ 2C1 R1 R2 12-2 (12-3) Mạch Schmitt trigger Một dạng mạch bistable quan trọng vẽ hình 12-6 Mạch gọi tên mạch Schmitt trigger Hình 12-6 Mạch Schmitt trigger Điện áp nguồn VYY dành cho transistor NPN phải đổi dấu transistor PNP Cũng mạch hình 12-1, mạch có hai trạng thái bền vịng hồi tiếp dương với độ lợi vịng lớn đơn vị Ta phân tích mạch kỹ cách giả sử ta hiệu chỉnh để độ lợi vòng nhỏ đơn vị Một cách, nhiều khả năng, để hiệu chỉnh độ lợi giảm điện trở Ry1 Nếu Ry1 đủ nhỏ tái tạo tín hiệu khơng thể Do đó, mạch khơng hoạt động flip-flop mà dùng khuếch đại Giả sử mạch khuếch đại với ngõ vào v ngõ vo hình 12-6 Nếu A2 dẫn RZ có điện áp rơi làm cho emitter A1 nâng lên Kết v đủ nhỏ A1 tắt Khi v tăng lên, mạch không đáp ứng A1 đến điểm cắt Lúc đó, ngõ vo vo = VYY − I Ry2 với I dòng qua Ry để A1 tắt Với A1 dẫn, mạch 7/13 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn chế độ khuếch đại độ lợi ∆vo ∆v dương nên ngõ tăng v tăng Khi v tiếp tục tăng, X tiếp tục rơi xuống Z tăng lên Do đó, có thời điểm v đủ lớn làm cho A2 bị tắt Tại điểm này, vo = VYY (ở ta bỏ qua dòng ngược bão hòa) ngõ lại không đáp ứng theo ngõ vào Đồ thị vo theo v vẽ hình 12-7(a) Điện áp A1 bị tắt v = V1 Hình 12-7 Đáp ứng mạch Schmitt trigger (a) độ lợi vòng ≤ , (b) độ lợi vòng ≥ Bây giả sử ta tăng độ lợi vòng cách tăng Ry1 Ảnh hưởng thay đổi điểm cắt v = V1 bỏ qua Tuy nhiên, vùng tích cực, độ lợi khuếch đại ∆vo ∆v tăng kết độ dốc phần lên hình 12-7(a) dốc Độ dốc tiếp tục tăng với gia tăng độ lợi vòng độ lợi vòng đơn vị Tại đó, độ dốc khơng xác định Và cuối cùng, độ lợi vòng lớn đơn vị, độ dốc đảo ngược dấu đồ thị vo theo v có dạng hình 12-7(b) Đường cong hình 12-7(b) dùng để mơ tả hoạt động mạch Khi v nâng lên từ không, vo giữ ngưỡng thấp v đạt đến V1 Khi v vượt V1 mạch đột ngột chuyển sang ngưỡng cao Tương tự, v ban đầu lớn V1 v giảm, ngõ giữ ngưỡng cao v đến giá trị V2 điểm mạch đột ngột chuyển xuống mức thấp Ta nói mạch có tính chất trễ Một đường thẳng đứng v = V nằm V2 V1 cắt đồ thị ba điểm Các điểm cùng, a c , điểm ổn định Điểm b điểm không ổn định Tại v = V mạch điểm a điểm c tùy thuộc vào hướng v Khi v = V giới hạn V2 V1 , mạch Schmitt trigger vào hai trạng thái bền nên mạch dạng bistable 12-3 Mạch dao động đa hài trạng thái bền (monostable multivibrator) Sơ đồ mạch hình 12-8 mạch monostable Các cực tính nguồn cung cấp hình dành cho transistor loại NPN Ở đây, giống mạch binary, ngõ Y2 ghép đến ngõ vào X thông qua cầu phân áp điện trở, C1 tụ giao hốn nhỏ Tụ 8/13 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn có mục đích xét phần Ghép dc mà ta thấy mạch binary từ Y1 đến X thay ghép thông qua tụ C Điện trở R ngõ vào A2 tạo nên đường trả nguồn VYY Điều khơng bắt buộc, điện trở nối đến điện áp thấp Hình 12-8 Mạch monostable với A1 , A2 transistor PNP VYY = VCC , VXX = VBB , Ry = RC Ta giả sử thông số mạch hiệu chỉnh cho trạng thái bền với A1 tắt A2 dẫn Mạch khỏi trạng thái bền xung trigger âm đặt ngõ vào X Y1 Ta cần phải lưu ý tín hiệu trigger khơng đối xứng, đặt lên ngõ vào hai ngõ vào đồng thời Giả sử xung trigger đặt vào X làm cho A2 tắt hoàn toàn Điện áp Y2 nâng lên xấp xỉ VYY , có tụ Y2 X , tầng A1 vào trạng thái dẫn Linh kiện lái vào vùng bão hịa hoạt động vùng tích cực Trong hai trường hợp, dòng I1 chảy qua điện trở ngõ Ry A1 , điện áp Y1 đột ngột rơi xuống lượng I1 Ry Điện áp X rơi lượng điện áp tụ C khơng thể thay đổi tức thời Mạch monostable trạng thái giống bền (quasi-stable) Hình 12-9 Mạch đơn giản để tính v X ngõ vào A2 trạng thái giống bền Điện áp tương đương Thevenin điện áp Y1 tụ C bị cắt khỏi Y1 Tại t = điện áp tụ C VYY − Vσ Với VBE ( sat ) ≡ Vσ VBE ( cutin ) ≡ Vγ Mạch tiếp tục trạng thái giống bền khoảng thời gian T X nối đến VYY qua điện trở R Do X nâng điện áp lên, đạt đến điện áp ngưỡng Vγ A2 , A1 tắt mạch trở lại trạng thái bền khởi đầu Bây ta xem ảnh hưởng lên thời gian mạch trạng thái giống bền Trong khoảng thời gian A2 tắt, thay đổi điện áp X tính từ mạch 12-9 Trong mạch tầng A1 thay mạch tương đương với nguồn Vt điện trở Ro biểu diễn trở kháng trở kháng ngõ khuếch đại kể Ry Dạng sóng điện áp X vẽ hình 12-10 Sự chuyển từ trạng thái ổn định sang trạng thái giống ổn định xảy thời điểm t = Nếu ta đặt VBE ( sat ) ≡ Vσ VBE ( cutin ) ≡ Vγ t < , v X = Vσ , điện áp bão hịa base transistor Vì Y1 X ghép qua tụ, thay đổi đột ngột 9/13 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn điện áp Y1 phải tạo gián đoạn tương tự điện áp X Tại t = + , điện áp Y1 rơi xuống lượng I1 Ry Vì vậy, t = + , v X = Vσ − I1 Ry Điện áp v X nâng lên theo lũy thừa hướng đến VYY với thời τ = ( R + Ro ) C Vì t = ∞ , v X = VYY nên điện áp ngõ vào tầng hai v X = VYY − (VYY − Vσ + I1 Ry ) e −t τ (12-4) Sự nâng lên tiếp tục v X nâng lên đến điện áp Vγ , thời điểm t = T đó, chuyển ngược lại xảy Giải biểu thức cho t = T v X = Vγ ta có T = τ ln VYY + I1 Ry − Vσ (12-5) VYY − Vγ Trong biểu thức này, Vσ điện áp bão hòa ( 0.3 V Ge 0.7 V Si), Vγ điện áp ngưỡng tắt ( 0.1 V Ge 0.5 V Si) Ta sử dụng giá trị bảng 12-1 để tính cho điện áp ngưỡng tắt bão hòa VCE ( sat ) VBE ( sat ) ≡ Vσ VBE ( active ) VBE ( cutin ) ≡ Vγ VBE ( cutoff ) 0.3 0.7 0.6 0.5 0.0 Ge 0.1 0.3 0.2 0.1 Bảng 12-1 Các giá trị điện áp chuyển tiếp thông thường transistor NPN 25 C -0.1 Si Hình 12-10 Sự thay đổi điện áp X trạng thái giống bền Điện áp ngưỡng tắt Vγ điện áp bão hòa Vσ dương transistor NPN âm PNP Ký hiệu T thời gian trễ (delay time), hay gọi độ rộng xung (pulse width) Thời gian trễ T thay đổi cách thay đổi thời τ I1 Dòng I1 , chảy qua A1 linh kiện dẫn, điều khiển dòng base Dịng ngõ vào phụ thuộc VXX Do đó, T thay đổi cách thay đổi VXX Thời gian T mạch monostable thường không ổn định mà phụ thuộc đặc tính linh kiện thơng qua I1 , Vσ Vγ Độ ổn định lớn R trả đến điện áp có biên độ lớn 10/13 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn VYY đến V1 đến đất Hình 12-11 minh họa điểm Đường cong tương ứng với R trả đến VYY , đường cong tương ứng với đường trả đến điện áp thấp V1 Thời hiệu chỉnh để có giá trị khởi đầu To Nếu R trả đến đất mạch không hoạt động Dưới điều kiện này, VBE ≈ trạng thái bền, dòng collector Q2 nhỏ, khoảng vài lần I CBO Nếu transistor Q2 bị phân cực ngược dịng collector I CBO Do đó, với R trả đến đất, Q bị tắt Để chuyển trạng thái, Y2 phải đủ lớn để làm Q1 khỏi trạng thái tắt Nhưng R nối đất thay đổi ngõ Q2 nhỏ mạch bị trigger Hình 12-11 Minh họa ưu điểm việc điện trở R nối đến VYY so với điện áp thấp 12-4 Mạch dao động đa hài không trạng thái bền (astable multivibrator) Hình 12-12 vẽ sơ đồ mạch dao động đa hài ghép collector dùng transistor loại PNP Vì ghép tụ sử dụng tầng nên khơng có transistor giữ trạng thái tắt lâu Thay vào đó, mạch có hai trạng thái giống bền, mạch chuyển liên tục hai trạng thái Hình 12-12 Mạch astable ghép collector Dạng sóng base collector mạch hình 12-12 vẽ hình 12-13 Ta thấy tức thời trước thời điểm t = , transistor Q2 dẫn bão hòa mang dòng collector I Q1 bị tắt Do đó, t < , vB1 dương, vC1 = −VCC , vB = VBE ( sat ) , vC = VCE ( sat ) Tụ C1 nạp thông qua R1 , vB1 giảm xuống theo hàm mũ hướng đến −VCC Tại thời điểm t = , cực base B1 đạt đến điện áp ngưỡng Vγ Q1 dẫn Khi Q1 vào trạng thái bão hòa, vC1 nâng lên lượng IRC đến 11/13 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn VCE ( sat ) hình 12-13(b) Do vC1 nâng lên nên vB nâng lên lượng hai ghép tụ Sự nâng điện áp vB làm tắt Q2 collector hướng đến −VCC Điện áp giảm vC ghép qua tụ C1 đến cực base Q1 làm xuất gai âm δ vB1 hình 12-13(a), điện áp vC đột ngột rơi xuống lượng δ Mạch tương đương để tính δ giống hình 11-12 Biểu thức tính cho δ (12-6) δ = I B' rbb ' + Vσ − Vγ với dòng base I B' gai cho VCC − VCE ( sat ) − Vσ + Vγ I B' = RC + rbb ' (12-7) Dạng sóng base Q1 collector Q2 thay đổi theo hàm mũ với thời τ ' = ( RC + rbb ' ) C1 đến mức Vσ −VCC Điện áp vB IRC + Vσ t = + giảm theo hàm mũ với thời τ = R2C2 hướng đến −VCC Tại t = T2 , B2 đạt đến mức ngưỡng Vγ có chuyển trạng thái ngược lại Dạng sóng tầng khoảng thời gian T1 giống dạng sóng tầng thứ hai khoảng thời gian T2 hình 12-13 Nếu thời hai transistor khác nhau, hai phần chu kỳ đầy đủ khơng giống Hình 12-13 Dạng sóng mạch hình 1212 Tại t = − , tầng Q1 tắt tầng thứ hai Q2 dẫn 12/13 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn 12-4-1 Xem xét thời gian Chu kỳ T cho T = T1 + T2 = 0.69 ( R1C1 + R2C2 ) (12-8) Đối với mạch đối xứng với R1 = R2 ≡ R C1 = C2 ≡ C T = 1.38 RC (12-9) tần số dao động thay đổi từ vài Hz đến vài MHz cách hiệu chỉnh R C Có thể thay đổi T cách nối R1 R2 đến điện áp phụ −V (collector giữ nguyên −VCC ) Nếu V bị thay đổi T thay đổi theo biểu thức ⎛ V ⎞ T = RC ln ⎜1 + CC ⎟ V ⎠ ⎝ (12-10) Một mạch gọi biến đổi điện áp sang tần số (voltage-to-frequency converter) Nếu điện trở R thay transistor hoạt động nguồn dịng nạp xả tụ C áp tần số có quan hệ tuyến tính Trong hình 12-13 ta để ý có thời gian độ (thời τ ' ) dạng sóng transistor lái sâu vào vùng bão hịa Thời gian phục hồi tr phần đáng kể nửa chu kỳ T mạch đối xứng Ta có tr = 2.2τ ' = 2.2 ( RC + rbb ' ) C ≈ 2.2 RC C T = 0.69 RC với R ≡ R1 = R2 Do 2.2 RC R tr = = 3.2 C T 0.69 R R (12-11) Nếu ta bỏ qua điện áp bão hịa chuyển tiếp V V I C ≈ CC I B ≈ CC RC R Để đảm bảo bão hòa, I B ≥ I C β nên R ≤ β RC (12-12) tr 3.2 ≥ T β (12-13) Ví dụ, β = 16 thời gian phục hối 20% nửa chu kỳ 13/13 ... thái giống bền, mạch chuyển liên tục hai trạng thái Hình 12- 12 Mạch astable ghép collector Dạng sóng base collector mạch hình 12- 12 vẽ hình 12- 13 Ta thấy tức thời trước thời điểm t = , transistor... thời gian T2 hình 12- 13 Nếu thời hai transistor khác nhau, hai phần chu kỳ đầy đủ không giống Hình 12- 13 Dạng sóng mạch hình 121 2 Tại t = − , tầng Q1 tắt tầng thứ hai Q2 dẫn 12/ 13 Biên soạn: Võ... dụ, từ hình 12- 3(a) với VC = 0.15 V , dùng nguyên lý xếp chồng ta có ⎛ 15 ⎞ ⎛ 100 ⎞ VB1 = ? ?12 ⎜ ⎟ + 0.15 ⎜ ⎟ = −1.43 V ⎝ 15 + 100 ⎠ ⎝ 15 + 100 ⎠ Q1 Off Từ hình 12- 3(a), ta tính I1 = 12 − 0.15 =