ky thuat dien tu vo ky chau chapter 4 field effect transistors cuuduongthancong com

Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn Transistor hiệu ứng trường (Field-Effect Transistors) 4-1 Giới thiệu FET linh kiện ba cực giống BJT Tuy nhiên, FET hoạt động dựa nguyên lý khác với BJT FET xem linh kiện đơn cực (unipolar) dịng điện qua linh kiện hai loại hạt dẫn: lỗ trống electron tự Tên gọi FET (Field-Effect Transistor) xuất phát từ lý dòng điện linh kiện điều khiển dựa điện trường cung cấp từ nguồn áp đặt vào linh kiện FET có hai loại chính: JFET (Junction FET) MOSFET (Metal-Oxide-Semiconductor FET) 4-2 JFET Hình 4-1 trình bày cấu trúc JFET ba cực linh kiện Cấu trúc gồm bán dẫn loại N có hai vùng bán dẫn loại P nằm hai bên Hai vùng P nối chung với kết nối chung chúng gọi cực cổng G (gate) Một cực N gọi cực máng D (drain), cực lại gọi cực nguồn S (source) Vùng N nằm hai vùng P gọi kênh dẫn (channel) Transistor gọi JFET kênh N Nếu JFET tạo nên từ bán dẫn loại P với vùng N hai bên JFET gọi JFET kênh P Khi tìm hiểu lý thuyết JFET, ta so sánh cực máng JFET với cực thu BJT, cực nguồn JFET tương ứng với cực phát BJT cực cổng JFET tương ứng với cực BJT Như ta thấy, JFET, điện áp đặt vào cực cổng điều khiển dòng cực máng cực nguồn giống điện áp cực điều khiển dòng qua cực thu cực phát BJT 1/29 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn Hình 4-1 Cấu trúc JFET kênh N Khi đặt điện áp vào cực máng cực nguồn JFET kênh N cho cực máng dương dịng điện hình thành từ dịng electron qua kênh N xuất với chiều qui ước từ máng đến nguồn (dòng electron xuất phát từ cực nguồn) Dòng điện bị giới hạn điện trở vật liệu bán dẫn loại N Khi JFET hoạt động chế độ thông thường, điện áp đặt cực cổng cực nguồn để hai chuyển tiếp PN bên bị phân cực ngược Vì vậy, cực cổng mang điện âm tương ứng so với cực nguồn trình bày hình 4-2 Phân cực ngược gây hai vùng nghèo kênh dẫn Vì thiết kế JFET, kênh dẫn pha tạp chất với nồng độ thấp so với cực cổng, vùng nghèo lấn sâu vào phía kênh Hình 4-2 Phân cực ngược chuyển tiếp gatesource tạo nên vùng nghèo VGS điện áp phân cực ngược nhỏ cho trường hợp Bề rộng vùng nghèo hình 4-2 phụ thuộc vào độ lớn điện áp phân cực ngược VGS Khi điện áp phân cực ngược âm dần, vùng nghèo mở rộng độ rộng kênh dẫn giảm xuống Kết điện trở kênh dẫn tăng lên làm giảm dịng I D từ máng đến nguồn Để phân tích ảnh hưởng việc tăng VDS dòng máng I D , ta tạm thời ngắn mạch cực máng cực nguồn ( VGS = ) Khi VDS tăng lớn chút, dịng I D tăng tỉ lệ với trình bày hình 4-3(a) Điều tăng điện áp kênh dẫn có điện trở cố định dịng điện qua phải tuân theo định luật Ohm Nếu tiếp tục tăng VDS , vùng nghèo bắt đầu chiếm ưu hình 4-3(b) Cần phải lưu ý vùng nghèo rộng đầu kênh dẫn gần với cực máng (điểm A) so với đầu kênh dẫn gần với cực nguồn (điểm B) Đó dịng điện chảy qua kênh dẫn, tạo điện áp rơi dọc theo chiều dài kênh Ở phía đầu kênh dẫn gần cực máng điện áp xấp xỉ VDS , có điện áp phân cực ngược lớn đặt kênh N cực cổng P Càng tiến xuống phía kênh dẫn điện áp ngày giảm điện áp rơi điện trở kênh dẫn ngày tăng Kết điện áp phân cực ngược giảm vùng nghèo trở nên nhỏ 2/29 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn tiến đến gần cực nguồn Nếu tiếp tục tăng VDS , vùng nghèo ngày mở rộng làm cho kênh dẫn trở nên hẹp (tại điểm A) điện trở kênh tăng lên Lúc dịng điện qua kênh dẫn khơng cịn tăng tỉ lệ thuận với việc tăng điện áp VDS mà tăng nhẹ ta thấy đoạn cong hình 4-3(a) Hình 4-3 Hiệu việc tăng VDS ngắn mạch cực cổng đến nguồn ( VGS = ) Hình 4-4(a) cho thấy kết việc tăng VDS đến giá trị đủ lớn làm cho vùng nghèo hai bên kênh dẫn gặp đầu gần cực máng Điều kiện gọi nghẽn (pinch-off) Tại điểm xảy nghẽn, chuyển tiếp cực cổng kênh phân cực ngược giá trị VDS , giá trị gọi điện áp nghẽn (pinch-off voltage), V p Thông số quan trọng JFET, giá trị phụ thuộc vào mức độ pha tạp chất cấu trúc linh kiện V p ln có giá trị âm JFET kênh N có giá trị dương JFET kênh P Trong hình 4-4(b), dịng điện đạt đến giá trị tối đa điểm nghẽn giữ không đổi VDS tăng vượt VP Dòng gọi dòng bão hòa (saturation current) I DSS Hình 4-4 JFET kênh N điểm nghẽn 3/29 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn Giá trị thông thường cho V p I DSS −4 V 12 mA , giả sử JFET dùng hình 4-5(a) Trong hình này, cực cổng nguồn khơng cịn bị ngắn mạch mà nối với nguồn −1 V để phân cực ngược chuyển tiếp Điện áp phân cực ngược làm cho bề rộng vùng nghèo dọc theo kênh dẫn mở rộng so với ngắn mạch Do đó, điện áp VDS tăng dần từ ta thấy dòng điện ban đầu tiếp tục tăng tuyến tính hình 4-5(b) Tuy nhiên, độ dốc đoạn tăng thấp so với đường ứng với VGS = tồn điện trở kênh lớn trường hợp trước (do bề rộng kênh hẹp hơn) Khi tiếp tục tăng VDS , vùng nghèo lại tiếp tục mở rộng gặp Điểm nghẽn xảy VDS = V thay V chuyển tiếp kênh dẫn cực cổng phân cực ngược trước điện áp VGS = −1 V Trong hình 4-5(b), dịng bão hịa có giá trị 6.75 mA VDS tăng vượt V Hình 4-5 Hiệu việc tăng VDS VGS = −1 V VDS Nếu giảm VGS xuống −2 V thay −1 V lặp lại trình ta thấy điểm nghẽn xảy = V ứng với dòng bão hòa mA Rõ ràng tăng giá trị phân cực ngược kênh cực cổng (bằng cách làm cho VGS âm hơn) điểm nghẽn xảy sớm (tức ứng với VDS nhỏ hơn) dòng bão hòa nhỏ Hình 4-6 biểu diễn đường cong đặc tuyến, cịn gọi đặc tuyến máng, có cho VGS 0, -1, -2, -3 -4 V Đường parabol đứt nét cho thấy tập hợp điểm xảy nghẽn Giá trị VDS đường cong gọi điện áp bão hòa VDS ( sat ) Tại giá trị VGS bất kỳ, giá trị VDS ( sat ) tương ứng hiệu số VGS V p : VDS ( sat ) = VGS − VP Biểu thức đường parabol là: ⎛ VDS ( sat ) ⎞ I D = I DSS ⎜ ⎜ V ⎟⎟ p ⎝ ⎠ (4-1) Để minh họa, cho VP = −4 V I DSS = 12 mA ; VDS = V ta tìm ⎛ ⎞ I D = (12 mA ) ⎜ ⎟ = 6.75 mA ⎝ −4 ⎠ dịng bão hịa đường VGS = −1 V Lưu ý hình 4-6, vùng bên phải đường parabol gọi vùng nghẽn Đây vùng hoạt động thông thường JFET sử dụng chế độ khuếch đại Nó cịn gọi vùng tích cực (active) vùng bão hòa 4/29 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn (saturation) Vùng bên trái đường parabol gọi vùng điện trở phụ thuộc áp (voltagecontrolled-resistance), vùng ohmic, vùng triode Trong vùng này, điện trở cực máng cực nguồn điều khiển VGS Hình 4-6 Đặc tuyến máng JFET kênh N Đường nằm dọc theo trục hồnh hình 4-6 cho thấy I D = VGS = −4 V bất chấp giá trị VDS Khi VGS phân cực ngược chuyển tiếp cực cổng kênh dẫn giá trị V p , vùng nghèo hai bên kênh dẫn mở rộng chiếm tồn kênh dịng máng bị tắt Vì giá trị VGS dịng máng bị tắt V p , điện áp nghẽn gọi điện áp tắt cổng-nguồn (gate-to-source cutoff voltage) Từ thấy để xác định giá trị V p từ đặc tuyến máng ta có hai cách: thứ nhất, giá trị VDS I D bão hịa VGS = V ; thứ hai, giá trị VGS tồn dịng máng tắt, nghĩa VP = VGS ( cutoff ) Điểm đặc biệt đáng giá FET dùng khuếch đại điện áp điện trở ngõ vào cao cực cổng Vì cực cổng cực nguồn chuyển tiếp PN phân cực ngược nên dịng chảy vào cực cổng lúc có dịng rị nhỏ chuyển tiếp Do đó, nguồn tín hiệu lái cực cổng dịng nhỏ FET xem có điện trở ngõ vào cao Giá trị đến vài trăm megaohms Hình 4-7 vẽ cấu trúc đặc tuyến máng cho JFET kênh P Trong JFET kênh P, tất cực điện áp ngược lại so với JFET kênh N Hình 4-7(b) chứng tỏ giá trị dương VGS điều khiển độ lớn dòng bão hòa vùng nghẽn 5/29 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn Hình 4-7 Cấu trúc đặc tuyến JFET kênh P Hình 4-8 Biểu tượng mạch cho JFET Hình 4-9 Đặc tuyến đánh thủng JFET kênh N Hình 4-8 vẽ ký hiệu qui ước để biểu diễn JFET kênh N kênh P Hình 4-9 biểu diễn đặc tuyến đánh thủng JFET kênh N Đánh thủng xảy giá trị VDS lớn chế đánh thủng thác lũ gây 4-2-1 Đặc tuyến truyền đạt Đặc tuyến truyền đạt linh kiện biểu diễn quan hệ dòng ngõ điện áp ngõ vào với điện áp ngõ cố định Khi ngõ vào JFET điện áp cực cổng cực nguồn dòng ngõ dịng máng (cấu hình nguồn chung), đặc tuyến truyền đạt suy từ đặc tuyến máng Ta cần dựng đường thẳng đứng đặc tuyến máng ( VDS số) ghi lại giá trị I D giao điểm với đường VGS số Các giá trị I D vẽ theo VGS để tạo nên đặc tuyến truyền đạt Hình 4-10 mơ tả q trình Trong hình 4-10, đặc tuyến truyền đạt vẽ cho VDS = V Như ta thấy hình, giá trị VDS làm cho tất điểm làm việc nằm vùng nghẽn Ví dụ, giao điểm đường VDS = V đường VGS = V xảy I D = I DSS = 12 mA Tại VDS = V VGS = −1 V , ta có I D = 6.75 mA Tập hợp giá trị I D VGS tạo nên đặc tuyến truyền đạt có dạng parabol Lưu ý giao điểm đường đặc tuyến với trục I D I DSS với trục VGS V p 6/29 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn Hình 4-10 Xây dựng đặc tuyến truyền đạt cho JFET kênh N từ đặc tuyến máng Biểu thức cho đặc tuyến truyền đạt vùng nghẽn ⎛ V I D = I DSS ⎜1 − GS ⎜ V p ⎝ ⎞ ⎟⎟ ⎠ (4-2) Biểu thức cho phép xác định xác giá trị I D = I DSS VGS = V I D = VGS = V p Đặc tuyến truyền đạt thường gọi đặc tuyến luật bình phương (square-law) JFET sử dụng số ứng dụng ngõ hàm phi tuyến ngõ vào Ví dụ 4-1 Một JFET kênh N có điện áp nghẽn −4.5 V I DSS = mA Tìm giá trị VGS vùng nghẽn I D = mA Tìm giá trị VDS ( sat ) I D = mA Hướng dẫn Ta dùng biểu thức 4-2 cho VGS : ⎛ VGS ⎜⎜1 − ⎝ Vp ⎞ I ⎟⎟ = D I DSS ⎠ − VGS VP = I D I DSS ( VGS = VP − I D I DSS VGS = −4.5 ⎡1 − ⎣ ) ( mA ) / ( mA ) ⎤⎦ = −1.9 V Biểu thức 4-1 cho thấy liên hệ I D VDS ( sat ) 7/29 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn VDS ( sat ) = (VP ) I D I DSS = ( 4.5) ( mA ) / ( mA ) = 2.6 V Chú ý ta chọn bậc hai dương VDS dương JFET kênh N Đối với JFET kênh P, ta cần phải chọn âm Giá trị VDS = VGS − VP = −1.9 V − ( −4.5 V ) = 2.6 V VDS tính từ 4-3 Phân cực cho JFET 4-3-1 Phân cực cố định Cũng BJT, JFET thường sử dụng mạch khuếch đại ac, phải phân cực để tạo thành phần dc quanh thành phần ac thay đổi Khi JFET kết nối cấu hình nguồn chung (common-source), điện áp ngõ vào VGS điện áp ngõ VDS Do đó, mạch phân cực phải đặt giá trị tĩnh cho VDS I D Hình 4-11 trình bày phương pháp dùng để phân cực cho JFET kênh N kênh P Hình 4-11 Mạch phân cực cố định cho JFET kênh N kênh P Chú ý hình 4-11 nguồn dc VDD sử dụng để cung cấp dịng máng cho JFET thơng qua điện trở RD , nguồn khác dùng để tạo điện áp cực nguồn cực cổng VGS Phương pháp phân cực gọi phân cực cố định (fixed bias) điện áp VGS giữ cố định nguồn áp Từ hình 4-11 ta có VDS = VDD − I D RD ( N − channel ) (4-3) VDS = −VDD + I D RD ( P − channel ) Khi dùng biểu thức này, VDD phải ln ln có giá trị dương để đảm bảo dấu VDS xác VDS phải có giá trị dương JFET kênh N có giá trị âm JFET kênh P Ví dụ JFET kênh N, VDD +15 V từ cực máng đến cực nguồn, I D 10 mA RD kΩ , ta có VDS = 15 − (10 mA )(1 kΩ ) = +5 V Đối với JFET kênh P, điện áp nguồn VDD −15 V từ máng đến nguồn VDS = −15 + (10 mA )(1 kΩ ) = −5 V Biểu thức 4-3 viết lại dạng I D = − (1 RD ) VDS + VDD RD I D = (1 RD ) VDS + VDD RD ( N − channel ) ( P − channel ) (4-4) Biểu thức 4-4 phương trình đường tải dc cho JFET kênh N kênh P, đường vẽ tập hợp đặc tuyến máng để xác định điểm làm việc tĩnh Q Cách giống cách làm mạch phân cực cho BJT Đường tải cắt trục VDS VDD cắt trục I D VDD RD Ví dụ 4-2 8/29 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn JFET hình 4-12 có đặc tuyến máng vẽ hình 4-13 Tìm giá trị tĩnh I D VDS (1) VGS = −1.5 V (2) VGS = −0.5 V Hình 4-12 Ví dụ 4-2 Hình 4-13 Ví dụ 4-2 Hướng dẫn Đường tải cắt trục VDS VDD = +16 V trục I D I D = (16 V ) ( kΩ ) = mA Tại giao điểm đường tải với VGS = −1.5 V (điểm Q1 hình 4-13) giá trị điểm tĩnh I D ≈ 3.9 mA VDS ≈ 8.4 V Đường tải giống câu Thay đổi VGS đến −0.5 V làm cho điểm Q di chuyển đến điểm Q2 Ta thấy I D ≈ 6.7 mA VDS ≈ 2.6 V Câu ví dụ cho thấy kết quan trọng Lưu ý việc thay đổi VGS đến giá trị −0.5 V mạch phân cực hình 4-12 làm cho điểm Q di chuyển khỏi vùng nghẽn vào vùng điện trở phụ thuộc áp Như nói, điểm Q phải nằm vùng nghẽn mạch khuếch đại thông thường Để đảm bảo điểm Q nằm vùng nghẽn, giá trị tĩnh VDS phải lớn VP − VGS Điện áp nghẽn linh kiện mà đặc tuyến cho hình 4-13 có giá trị xấp xỉ −4 V Vì VGS = 0.5 V giá trị tĩnh VDS Q2 2.6 V , nên biểu thức VDS > VP − VGS không thỏa mãn Do Q2 nằm ngồi vùng nghẽn Giá trị I D tính cách dùng đặc tuyến truyền đạt JFET Vì đặc tuyến truyền đạt vẽ I D theo VGS , ta cần xác định VGS đọc giá trị I D tương ứng Giá trị VDS tính cách dùng biểu thức 4-3 Phương pháp sử dụng đồ thị để tính cho phép ta thấy hoạt động bên linh kiện, biến mạch ảnh hưởng lẫn Giá trị tĩnh VDS I D tính cách dùng biểu thức ta biết giá trị I DSS V p 9/29 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn Ví dụ 4-3 Cho JFET hình 4-12 có I DSS = 10 mA VP = −4 V , tính giá trị tĩnh cho I D VDS VGS = −1.5 V Giả sử JFET phân cực vùng nghẽn Hướng dẫn Từ biểu thức 4-2, I D = I DSS (1 − VGS VP ) 2 ⎛ −1.5 ⎞ = (10 mA ) ⎜1 − ⎟ = 3.9 mA −4 ⎠ ⎝ Từ biểu thức 4-2, VDS = VDD − I D RD = 16 − ( 3.9 mA )( kΩ ) = 8.2 V Kết xác so với tính tốn từ đồ thị ví dụ 4-3 Chú ý ta cần phải có giả sử JFET nằm vùng nghẽn Nếu tính tốn tạo kết VDS nhỏ VP − VGS = 2.5 V , ta kết luận linh kiện không phân cực vùng nghẽn ta phải sử dụng phương pháp khác để tính điểm Q Các giá trị I DSS VDS thay đổi rộng JFET khác Khi mạch phân cực cố định dùng để xác định điểm Q , thay đổi thông số JFET làm cho giá trị phân cực tĩnh thay đổi lớn Giả sử JFET có I DSS = 13 mA VP = −4.3 V thay vào mạch phân cực hình 4-12 ví dụ 4-3, với VGS = −1.5 V cũ, ⎛ −1.5 ⎞ I D = (13 mA ) ⎜ − ⎟ = 5.51 mA ⎝ −4.3 ⎠ VDS = 16 − ( 5.51 mA )( kΩ ) = 4.98 V Các kết cho thấy I D tăng 41.3 % so với giá trị có ví dụ 4-3 VDS giảm 68.7 % Do đó, ta kết luận mạch phân cực cho JFET dùng phân cực cố định có độ ổn định phân cực khơng tốt Hình 4-14 biểu diễn dạng mạch phân cực có ổn định tốt mà dùng nguồn cung cấp Phương pháp gọi tự phân cực điện áp rơi RS dòng tĩnh ngõ gây xác định điện áp phân cực VGS Ta thấy VS = I D RS cực nguồn so với đất Đối với JFET kênh N, điều có nghĩa cực nguồn dương so với cực cổng cực cổng nối đất Nói cách khác, cực cổng âm so với cực nguồn yêu cầu phân cực JFET kênh N: VGS = − I D RS Đối với JFET kênh P, cực cổng dương so với cực nguồn VGS = I D RS Hình 4-14 Mạch tự phân cực VGS = − I D RS VGS = I D RS ( N − channel ) ( P − channel ) (4-5) (4-6) 10/29 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn kiểm tra điều kiện VDS > VP − VGS để đảm bảo điểm làm việc nằm vùng nghẽn Biểu thức 4-13 dùng biểu thức 4-8 cho VG − B − B − AC 2A A = RS ID = ⎛ V2 B = − ⎜ V p + VG RS + p ⎜ I DSS ⎝ ( ( C = V p + VG VG = ) ) ⎞ ⎟⎟ ⎠ (4-13) R2 VDD R1 + R2 VDS = VDD − I D ( RD + RS ) VGS = VG − I D RS Ví dụ 4-6 JFET kênh P hình 4-20 có đặc tuyến truyền đạt cho hình 4-21 Tìm giá trị tĩnh cho I D (1) đồ thị (2) phương pháp đại số Hình 4-20 Ví dụ 4-6 Hình 4-21 Ví dụ 4-6 Hướng dẫn Để tìm biểu thức đường phân cực, ta cần tìm điện áp VG : ⎛ ⎞ 47 ×103 −20 ) = −4 V VG = ⎜ 3 ⎟( ⎝ 188 ×10 + 47 ×10 ⎠ Từ biểu thức 4-12, đường phân cực VGS = −4 + 1.65 × 103 I D (4-14) 15/29 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn Đường cắt trục VGS −4 V Điểm cắt thứ hai giao điểm với trục I D : ID = = 2.42 mA 1.65 × 103 Đường phân cực vẽ hình 4-21 Có thể thấy đường phân cực cắt đặc tuyến truyền đạt I D ≈ mA Từ hình 4-20, RD = 1.85 kΩ , RS = 1.65 kΩ VDD = 20 V Từ đặc tuyến truyền đạt hình 4-21 ta thấy VP = V I DSS = 18 mA Trong phần (1) ta tính VG −4 V Sử dụng biểu thức 4-13, ta có A = RS2 = (1.65 ×103 ) = 2.7225 × 106 ⎡ V2 ⎤ B = − ⎢ ( VP + VG ) RS + P ⎥ = −31.09 × 103 I DSS ⎦ ⎣ C = ( VP + VG ) = 81 Thay giá trị vào biểu thức tính I D ta có I D = 4.02 mA VDS = VDD − I D ( RS + RD ) = 20 V − 4.02 mA (1.85 kΩ + 1.65 kΩ ) = 5.93 V Vì JFET kênh P nên VDS = −5.93 mA VGS = VG − I D RS = V − ( 4.02 mA )(1.65 kΩ ) = 2.63 V Vì 5.93 V > V − 2.63 V = 2.37 V , kết chấp nhận 4-4 Thiết kế phân cực JFET Trong thiết kế phân cực cho JFET, ta cần phải tính RD , RS , R1 , R2 để có I D VDS theo yêu cầu thiết kế với nguồn VDD cho trước Biểu thức 4-15 dùng cho mạch tự phân cực suy từ biểu thức 4-7 để tìm RD , giải biểu thức 4-5, 4-6 với biểu thức luật bình phương để tìm RS Các kết dùng cho JFET kênh N kênh P RS = − B − B − AC 2A A = I D2 B = −2 V p I D ⎛ I C = V p ⎜1 − D ⎝ I DSS V − VDS RD = DD ID (4-15) ⎞ ⎟ ⎠ − I D RS Lưu ý giá trị VG chọn trước giới hạn mà điểm phân cực thay đổi xác định Đường thẳng nối điểm phân cực mong muốn đặc tuyến thay đổi cắt trục hoành giá trị VG Giá trị tính từ độ dốc đường phân cực hình 4-22 Với VG biết, R1 tính biểu thức 4-15 cách chọn trước R2 Thông thường R2 nhỏ R1 R2 xác định giới hạn cho điện trở ngõ vào mạch 16/29 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn VG = RS = I D1 ( VGS − VGS ) ( I D − I D1 ) − VGS − B − B − AC 2A A = I D2 ( ) B = −2 V p + VG I D ( C = V p + VG RD = ) − V p2 (4-16) ID I DSS VDD − VDS − I D RS cho R2 , R1 = ID R2 ( VDD − VG ) VG Ví dụ 4-7 Một JFET kênh N phân cực VDS = V nguồn cung cấp VDD = 15 V Đặc tuyến tối ưu FET có VP = −3.5 V I DSS = 13.5 mA Dòng máng tĩnh không nên thay đổi ±0.5 mA quanh giá trị tối ưu mA đặc tuyến JFET thay đổi từ VP = −3 V đến VP = −4 V với I D thay đổi từ 12 mA đến 15 mA Tìm giá trị R1 , R2 , RD , RS mạch phân cực dùng cầu phân áp Tìm giới hạn thực I D VDS giới hạn đặc tuyến JFET dùng điện trở chuẩn % , giả sử điện trở có giá trị tối ưu 17/29 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn Hình 4-22 Tính giá trị VG cho mạch dùng cầu phân áp biết trước giới hạn cụ thể điểm phân cực, (VGS , I D ) đến (VGS , I D1 ) Hướng dẫn Đầu tiên ta phải tìm VG sử dụng hình 4-22 Các giá trị VGS VGS tương ứng với I D1 = 6.5 mA I D = 5.5 mA ⎛ ID VGS = VP ⎜⎜ − I DSS ⎝ ⎞ ⎟⎟ ⎠ ⎛ 5.5 mA ⎞ Do VGS = ( −3 V ) ⎜⎜ − ⎟ = −0.969 V 12 mA ⎟⎠ ⎝ ⎛ 6.5 mA ⎞ Và VGS = ( −4 V ) ⎜⎜1 − ⎟ = −1.367 V 15 mA ⎟⎠ ⎝ Từ hình 4-22, 18/29 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn VG = = I D1 ( VGS − VGS ) I D − I D1 − VGS = 5.5 mA (1.367 V − 0.969 V ) 6.5 mA − 5.5 mA − 0.969 V = 1.22 V Dùng biểu thức 4-16, A = I D2 = 36 × 10−6 B = −2 ( VP + VG ) I D = −2 ( 3.5 + 1.22 ) ( × 10−3 ) = −56.64 × 10−3 C = ( VP + VG RS = = RD = ) − VP2 I D 2 ⎛ mA ⎞ = ( 3.5 + 1.22 ) − ( 3.5 ) ⎜ ⎟ = 16.83 I DSS ⎝ 13.5 mA ⎠ − B − B − AC 2A 56.64 × 10−3 − ( 56.64 ×10 ) − ( 36 ×10 ) (16.83) = 398 Ω ( 36 × 10 ) −3 −6 −6 VDD − VDS − I D RS ID = 15 V − V − ( mA )( 398 Ω ) = 1.1 kΩ mA Chọn R2 = 330 kΩ ta có R1 = R2 ( VDD − VG VG ) = ( 330 kΩ )(15 V − 1.22 V ) = 3.7 MΩ 1.22 V Các giá trị điện trở chuẩn % gần RS = 390 Ω, RD = 1.1 kΩ, R1 = 3.6 MΩ R2 = 330 kΩ Dùng giá trị biểu thức 4-18 ta tìm giới hạn I D từ 5.65 mA đến 6.65 mA VDS thay đổi từ 5.09 V đến 6.58 V giới hạn thay đổi đặc tuyến JFET 4-5 Metal-Oxide-Semiconductor FET Metal-Oxide-Semiconductor FET (MOSFET) có nhiều điểm tương tự JFET Nó có cực máng, cực cổng cực nguồn, khả dẫn điện kênh dẫn điều khiển điện áp cực cổng cực nguồn Điểm chủ yếu để phân biệt JFET MOSFET cực cổng MOSFET thực cách ly khỏi kênh dẫn Do đó, MOSFET cịn gọi FET có cực cổng cách ly (Insulated-Gate FET), IGFET Có hai dạng MOSFET: MOSFET kênh có sẵn (depletion-mode) MOSFET kênh khơng có sẵn (enhanced-mode) Các tên đặt dựa theo cách thức mà MOSFET tạo kênh dẫn cách thay đổi VGS 4-5-1 MOSFET kênh có sẵn (Depletion-type MOSFET) Hình 4-23 cho thấy cấu trúc MOSFET kênh N có sẵn Một khối bán dẫn loại P có điện trở lớn dùng làm (subtract) Hai vùng loại N+ (pha nhiều tạp chất) đặt vào Một lớp SiO2, vật liệu cách điện, phủ lên bề mặt Các tiếp điểm kim loại xuyên qua lớp SiO2 nối vào hai vùng N+ tạo nên cực máng cực nguồn Nối hai vùng N+ vùng bán dẫn loại N khác với mật độ hạt dẫn thấp tạo thành kênh dẫn Nhôm phủ lên lớp SiO2 vùng đối diện kênh dẫn tạo thành cực cổng Lưu ý lớp SiO2 cách điện kênh dẫn khỏi cực cổng khơng có chuyển tiếp PN tạo nên từ cực cổng kênh dẫn JFET 19/29 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn Hình 4-23 Cấu trúc MOSFET kênh N có sẵn VDS Hình 4-24 cho thấy chế độ hoạt động thông thường MOSFET kênh N có sẵn Một điện áp nối cực máng cực nguồn làm cho cực máng dương so với cực nguồn Cực thường nối với cực nguồn Khi cực cổng bị âm so với cực nguồn VGS gây ra, điện trường tạo kênh dẫn đẩy electron khỏi vùng kênh gần lớp SiO2 Vùng trở thành vùng thiếu hạt dẫn bề rộng kênh dẫn trở nên hẹp Kênh dẫn hẹp điện trở lớn dòng từ máng đến nguồn chảy qua nhỏ Vì vậy, linh kiện hoạt động giống JFET kênh N, khác biệt chủ yếu độ rộng kênh dẫn điều khiển điện trường thay đổi độ rộng vùng nghèo chuyển tiếp PN Vì khơng có phân cực ngược chuyển tiếp PN, điện áp VGS dương Thật vậy, VGS dương hút electron vào kênh dẫn gia tăng độ dẫn điện kênh Vì vậy, điện áp cực cổng MOSFET kênh N có sẵn thay đổi từ âm sang dương linh kiện hoạt động hai chế độ nghèo giàu hạt dẫn Hình 4-24 Hoạt động MOSFET kênh N có sẵn Điện trường gây VGS tạo vùng nghèo kênh dẫn Mặc dù có chuyển tiếp PN cực loại P vật liệu N, chuyển tiếp lại bị phân cực ngược có dịng nhỏ chảy qua vùng Điện trở nhìn vào cực cổng lớn, đến vài ngàn MΩ khơng có chuyển tiếp PN khơng có đường để dòng điện qua lớp cách điện cực cổng kênh dẫn Vì tương tự MOSFET kênh có sẵn JFET, ta thấy thơng số đặc tính hoạt động chúng tương tự Kết trình bày hình 4-25 Dịng điện tăng cách tuyến tính VDS tăng đến vùng nghẽn Trong vùng nghẽn, dịng máng khơng thay đổi có độ lớn phụ thuộc VGS VGS âm vùng nghẽn xảy sớm dòng bão hòa có giá trị nhỏ Nếu VGS = V , dòng máng bão hòa I DSS VDS = −VP Nếu VGS đủ âm để làm nghẽn tồn kênh, dịng máng bị tắt Giá trị VGS xảy điều kiện gọi điện áp cắt (gate-to-source cutoff voltage), VGS ( cutoff ) = VP Lưu ý đặc tuyến hình 4-25 cho thấy hoạt động chế độ giàu hạt dẫn, tức VGS dương Hình 4-26 biểu diễn đặc 20/29 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn tuyến máng MOSFET kênh P có sẵn Đối với MOSFET này, chế độ nghèo hạt dẫn xảy VGS dương chế độ giàu hạt dẫn xảy VGS âm Hình 4-27 cho thấy ký hiệu MOSFET kênh N có sẵn kênh P có sẵn Hình 4-25 Đặc tuyến máng MOSFET kênh N có sẵn, hoạt động chế độ nghèo giàu hạt dẫn Hình 4-27 Biểu tượng mạch MOSFET kênh N kênh P có sẵn Hình 4-26 Đặc tuyến máng JFET kênh P có sẵn, hoạt động chế độ nghèo giàu hạt dẫn Hình 4-28 Đặc tuyến truyền đạt MOSFET kênh N kênh P có sẵn 21/29 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn Biểu thức luật bình phương cho đặc tuyến truyền đạt MOSFET kênh có sẵn giống JFET: ⎛ V I D = I DSS ⎜1 − GS ⎜ V p ⎝ ⎞ ⎟⎟ ⎠ (4-17) Biểu thức cho phép dự đốn xác I D MOSFET kênh có sẵn hoạt động chế độ giàu hạt dẫn Hình 4-28 biểu diễn đặc tuyến truyền đạt linh kiện kênh N kênh P Chú ý loại, I D vượt qua I DSS chế độ giàu hạt dẫn Kỹ thuật phân cực ta phân tích cho JFET hồn tồn tương thích với MOSFET đặc tuyến hai loại tương tự Ví dụ 4-8 Một MOSFET kênh N có sẵn có I DSS = 18 mA VP = −5 V Giả sử hoạt động vùng nghẽn, tìm ID, VGS = −3 V lặp lại VGS = +2.5 V Lặp lại câu (1) MOSFET kênh P VP = +5 V Hướng dẫn Từ biểu thức 4-17, cho VGS = −3 V , ⎛ −3 ⎞ I D = (18 mA ) ⎜1 − ⎟ = 2.88 mA ⎝ −5 ⎠ cho VGS = +2.5 V ⎛ 2.5 ⎞ I D = (18 mA ) ⎜ − ⎟ = 40.5 mA −5 ⎠ ⎝ Từ biểu thức 4-17, cho VGS = −3 V , ⎛ −3 ⎞ I D = (18 mA ) ⎜1 − ⎟ = 46.08 mA ⎠ ⎝ cho VGS = +2.5 V ⎛ 2.5 ⎞ I D = (18 mA ) ⎜1 − ⎟ = 4.5 mA ⎠ ⎝ 4-5-2 MOSFET kênh khơng có sẵn (Enhancement-type MOSFET) Trong MOSFET kênh N có sẵn, kênh dẫn vùng N cực nguồn cực máng (hình 4-23) Trong MOSFET kênh khơng có sẵn khơng tồn sẵn kênh dẫn vậy, thay vào vùng mở rộng đến lớp SiO2 cạnh cực cổng hình 4-29 Ngoại trừ việc khơng có sẵn kênh dẫn, cấu trúc MOSFET kênh khơng có sẵn hồn tồn tương tự cấu trúc MOSFET kênh có sẵn 22/29 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn Hình 4-29 MOSFET kênh khơng có sẵn Cấu trúc tương tự MOSFET kênh có sẵn ngoại trừ tồn kênh dẫn Hình 4-30 Điện áp VGS dương tạo kênh N MOSFET kênh khơng có sẵn Hình 4-30 vẽ sơ đồ kết nối thơng thường cực MOSFET kênh khơng có sẵn, cực thường nối với cực nguồn Lưu ý VGS nối để cực cổng dương so với cực nguồn Điện áp dương cực cổng hút electron từ miền đến vùng dọc theo lớp cách điện đối diện cực cổng Nếu điện áp cực cổng đủ dương, có đủ electron hút vào miền chuyển thành vùng có tính N Vì vậy, kênh dẫn loại N hình thành cực máng cực nguồn Vật liệu loại P cực bị biến đổi để tạo kênh dẫn loại N Nếu cực cổng dương có nhiều electron bị hút vào kênh dẫn khả dẫn điện tăng Nói cách khác, VGS dương làm giàu hạt dẫn kênh dẫn làm tăng dòng điện cực máng cực nguồn MOSFET vẽ hình 4-29 4-30 thường gọi MOSFET kênh N cảm ứng (induced N-channel) Kênh cảm ứng N hình 4-30 khơng dẫn đủ mạnh điện áp VGS chưa đạt đến giá trị ngưỡng (threshold), VT Trong MOSFET silicon ngày nay, giá trị VT thường thay đổi khoảng V đến V Giả sử VT = V VGS đặt 10 V Ta xem thử điều xảy điện áp cực máng cực nguồn tăng dần từ V Khi VDS tăng, dòng máng tăng theo định luật Ohm Lúc dịng tăng tuyến tính với VDS hình 4-31 Khi VDS tiếp tục tăng, ta thấy kênh trở nên hẹp phía cực máng hình 4-30 Điều điện áp cực cổng cực máng giảm VDS tăng giảm điện dương phía cực máng Ví dụ, VGS 10 V VDS V , VGD = 10 − = V Khi VDS tăng lên V , VGD = 10 − = V Điện áp VGD giảm lượng với lượng tăng VDS nên điện trường phía đầu cực máng giảm kênh trở nên hẹp Kết điện trở kênh bắt đầu tăng dòng máng bị tắt Điểm thấy hình 4-31 Khi VDS đạt đến V , VGD = 10 − = V = VT Lúc điện áp dương phía đầu cực máng điện áp ngưỡng độ rộng kênh giảm Việc tăng VDS khơng làm thay đổi hình dạng kênh dẫn dịng máng khơng tiếp tục tăng, nghĩa I D bị bão hòa Điểm giống với điểm nghẽn JFET 23/29 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn Hình 4-31 Dịng máng MOSFET kênh N khơng có sẵn tăng theo VDS VDS = VGS − VT ( = 10 − = V ) Khi trình mà ta vừa mô tả lặp lại với VGS 12 V , bão hòa xảy VDS = 12 − = 10 V Đặt VDS ( sat ) điện áp xảy tượng bão hịa, ta có VDS ( sat ) = VGS − VT (4-18) Hình 4-32 biểu diễn tập hợp đường đặc tuyến máng ta lặp lại bước với VGS đặt giá trị dương khác Khi VGS giảm đến mức ngưỡng VT = V , I D giảm đến bất chấp giá trị VDS Khác với MOSFET kênh có sẵn, MOSFET kênh khơng có sẵn làm việc chế độ làm giàu hạt dẫn Đường gạch hình parabol tập hợp điểm bão hòa, nghĩa điểm thỏa mãn biểu thức 4-18 Cũng đặc tuyến JFET, vùng bên trái parabol gọi vùng điện trở phụ thuộc áp Ta gọi vùng bên phải parabol vùng tích cực Linh kiện thường phân cực để làm việc vùng tích cực hoạt động chế độ tín hiệu nhỏ Hình 4-32 Đặc tuyến máng MOSFET kênh cảm ứng loại N Lưu ý tất giá trị VGS dương Hình 4-33(a) biểu diễn cấu trúc MOSFET kênh P khơng có sẵn kết nối điện Lưu ý miền loại N kênh cảm ứng loại P tạo từ điện áp VGS âm Hình 4-33(b) biểu diễn tập hợp đặc tuyến máng cho MOSFET kênh P khơng có sẵn Lưu ý tất giá trị VGS âm điện áp ngưỡng VT có giá trị âm MOSFET kênh N kênh P thường gọi tắt NMOS PMOS 24/29 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn Hình 4-33 MOSFET kênh cảm ứng loại P Hình 4-34 vẽ ký hiệu qui ước MOSFET kênh N khơng có sẵn MOSFET kênh P khơng có sẵn Hình 4-34 Biểu tượng mạch cho MOSFET kênh khơng có sẵn 4-5-3 Đặc tuyến truyền đạt MOSFET kênh khơng có sẵn Trong vùng tích cực, dòng máng I D điện áp VGS liên hệ với biểu thức I D = 0.5β (VGS − VT ) , VGS ≥ VT (4-19) với β số phụ thuộc hình dạng linh kiện Giá trị thường gặp β 0.5 ×10−3 A/V Hình 4-35 vẽ đặc tuyến truyền đạt MOSFET kênh N khơng có sẵn với β = 0.5 × 10−3 A/V VT = V Hình 4-35 Đặc tuyến truyền đạt NMOS β = 0.5 ×10−3 ;VT = V 4-5-4 Mạch phân cực cho MOSFET kênh khơng có sẵn Mặc dù MOSFET kênh khơng có sẵn thường sử dụng nhiều mạch tích hợp số (khơng địi hỏi mạch phân cực), chúng ứng dụng mạch khuếch đại tín hiệu nhỏ Hình 4-36 biểu diễn cách để phân cực cho NMOS Mạch có dạng gần giống với mạch phân cực sử dụng cho JFET kênh N (hình 4-19) chúng khác mặt 25/29 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn nguyên tắc Điện trở RS không làm nhiệm vụ tự phân cực mạch JFET, dùng để ổn định phân cực mạch MOSFET tương tự mạch BJT Điện trở RS lớn, điểm phân cực nhạy với thay đổi thông số MOSFET gây nhiệt độ thay đổi linh kiện mạch Hình 4-36 Mạch phân cực cho MOSFET kênh khơng có sẵn Hình 4-37 cho thấy điện áp rơi mạch phân cực cho MOSFET kênh khơng có sẵn R1 R2 tạo nên cầu chia áp có nhiệm vụ xác định điện áp cực cổng VG ⎛ R2 ⎞ VG = ⎜ ⎟ VDD ⎝ R1 + R2 ⎠ (4-20) Hình 4-37 Các điện áp rơi mạch phân cực cho NMOS Cầu chia áp khơng gánh tải điện trở ngõ vào MOSFET lớn, vậy, giá trị R1 R2 thường chọn lớn để giữ điện trở ngõ vào ac tầng khuếch đại lớn VGS = VG − I D RS ( NMOS ) (4-21) Đối với PMOS, VG VGS âm, biểu thức 4-21 viết lại VGS = VG + I D RS ( PMOS ) (4-22) Lưu ý I D dương hai biểu thức VDS = VDD − I D ( RD + RS ) ( NMOS ) Đối với PMOS, biểu thức 4-23 viết lại VDS = − VDD + I D ( RD + RS ) ( PMOS ) (4-23) (4-24) VDS âm mạch dùng PMOS Biểu thức 4-21 viết lại I D = − (1 RS ) VGS + VG RS (4-25) 26/29 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn Biểu thức 4-25 đường thẳng hệ trục I D − VGS Nó cắt trục I D VG RS , cắt trục VGS VG Đường vẽ đồ thị với tập hợp đặc tuyến truyền đạt linh kiện giao điểm chúng xác định vị trí điểm phân cực 4-5-5 Giải phương pháp đại số Ta viết dạng tổng quát cho điểm phân cực mạch PMOS NMOS cách giải hệ bao gồm biểu thức 4-19 4-21 4-22 để tìm I D Các kết cho biểu thức 4-26 cho PMOS NMOS ⎛ R2 ⎞ VG = ⎜ ⎟ VDD ⎝ R1 + R2 ⎠ ID = − B − B − AC 2A A = RS ⎡ 1⎤ B = −2 ⎢( VDD − Vτ ) RD + ⎥ β⎦ ⎣ C = ( VDD − Vτ ) (4-26) VDS = VDD − I D ( RD + RS ) VGS = VG − I D RS Ví dụ 4-9 Đặc tuyến truyền đạt NMOS hình 4-42 cho hình 4-38 ( β = 0.5 × 10−3 ,VT = V ) Tính VGS , I D , VDS điểm phân cực (1) phương pháp đồ thị (2) phương pháp đại số Hình 4-38 Ví dụ 4-9 Hình 4-39 Ví dụ 4-9 Hướng dẫn Từ biểu thức 4-20, ⎛ ⎞ 22 × 106 18 V = 5.74 V VG = ⎜ 6 ⎟ ⎝ 47 × 10 + 22 ×10 ⎠ 27/29 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn thay vào 4-25, ta có I D = −2 × 10−3VGS + 11.48 × 10−3 Đường cắt trục I D 11.48 mA trục VGS VG = 5.74 V Nó vẽ hình 4-38, cắt đường đặc tuyến điểm làm việc tĩnh với I D = 1.9 mA, VGS = 4.8 V Từ biểu thức 4-23 VDS = 18 − (1.9 mA ) ⎡⎣( 2.2 kΩ ) + ( 0.5 kΩ ) ⎤⎦ = 12.87 V Để tính ta phải đảm bảo điểm làm việc nằm vùng tích cực, thất vậy, VDS = 12.87 V > VGS − VT = 2.8 V Với VG = 5.74 V RS = 500 Ω, RD = 2.2 kΩ,VDD = 18 V,VT = V, β = 0.5 ×10−3 Dùng biểu thức 4-26 A = ( 500 ) = 2.5 × 105 B = −2 ⎡⎣( 5.74 − ) 500 + ( 0.5 × 10−3 ) ⎤⎦ = −7.74 × 103 C = ( 5.74 − ) = 13.9876 Thay giá trị vào biểu thức tính I D , ta có I D = 1.927 mA Từ ta có VDS = 18 V − (1.927 mA )( 2.2 kΩ+500Ω ) = 12.8 V VGS = 5.74 V − (1.927 mA )( 500 Ω ) = 4.78 V Các kết phù hợp với kết phần (1) 4-5-6 Phân cực hồi tiếp Hình 4-40 biểu diễn cách khác để phân cực NMOS FET Điện trở RG , thường lớn, nối cực máng cực cổng khơng có dịng điện chảy qua điện trở ngõ vào cực cổng lớn Vì khơng có điện áp rơi nên VGS = VDS , ta chắn VDS > VGS − VT , đảm bảo linh kiện làm việc vùng tích cực RG cho phép hồi tiếp âm, đảm bảo ổn định mạch Hình 4-40 Dùng điện trở hồi tiếp RG để phân cực MOSFET kênh khơng có sẵn Từ hình 4-40 ta có VDS = VDD − I D RD (4-27) Vì VGS = VDS nên biểu thức đặc tuyến truyền đạt (4-23) viết sau I D = 0.5 β (VDS − V τ ) (4-28) 4-5-7 Phương pháp đại số phân cực hồi tiếp 28/29 Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn Bằng cách giải hệ 4-27 4-28 để tìm I D , ta có dạng tổng quát điểm phân cực cho mạch MOSFET dùng phân cực hồi tiếp Biểu thức 4-29 biểu diễn kết này, cho PMOS NMOS ID = − B − B − AC 2A A = RS ⎡ 1⎤ B = −2 ⎢( VDD − Vτ ) RD + ⎥ β⎦ ⎣ C = ( VDD − Vτ ) (4-29) VDS = VGS = VDD − I D RD 29/29 ... Điện tử Email: vkchau@dee.hcmut.edu.vn JFET hình 4- 12 có đặc tuyến máng vẽ hình 4- 13 Tìm giá trị tĩnh I D VDS (1) VGS = −1.5 V (2) VGS = −0.5 V Hình 4- 12 Ví dụ 4- 2 Hình 4- 13 Ví dụ 4- 2 Hướng dẫn... điện áp cho ngõ hình 4- 14: VDS = VDD − I D ( RD + RS ) ( N − channel ) VDS = −VDD + I D ( RD + RS ) ( P − channel ) (4- 7) Ví dụ 4- 4 Đặc tuyến truyền đạt JFET hình 4- 15 vẽ hình 4- 16 Tìm giá trị phân... VG − I D RS Ví dụ 4- 6 JFET kênh P hình 4- 20 có đặc tuyến truyền đạt cho hình 4- 21 Tìm giá trị tĩnh cho I D (1) đồ thị (2) phương pháp đại số Hình 4- 20 Ví dụ 4- 6 Hình 4- 21 Ví dụ 4- 6 Hướng dẫn Để