Thông tin tài liệu
Ho Chi Minh City University of Technology FACULTY OF COMPUTER SCIENCE & ENGINEERING Digital Systems Exercises Lab Group 7: Nguyễn Viết An Trần Quốc Thắng Vũ Ngọc Thuận MSSV: 2112741 MSSV: 2110551 MSSV: 2112394 Ho Chi Minh City, 7/2022 Digital Systems – Lab I Number Representation and Arithmetic Circuits Represent each of the following signed decimal numbers in the 2’s-complement system Use a total eight bits, including the sign bit a +3510 = 001000112 b -2410 = 111010002 c 12810 biểu diễn hệ bù (2’s-complement) với bit, giới hạn biểu diễn với bit bao gồm bit dấu từ 28-1 = -128 đến 28-1-1 = 127 Với -12810 = 100000002 d -12610 = 100000102 Each of the following numbers represents a signed decimal number in the 2’scomplement system Determine the decima value in each case a 011012 = 1310 b 100110012 = -10310 c 111111112 = -110 d 011000112 = 9910 Add or subtract the following in binary a 10111 + 110 = 011101 b 11.101 + 10.01 = 101.111 c 011001 – 111010 = 011001 + 000110bù = 011111 d 1001102 – 1001112 = 100110 + 011001bù = 111111 Add the following decimal numbers after converting each to its BCD code: a 34BCD + 24BCD = 58BCD = 00110100 + 00100100 = 01011000 b 25BCD + 35BCD = 60BCD 00100101 + 00110101 01011010 Do tổng hai chữ số NBCD vượt không lớn 15, nên cộng bổ sung với 6BCD (0110): Digital Systems – Lab 01011010 + 00000110 01100000 c 762BCD + 348BCD = 1110BCD 011101100010 + 001101001000 101010101010 Do tổng hai chữ số NBCD vượt không lớn 15, nên cộng bổ sung với 6BCD (0110): 101010101010 + 011001100110 0001000100010000 d 599BCD + 984BCD = 1583BCD 010110011001 + 100110000100 111100011101 Do tổng hai chữ số NBCD vượt không lớn 15, có tổng bị tràn số (tổng lớn 15), nên cộng bổ sung với 6BCD (0110): 111100011101 + 011001100110 0001010110000011 A certain data file is scattered at two places in the disk at addresses 104D 224F through 105F 1000 and 76EF 1122 through 76F0 FF23 If the data file is to be kept at continuous locations starting from F00F 0000, what should be the address of the end location? Chuyển địa dạng thập phân: 104D 224F16 = 27349051110 76F0 FF2316 = 199550544310 105F 100016 = 27466547210 F00F 000016 = -26745241610 76EF 112216 = 199537897810 Địa vị trí cuối file liệu lưu trữ liên tục dạng thập phân là: -267452416+(274665472-273490511+1995505443-1995378978)=-266150990 Chuyển sang hệ thập lục phân: -26615099010 = F022DBB216 Digital Systems – Lab Two 2’s-complement numbers having sign bits x and y are added, and the sign bit of the result is z Determine the Boolean function which indiciated the occurence of overflow Biểu thức f (x,y,z) = có tràn số ngược lại Gỉa sử A B hai số S tổng � = � �1 �0 +� = � �1 �0 � = � �1 �0 Trường hợp xảy tràn số (overflow) là: + TH1: Tổng S hai số dương A B số âm (sau loại bỏ bit bị tràn) A số dương => x = B số dương => y = S số âm => z = => Biểu thức Boolean: ��� + TH2: Tổng S hai số âm A B số dương (sau loại bỏ bit bị tràn) A số âm => x = B số âm => y = S số dương => z = => Biểu thức Boolean: ��� Vậy f (x,y,z) = ��� + ��� Convert the Full Adder circuit to all NAND gates Ta có: Sum = A⨁B⨁Cin Cout = Cin(A⨁B)+A.B Digital Systems – Lab What is the difference between Carry-Look Ahead Adder and Ripple Carry Adder Ripple Carry Adder chuyển bit mang (carry bit) qua chuỗi logic dài, qua nhiều mạch cộng bán phần cộng tồn phần, dễ thiết kế mạch, có độ trễ lớn, mạch cộng sau phải chời bit mang (carry bit) từ mạch cộng trước Carry-Look Ahead Adder sử dụng thuật tốn thơng minh để gộp mạch cộng logic cịn vài lớp giữ cho độ trễ ngắn đối khó khăn thiết kế II Register and Counter A binary counter is being pulsed by a 8.192 MHz clock signal The output frequency from the last FF is KHz a Determine the MOD number Digital Systems – Lab Với tần số CLK: fCLK = 8,192 (MHz) = 8,192.106 (Hz); tần số đầu FF cuối cùng: fOUT = 4(kHz)=4.103(Hz); số MOD N Ta có: ���� ���� ���� 8,192 106 = →�= = = 2048 � ���� 103 b Determine the counting range Khoảng đếm (counting range) mạch đếm từ đến 2n-1= N-1 = 2047 (với n số FF cần dùng, trường hợp n=11) 10 Design a MOD-12 Asynchronous UP Counter using T Flip-Flops (PGT) Số T Flip-Flops cần dùng ���2 � = ���2 12 = Truth Table: QBQA 00 01 11 10 00 1 1 01 1 1 11 0 0 10 1 1 QDQC Reset = QD’+QC’ Digital Systems – Lab 11 Design an asynchronous couter for the following count sequence using J-K Flip-Flops: →5 →4 →3 →2 →1 →6 → … - Đây mạch đếm xuống từ 1, dùng J-K FF với tích cực cạnh xuống, nên đầu Q’ nối với đầu vào CLK FF - Vì mạch đếm đến MODE nên cần dùng flip flop - Trạng thái đầu: 110 (6); trạng thái cuối: 001 (1); trạng thái reset: 000 (0) trở trạng thái đầu 12 Given the asynchronous counter as follows Chuỗi trạng thái mạch theo thứ tự DCBA đếm từ 1111→1110→1101→1100→1011 →1010→1001→1000 →0111→0110→ 0101→0100→1111… a Determine modulus (MOD) of the counter MOD mạch 12 b Determine output signals which have glitches Tín hiệu bị xung gai: B Digital Systems – Lab c Determine the duty cycle of A,B,C,D - Duty cycle A: 50% - Duty cycle B: 50% - Duty cycle C: 66,7% - Duty cycle D: 66,7% 13 Design a 4-bit BCD synchronous counter using J-K Flip-flops Mạch đếm từ đến reset trở lại Truth table: K map: J0 = J1 = Q0.Q3 K0 = K1 = Q0 Digital Systems – Lab J2 = Q0.Q1 J3 = Q0.Q1.Q2 K2 = Q0.Q1 K3 = Q0 Mạch logich 14 Design a synchronous counter for the following sequence using D Flip-Flops Assume that 110, 010 are the intial states Truth table: Digital Systems – Lab Curent state D C D B Q C Q B Q A 0 0 0 1 0 1 D A Nesxt state Q C Q B Q A 1 1 1 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 1 1 1 DC = ��� + �� + �� 00 01 11 10 0 1 0 1 DB = �� + �� 00 01 11 10 1 0 1 0 00 01 11 10 1 1 1 1 QC QC QB.QA QB.QA DA = � + � + � QC QB.QA III MSI Logic Circuits 15 Derive the Boolean expression for output Q of the following MUX � = ��� + ��� + ��� + ��� 10 Digital Systems – Lab 16 Derive the Boolean expression for input F of the following DEMUX � = ��� � = ��� � = ��� � = ��� 17 Given that X and Y are inputs, B and D are outputs, D is the difference of X – Y, and B is the borrow bit Design a Half-Subtractor circuit using 2-to-1 Multiplexers Với phép trừ bit: � = � − � = � ⨁ � Mạch điện: Bit mượn (borrow bit): B = �� Truth table: X Y D=X-Y B = �� 0 0 1 1 1 0 18 Given Y (A,B,C,D), D = MSB implemented by a IC 74151 as the following circuit Determine the Boolean function of Y I0 I1 I2 I3 I4 I5 I6 I7 D’ D 10 11 12 13 14 15 D D 0 Y(A, B, C, D) = ∑m (6, 9, 11, 14) 11 Digital Systems – Lab 19 How many inputs will a decimal-to-BCD encoder have? Một mạch giải mã Decimal- to - BCD giải mã giá trị thập phân từ đến thành dạng nhị phân Nên có tổng cộng 10 đầu vào mạch giải mã decimal-to-BCD 20 What is the number of inputs and outputs of a decoder that accept 128 different input combinations? Một mạch giải mã tổ hợp mạch giải maxt thông tin từ 2n đầu vào thành n đâu (quá trình chuyển thành dạng nhị phân thông tin đầu vào) Vậy, mạch giải mã nhận 128 tổ hợp đầu vào có 128 đầu vào đầu 21 Design an octal-to-binary encoder Truth Table: Input Mạch điện Output X Y Z D0 0 D1 0 D2 D3 1 D4 0 D5 1 D6 1 D7 1 22 Show how to use IC 74138s to form a 1-of-16 decoder 12 Digital Systems – Lab 23 The following figure shows how a decoder can be used in the generation of control signals Assume that a RESET pulse has occurred at timt t0 and determine the CONTROL waveform for 10 clock pulses 24 Design an 8-bit magnitude comparator using IC 74HC85s Bộ so sánh bit so sánh hai số bit cách nối xếp tầng hai so sánh bit Đối với so sánh bậc thấp (LSB), đầu vào A = B_IN phải kết nối tín hiệu 13 Digital Systems – Lab Cao (1), hai đầu vào xếp tầng khác AB_IN phải kết nối với tín THẤP (0) Các đầu so sánh bậc cao trở thành đầu so sánh tám bit Fig Mô mạch so sánh bit CircuitMaker 14 .. .Digital Systems – Lab I Number Representation and Arithmetic Circuits Represent each of the following signed decimal numbers in the 2’s-complement system Use a total eight... 01011010 Do tổng hai chữ số NBCD vượt không lớn 15, nên cộng bổ sung với 6BCD (0110): Digital Systems – Lab 01011010 + 00000110 01100000 c 762BCD + 348BCD = 1110BCD 011101100010 + 001101001000... -267452416+(274665472-273490511+1995505443-1995378978)=-266150990 Chuyển sang hệ thập lục phân: -26615099010 = F022DBB216 Digital Systems – Lab Two 2’s-complement numbers having sign bits x and y are added, and the sign bit of
Ngày đăng: 11/12/2022, 21:25
Xem thêm:
