ĐỒ án môn học MẠCH TÍCH hợp TƯƠNG tự đề tài thiết kế bộ OTA dùng cấu hình three current mirror

TRƯỜNG ĐẠI HỌC KỸ THUẬT CÔNG NGHIỆP KHOA ĐIỆN TỬ ****** ĐỒ ÁN MƠN HỌC MẠCH TÍCH HỢP TƯƠNG TỰ Đề tài: Thiết kế OTA dùng cấu hình Three Current Mirror GV hướng dẫn: Bô môn: Nhóm thực hiện: Lớp: Thái Nguyên - 2021 KHOA ĐIỆN TỬ CỘNG HỒ XÃ HỘI CHỦ NGHĨA VIỆT NAM BỘ MƠN KỸ THUẬT ĐIỆN TỬ Độc lập - Tự - Hạnh phúc PHIẾU GIAO ĐỀ TÀI ĐỒ ÁN MÔN HỌC THIẾT KẾ MẠCH TÍCH HỢP TƯƠNG TỰ Nhóm sinh viên: Nguyễn Tiến Sỹ - K185520207035 Ngô Hồng Quân – K185520207032 Lớp: 54KDT.01 Ngành: Kỹ thuật điện tử Tên đề tài : Thiết kế OTA sửử̉ dụng cấu hình Three Current Mirror Nội dung thực hiện: - Phân tích tìm hiểu tổng quan vai trị ý nghĩa OTA đời sống thực tiễn - Tìm hiểu nghiên cứu nguyên lý hoạt động OTA - Thiết kế OTA sử dụng cấu hình Three Current Mirror - Mô OTA phần mềm cadence - Báo cáo đồ án Ngày giao nhiệm vụ: Ngày hoàn thành nhiệm vụ: TRƯỞNG BỘ MÔN GIÁO VIÊN HƯỚNG DẪN (Ký ghi rõ họ tên) (Ký ghi rõ họ tên) TS Nguyễn Phương Huy ThS Nguyễn Thị Hải Ninh NHẬN XÉT CỦA GIÁO VIÊN CHẤM ………………………………………………………………………………………… ………………………………………………………………………………………… ………………………………………………………………………………………… ………………………………………………………………………………………… ………………………………………………………………………………………… ………………………………………………………………………………………… ………………………………………………………………………………………… ………………………………………………………………………………………… ………………………………………………………………………………………… ………………………………………………………………………………………… ………………………………………………………………………………………… ………………………………………………………………………………………… ………………………………………………………………………………………… ………………………………………………………………………………………… ……………………………………………………………………………… Thái Nguyên, ngày….tháng… năm 2021 GIÁO VIÊN CHẤM (Ký ghi rõ họ tên) KHOA ĐIỆN TỬ CỘNG HOÀ XÃ HỘI CHỦ NGHĨA VIỆT NAM Độc lập - Tự - Hạnh phúc BỘ MÔN KỸ THUẬT ĐIỆN TỬ PHIẾU GHI ĐIỂM CHẤM ĐỒ ÁN MÔN HỌC Sinh viên: : Lớp: K54KĐT.01 Giáo viên hướng dẫn: Th.S Nguyễn Thị Hải Ninh Đề tài: Thiết kế OTA sửử̉ dụng cấu hình Three Current Mirror NHẬN XÉT CỦA CÁN BỘ CHẤM: Xếp loại: Điểm Thá i Ngu yên, ngàà y t h n g năm 2021 Cán chấm (Ký ghi rõ họ tên) LỜI MỞ ĐẦU Cơng nghệ chế tạo mạch tích hợp đặt hạn chế mang lại hội cho kỹ sư thiết kế mạch Do đó, thiết kế chip bắt buộc tránh trở kháng lớn trở kháng trung bình, có sẵn nguồn dịng khơng đổi Tụ điện lớn, ta sử dụng cho việc ghép tầng tín hiệu dẫn tín hiệu tín hiệu khơng sẵn có chip Trừ linh kiện nằm ngồi vi mạch tích hợp Thậm chí, số lượng tụ điện phải giữ mức tối thiểu Tuy nhiên, tụ điện nhỏ, có đơn vị picofarad nhỏ picofarad lại dễ để chế tạo với cơng nghệ IC MOS kết hợp với khuếch đại MOS chuyển mạch MOS để thu khoảng rộng hàm xử lý tín hiệu, tương tự Như quy tắc chung, việc thiết kế mạch IC MOS người ta cần phải cố gắng thu nhiều chức mong muốn sử dụng transistor MOS cần thiết tụ MOS loại nhỏ Transistor MOS xếp theo kích thước; tức giá trị W L chọn lựa để phù hợp với phạm vi yêu cầu thiết kế rộng Ngoài ra, mảng transistor ghép với để thu khối mạch hợp khối mạch dịng điện đối xứng Xu hướng đóng gói lượng lớn linh kiện vi mạch IC làm giảm bớt kích thước linh kiện Năm 2003, người ta sử dụng công nghệ CMOS có khả tạo linh kiện với độ dài kênh tối thiểu 0.1μm Những linh kiện làm việc điện áp chiều gần 1V Khi linh kiện làm việc điện áp thấp, giúp giảm thiểu tiêu thụ cơng suất, đặt loạt thách thức với người thiết kế Ví dụ như, transistor MOS phải làm việc với điện áp vượt ngưỡng mở khoảng 0,2V Các mạch khuếch đại MOS mà ta nghiên cứu gần hoàn toàn thiết kế sử dụng hai dạng MOSFET NMOS PMOS – có công nghệ CMOS Như đề cập trước đây, CMOS công nghệ IC sử dụng rộng rãi với tương tự số kết hợp ứng dụng tương tự số Tuy nhiên, mạch tích hợp transistor lưỡng cực mang lại nhiều thú vị với kỹ sư thiết kế mạch điện tương tự Điều đặc biệt khối mạch đa chức năng, ví dụ transistor cao tần lắp bo mạch in Tương tự, mạch transistor lưỡng cực cung cấp dịng lớn sử dụng nhiều ứng dụng nay, công nghiệp tự động, độ tin cậy cao chúng điều kiện môi trường khắc nghiệt Cuối cùng, mạch lưỡng cực kết hợp với CMOS theo hướng sáng tạo thú vị Để thiết kế khuếch đại sinh học phù hợp với mức tiêu thụ điện cực thấp với thay đổi biên độ dao động, công nghệ cần thiết để thiết kế mạch khuếch đại sinh học Dựa tài liệu, cấu trúc OTA đối xứng hay cấu trúc gương dòng thực việc thiết kế khuếch đại sinh học để đạt công suất tiêu thụ cực thấp với khả chống ồn tốt Ngồi việc có đặc điểm tiêu thụ điện cực thấp tiếng ồn thấp, khuếch đại sinh học khuếch đại tín hiệu ECG lên mức nhận để xử lý tốt giai đoạn hệ thống phát Với thực đề tài: “ Thiết kế OTA sửử̉ dụng cấu hình Three Current Mirror ” chúng em mong muốn áp dụng kiến thức môn học học hỏi trình học tập phần để hiểu thêm kiến thức chuyên ngành liên quan Chúng em xin chân thành cảm ơn Cơ Nguyễn Thị Hải Ninh tận tình dẫn giúp đỡ chúng em hoàn thành đồ án Chúng em gửi lời cảm ơn đến thầy cô Khoa Điện tử Bộ môn Kỹ thuật điện tử hỗ trợ tạo điều kiện để chúng em hoàn thành đồ án tốt Do điều kiện thời gian, kiến thức kinh nghiệm thân thân cịn hạn chế nên đồ án khơng thể tránh khỏi sai sót Vì vậy, chúng em mong nhận thơng cảm đóng góp thầy, bạn để đồ án hồn thiện Chúng em xin chân thành cảm ơn! Mục lục CHƯƠNG I TỔNG QUAN VỀ HỆ THỐNG 1.1 1.2 1.3 1.4 1.4.1 1.4.2 1.5 1.6Tổng quan về gương dòng 1.7 1.8 1.8.1 1.8.2 1.8.3 CHƯƠNG II THIẾT KẾ VÀ MÔ PHỎNG 1.1 1.1.1 1.1.2 1.1.3 1.2 1.2.1 1.2.2 1.2.3 CHƯƠNG III KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN Phu luc hinh anh CHƯƠNG I TỔNG QUAN VỀ HỆ THỐNG 1.1 Đặt vân đề Hiên cac thiêt bi điên tư cang đươc phat triên manh me va nhân rông, phu khăp, phuc vu cho cac nhu câu bưc thiêt nhiêu linh vưc đơi sông Cac thiêt bi điên tư noi chung đươc câu tao tư nhiêu linh kiên điên tư, linh kiên ban dân câu nên cac bô phân, cac khâu khac ghep lai đê thưc hiên đươc cac chưc mong muôn Trong Bảng hiển thị cấu trúc tương tự thường sử dụng để xây dựng tế bào tương tự Tên cấu trúc tương tự Cổng S chung Common drain Với CL điện dung tải tốc độ biến đổi, SR đưa theo phương trình 4, IDC SR= (4) CL Với I DC dòng phân cực Bộ khuếch đại sinh học thiết kế hoạt động vùng đảo ngược Bộ khuếch đại đối xứng có băng thơng khuếch đại 500 kHz tạo khoảng 300 mV / μs viết phương trình 5: SR=4 πnV T BW ≅600 mV BW (5) Trong n hệ số dốc Vì vậy, từ cơng thức trên, nói SR tỷ lệ thuận với BW I DC nêu gm phương trình SR ∞ I DC GBW (6) gm Do đó, để cải thiện tốc độ biến đổi khuếch đại mà không ảnh hưởng đến băng thơng khuếch đại, dịng điện phân cực qua bóng bán dẫn khuếch đại sinh học phải tăng lên, tăng tổng mức tiêu thụ điện khuếch đại sinh học Do dựa lý thuyết OTA đối xứng, số kỹ thuật định phải áp dụng vào OTA để đảm bảo có thay đổi khuếch đại sinh học hiệu suất tốc độ biến đổi đạt băng thông với tổng mức tiêu thụ lượng khuếch đại sinh học OTA đối xứng thiết kế cách thay đổi kích thước bóng bán dẫn tầng đầu vào vi sai bậc gương dòng, đưa phương trình phương trình SM1=¿ 16 SM1 =SM ,SM 3=SM ,SM 5=SM , SM7 =SM (8)Trong S kích thước bóng bán dẫn OTA Kỹ thuật thiết kế OTA đối xứng dễ thực giảm số lượng tham số thay đổi thành bốn chiều bóng bán dẫn dòng điện phân cực vào OTA Trong báo này, OTA đối xứng thiết kế với ba chất bán dẫn oxit kim loại bổ sung (CMOS) công nghệ 180nm, 130 nm 90 nm Mỗi OTA thiết kế 180nm, 130 nm 90nm sử dụng cấu trúc liên kết đối xứng kích thước bóng bán dẫn tính tốn trước Kích thước bóng bán dẫn tính tốn cẩn thận để đảm bảo có cân cân công suất tiêu thụ đạt OTA Hình cho thấy cấu trúc OTA đối xứng kích thước bóng bán dẫn thể Bảng Transitor Bảng 1: Kích thướ c M1∧M2 M3∧M4 M5∧M6 M6∧M7 transitor OTA 1.6 Tổng quan về gương dòng Mối liên kết Q1 Q2 cung cấp dòng đầu IO liên hệ với dòng tham chiếu I REF tỷ lệ W L transistor Nói cách khác, quan hệ I O IREF xác định cấu tạo transistor Trong trường hợp đặc biệt transistor giống nhau, I o = IREF mạch điện đơn giản chép phản ánh lại dòng tham chiếu đầu Điều tạo mạch điện kết hợp Q1 Q2 có tên mạch gương dịng 17 Hình : Mạch sử dụng MOSFET tạo nguồn dòng Trung tâm mạch transistor Q1, cực máng nối với cực cổng, khiến cho transistor phải làm việc chế độ bão hòa với: ' 2k ID1= n (WL ) (V gs−V tn )2 (1) bỏ qua điều chế độ dài kênh Dòng cực máng Q cung cấp VDD thông qua điện trở R, hầu hết trường hợp nằm IC Vì dịng cổng khơng, V DD−V GS ID1=I REF= (2) R dịng qua R coi dòng tham chiếu nguồn ký hiệu IREF Các phương trình (1) (2) sử dụng để xác định giá trị cần thiết cho R MOSFET Q2: Nó có VGS với Q1; đó, giả sử hoạt động trạng thái bão hịa dịng cực máng Io nguồn tại, I D =I = k'n 18 (WL ) (V gs−V tn )2 (3) Trong bỏ qua điều chế độ dài kênh Công thức (1) (3) cho phép liên hệ đầu Io với dòng tham chiếu IREF Để vận hành cách, đầu đầu ra, nghĩa cổng Q 2, phải kết nối với mạch điện để đảm bảo Q2 hoạt động trạng thái bão hòa Trong thiết kế mạch tích hợp tương tự (IC) mạch khuếch đại hoạt động, mạch phụ quan trọng sử dụng rộng rãi mach gương dòng Mạch gương dòng thực khuếch đại hoạt động phần tử thiên vị để khuếch tạo mức tăng điện áp AC cao Trong thiết kế đề xuất này, gương dòng đơn giản cấp nguồn cho tất bóng bán dẫn hoạt động tải hoạt động sử dụng tiêu thụ lượng so sánh với gương dòng cascade = ( ) V DS1 V GS1 Mặt khác, V DS phảilớnhơnV T sau: V DS2 ≥V GS2 −V T2 (6) Với điều kiện này, phương trình MOSFET chế độ bão hòa sau: ( I out W L I ref = W1 L2 )( 1+ λV λV DS DS ) (7) +)Ảnh hưởử̉ng Vo lên Io: mô tả cho q trình làm việc nguồn dịng hình 6.1, ta giả thiết Q2 làm việc vùng bão hòa Điều cần thiết để Q2 cung cấp dịng điện đầu có giá trị khơng đổi.Q2 bão hòa, mạch điện phải thiết lập điện áp cực máng VO thỏa mãn quan hệ: V O≥V GS−V T (8) Hay: V O≥VOV 19 Dòng cực máng IO = IREF giá trị VOV làm cho hai linh kiện có VDS, tức là, VO = VGS Khi VO vượt giá trị này, IO tăng trở kháng ro2 Q2 tăng Điều thể hình 2, thể quan hệ IO VO Quan sát thấy Q2 làm việc VGS khơng đổi, đường cong hình đơn giản đường cong đặc i −v D DS tính Trong IO cho phương trình (3) V A2 điện áp Early Q2 Ngoài ra, với quy trình cơng nghệ cho trước, VA tỷ lệ với độ dài kênh transistor; đó, để thu giá trị trở kháng cao, nguồn dòng thường thiết kế sử dụng transistor với kênh có đội dài phù hợp Ta có dịng điện đầu IO sau: ( IO = (10) 20 Hình : Đặc tính đầu điện cực nguồn biến đổi Q2 tương ứng với Q1 +) Thông số hiệu suât Một số thông số rút từ OTA độ lợi, CMRR tiêu thụ điện Các tham số rút cách phân tích kết từ mơ sử dụng để xác định mức độ hiệu suất OTA thiết kế +) Hệ số khuếch đại vòng hở Tỷ lệ thay đổi điện áp đầu so với thay đổi điện áp đầu vào OTA định nghĩa mức tăng DC vịng hở tính theo cơng thức: AD=20 log V PP(OUT) (11) V PP (¿) Độ lợi vòng hở gọi khuếch đại khuếch đại điện áp chế độ vi sai +) Độ lợi chế độ chung Tỷ lệ thay đổi điện áp đầu so với điện áp đầu vào hai điện áp đầu vào cung cấp vào OTA pha Nó cịn gọi khuếch đại điện áp chế độ chung tính cơng thức: 21 AC =20 log V PP(OUT) (12) V PP(¿) +) Tỷ số loại bỏ tín hiệu chế độ chung (CMRR) CMRR định nghĩa tỷ lệ khuếch đại chế độ vi sai so hệ số khuếch đại chế độ chung tính cơng thức: AD CMRR (dB)=20log (13) AC Nó cịn gọi phép đo sử dụng để định lượng khả thiết bị điện tử từ loại bỏ tín hiệu chế độ chung Giá trị lý tưởng CMRR phải vô lớn giá trị hệ số khuếch đại chế độ chung hệ số khuếch đại chế độ vi sai cao tốt (theo thông số kỹ thuật) +) Sự tiêu thụ lượng Tiêu thụ điện OTA thực quan trọng cơng nghệ MOSFET đạt đến kích thước siêu nhỏ Sự cải tiến công nghệ MOSFET dẫn đến hiệu ứng ngắn kênh không mong muốn xảy bóng bán dẫn ảnh hưởng đến hiệu suất OTA theo cách xấu Một nguồn tiêu thụ lượng cao OTA dòng rò MOSFET Mức tiêu thụ lượng OTA thiết kế báo tính cơng thức: P=(I5+I6+IDC).(V DD+V SS )(14) +) Hạn chế mạch gương dòàng Mạch lý tưởng mạch thật, hai hoàn toàn khác Trong thực tế khơng có gọi hồn hảo hay lý tưởng Tuy nhiên, trước hiểu hạn chế mạch gương dòng ứng dụng giới thực, người ta cần hiểu điện áp nguồn hành vi lý tưởng thực tế chúng Nguồn điệệ̣n áp thiết bị có khả cung cấp điện áp cố định ổn định cho tải Trong thuậệ̣t ngữ lýý́ tưởử̉ng, nguồn điệệ̣n áp cung cấp điệệ̣n áp cốý́ định liên tục màà không phụ thuộc vàào dòàng tải Do đó, kết nối bất kỳỳ̀ điện trở tải qua nguồn điện áp lý tưởng có điện áp ổn định cố định lần Đây trường hợp nguồn điện áp giới thực Trong thực tế nguồn điện áp pin, nguồn điện, vv khơng thể cung cấp dịng điện vô hạn vô hạn cho phụ tải 22 Giống nguồn điện áp lý tưởng, không phân biệt điện áp đầu cực, nguồn cung cấp chấp nhận dòng điện Nhưng giới thực, điện áp ảnh hưởng đến trình phân phối không đổi Trong trường hợp mạch gương dòàng, điệệ̣n áp vàà nguồn dòàng làà lýý́ tưởử̉ng Nhưng thực tế, chúng có tiếng ồn, dung sai, gợn sóng điện áp đầu thay đổi Tất điều ảnh hưởng đến đầu gương dòng Không điều này, mà mặt lý thuyết mạch gương lý tưởng, trở kháng AC chấp nhận vô hạn, trường hợp kịch giới thực Mạch gương dịng thực tế có trở kháng hữu hạn Ngoài việc thực mạch tạo điệệ̣n dung kýý́ sinh dẫẫ̃n đến giớý́i hạn tần sốý́ 1.6 Ứý́ng dụng mạch gương dòàng Có nhiều ứng dụng Mạch gương dòng lĩnh vực sản xuất mạch tích hợp Nguồn dòị̀ng tham chiếế́u tạo cách sử dụng mạch gương dòng Bằng cách sử dụng kỹ thuật này, nhiềị̀u điểm tham chiếế́u tạo từ nguồn Do đó, thay đổi điểm tham chiếu thay đổi nguồn dòng phần khác mạch 1.7 Câu hinh Three Current Mirror 1.7.1 Khái niệệ̣m câu hinh Three current mirror Mạch gương dòng mạch thiết kế để chép thông qua thiết bị hoạt động cách kiểm sốt dịng điện thiết bị hoạt động mạch, giữ cho dịng điện khơng đổi sản lượng khơng phụ thuộc tải Dịng điện "sao chép" có thể, đơi dịng tín hiệu khác Về mặt khái niệm, gương dòng lý tưởng đơn giản khuếch đại dịng ngược lý tưởng Hoặc bao gồm nguồn dịng kiểm sốt (CCCS) Mạch three current mirors mạch gương dòng tầng minh họa hình 23 Hình 6: Mạch OTA sử dụng cấu hình three current mirror OTA thực cấu trúc liên kết gương dòng đối xứng Cấu trúc liên kết có số lợi thế; độ dẫn lớn hơn, tốc độ quay lớn băng thông khuếch đại lớn tạo trình khuếch đại OTA thiết kế từ số gương dòng hoạt động tải hoạt động cho Giai đoạn đầu vào OTA bao gồm hai NMOS cấu trúc cặp vi sai sau ba gương dòng đơn giản chế tạo để phân cực biến tần mạch OTA hình Mạch OTA thiết kế cách sửa kích thước cặp đầu vào vi sai gương dòng 1.7.2 Một sốý́ công thức bản: Độ hộ dẫn: Gm=Bgm 1=B √ W K Pn L BItal Độ dẫn đầu ra: gout =gon+gop= Itail ( λn+λp) = Hệ số khuếch đại: ω = p1 g + g on op CL 24 √ KP n W Itail L1 λn+ λp Băng thông: Tốc độ quay: 1.7.3 Chức Chức tạo dòng điện chạy vào khỏi thiết bị đầu cuối đầu vào cách chép dòng điện thiết bị đầu Một tính quan trọng gương dòng điện trở đầu tương đối cao giúp giữ cho dịng điện đầu khơng đổi điều kiện tải Một tính khác gương dòng điện trở đầu vào tương đối thấp giúp giữ cho dịng điện đầu vào khơng đổi điều kiện ổ đĩa Dòng điện 'sao chép' thường dịng tín hiệu khác Gương dòng thường sử dụng để cung cấp dòng điện phân cực tải hoạt động giai đoạn khuếch đại Nó sử dụng để mơ hình hóa nguồn dịng thực tế (vì nguồn dịng lý tưởng khơng tồn tại) CHƯƠNG II THIÊT KÊ VA MÔ PHỎNG 1.1 Lựa chọn cac thông số cho qua trinh mô phỏng Cac thông sô mach đươc lưa chon va tinh toan dưa bai bao: Comparative study of symmetrical OTA performance in 180 nm, 130 nm and 90 nm CMOS technology Tư Tap chi Ky Thuât Điên va Khoa hoc May tinh cua Indonesia Dưa vao cac công nghê đa đươc thưc hiên thiêt kê va mô phong đươc trinh bay bai bao Nhom chung em đa lưa chon công nghê 130nm đê thưc hiên thiêt kê va mô phong lai Trong qua trinh mô phong kêt qua mô phong co thê co sai lêch bai bao nhiêu li ca chu quan lân khach quan khac phân mêm, sai sot qua trinh cai đăt thông sô v.v Khi thưc hiên băng phân mêm Cadence đê mô phong mach dung công nghê 130nm không co săn công nghê công nghê 90nm đươc tich hơp săn phân mêm va công nghê 90nm đa đươc hương dân qua trinh thưc hanh môn hoc hoc kỳ Nhom em đa 25 nghiên cưu va tim kiêm đươc công nghê 130nm đê thiêt kê va đa thưc hiên thêm công nghê vao phân mêm, tât ca cac thông sô cua MOSFET, 1.1.1 Cac thông số cua Mosfet Hinh 7: Câu hinh Three Current Mirror TÊN MOSFET NMOS M1,M2 PMOS M3,M4 PMOS M5,M6 NMOS M7,M8 Bang 2: Lưa chon cac thông số cho MOSFET 1.1.2 Cac thông số cho mach schematic 26 Vin+ VinVDD VSS Tu C Bang 3: Cac thông số cho mach Schematic OTA Hinh 8: Mach Schematic OTA 1.1.3 Kêt qua mô phỏng theo bài bao OTA Điên 130nm ±0,9V ±0,8V Bang 4: So sanh cac thông số đâu thay đôi VDC ±0,7V ±0,6V 27 Hinh 9: Kêt qua Vin+, Vin- va Vuot Hinh 10: Đô thị biên tân cua OTA 130nm ở chê độ AC 130nm OTA Bang 5: So sanh kêt qua vơi dong vao thay đơi MƠ PHỎNG TRÊN PHÂN MÊM CADENCE Tính toan cac thông số (1) Hê sô Khuêch đai: Av =B( Gm )= Gds5+Gds 28 Trong đo B la đươc tinh sau: B= (2) The gain Banwich: GBW = B( Gm πCL )= (3) Srew late SR = B(IDC/CL) = Ta co: SM1 = (W/L)1 SM1 = SM2, SM3 = SM4, SM5 = SM6, SM7 = SM8 29 ... (CCCS) Mạch three current mirors mạch gương dịng tầng minh họa hình 23 Hình 6: Mạch OTA sử dụng cấu hình three current mirror OTA thực cấu trúc liên kết gương dịng đối xứng Cấu trúc liên kết có... ĐIỆN TỬ CỘNG HOÀ XÃ HỘI CHỦ NGHĨA VIỆT NAM BỘ MÔN KỸ THUẬT ĐIỆN TỬ Độc lập - Tự - Hạnh phúc PHIẾU GIAO ĐỀ TÀI ĐỒ ÁN MƠN HỌC THIẾT KẾ MẠCH TÍCH HỢP TƯƠNG TỰ Nhóm sinh viên: Nguyễn Tiến Sỹ - K185520207035... nguyên lý hoạt động OTA - Thiết kế OTA sử dụng cấu hình Three Current Mirror - Mơ OTA phần mềm cadence - Báo cáo đồ án Ngày giao nhiệm vụ: Ngày hoàn thành nhiệm vụ: TRƯỞNG BỘ MÔN GIÁO VIÊN HƯỚNG