LAB 0: HƯỚNG DẪN LTSPICE

Lab0-Analog IC design, b môn i n T ; khoa - T; tr LAB 0: H Tài li u đ + Ph n 1: h ng H Bách Khoa- HQG TP.HCM  NG D N LTSPICE c trình bày thành ph n chính: ng d n s d ng LTSpice + Ph n 2: thi t k b inverter v i LPSpice M c đích: giúp ng ngh nh t đ nh i h c bi t cách s d ng LTSpice, thi t k mô ph ng v i công PH N 1: S d ng LTSpice Thi t k m ch v i LTspice theo b c sau : Chu n b file th vi n T o Schematic Tích h p file th vi n vào Schematic S d ng NMOS PMOS tích h p đ thi t k m ch Ch y Mô ph ng I.Chu n b file th vi n : Vào Link : http://www.mosis.com/Technical/Testdata/ Ch n th vi n c n s d ng VD th vi n 0.25u http://www.mosis.com//Technical/Testdata/tsmc-025-prm.html Ch n th vi n NMOS PMOS H u h t thi t k c a đ u làm vi c v i NMOS PMOS nên ch c n s d ng ph n đ Các ph n ch comment test data Ph n th vi n ta c n s d ng th ng có n i dung nh sau : T65V SPICE BSIM3 VERSION 3.1 PARAMETERS Lecturer TS Hoàng Trang TA Ph m Xuân Hoàng hoangtrang hcmut edu mr hoangtrang gmail com   Page Lab0-Analog IC design, b môn i n T ; khoa - T; tr ng H Bách Khoa- HQG TP.HCM  SPICE 3f5 Level 8, Star-HSPICE Level 49, UTMOST Level * DATE: Aug 7/06 * LOT: T65V WAF: 2002 * Temperature_parameters=Default MODEL CMOSN NMOS ( LEVEL = 49 +VERSION = 3.1 TNOM = 27 TOX = 5.7E-9 +XJ = 1E-7 NCH = 2.3549E17 VTH0 = 0.3790539 +K1 = 0.4678673 K2 = 2.094882E-3 K3 = 1E-3 +K3B = 2.8635543 W0 = 1E-7 NLX = 1.952698E-7 +DVT0W = DVT1W = DVT2W = +DVT0 = 0.4891847 DVT1 = 0.5915719 DVT2 = -0.5 +U0 = 305.4959128 UA = -1.245181E-9 UB = 2.524523E-18 +UC = 4.296097E-11 VSAT = 1.326081E5 A0 = 1.6595933 +AGS = 0.3280687 B0 = -1.620759E-8 B1 = -1E-7 +KETA = -1.129018E-3 A1 = 1.358712E-4 A2 = 0.5058927 +RDSW = 200 PRWG = 0.3631279 PRWB = -0.0636973 +WR = WINT = LINT = +XL = XW = -4E-8 DWG = -2.075568E-8 +DWB = 2.088413E-9 VOFF = -0.0992525 NFACTOR = 1.3986948 +CIT = CDSC = 2.4E-4 CDSCD = +CDSCB = ETA0 = 6.307375E-3 ETAB = 2.812558E-4 +DSUB = 0.0453069 PCLM = 1.585851 PDIBLC1 = 0.9927926 +PDIBLC2 = 2.413581E-3 PDIBLCB = -0.0251233 DROUT = 0.9993683 +PSCBE1 = 8E10 PSCBE2 = 5.882417E-10 PVAG = 1.009375E-7 +DELTA = 0.01 RSH = 3.9 MOBMOD = +PRT = UTE = -1.5 KT1 = -0.11 +KT1L = KT2 = 0.022 UA1 = 4.31E-9 +UB1 = -7.61E-18 UC1 = -5.6E-11 AT = 3.3E4 +WL = WLN = WW = +WWN = WWL = LL = +LLN = LW =0 LWN = +LWL = CAPMOD = XPART = 0.5 +CGDO = 4.16E-10 CGSO = 4.16E-10 CGBO = 7E-10 +CJ = 1.740557E-3 PB = 0.99 MJ = 0.4621235 +CJSW = 4.180326E-10 PBSW = 0.8994981 MJSW = 0.2677227 +CJSWG = 3.29E-10 PBSWG = 0.8994981 MJSWG = 0.2677227 +CF = PVTH0 = -8.458495E-3 PRDSW = -10 +PK2 = 4.057598E-3 WKETA = 5.254243E-5 LKETA = -8.084685E-3 ) * MODEL CMOSP PMOS ( LEVEL = 49 Lecturer TS Hoàng Trang TA Ph m Xuân Hoàng hoangtrang hcmut edu mr hoangtrang gmail com   Page Lab0-Analog IC design, b môn i n T ; khoa - T; tr ng H Bách Khoa- HQG TP.HCM  +VERSION = 3.1 TNOM = 27 TOX = 5.7E-9 +XJ = 1E-7 NCH = 4.1589E17 VTH0 = -0.5224091 +K1 = 0.615586 K2 = 1.740055E-3 K3 = +K3B = 10.126439 W0 = 1E-6 NLX = 7.427938E-9 +DVT0W = DVT1W = DVT2W = +DVT0 = 2.6099192 DVT1 = 0.7749922 DVT2 = -0.1505238 +U0 = 100 UA = 9.628749E-10 UB = 1E-21 +UC = -1E-10 VSAT = 1.832587E5 A0 = 1.0636713 +AGS = 0.1473504 B0 = 4.332305E-7 B1 = 2.456784E-6 +KETA = 8.213399E-3 A1 = 0.0251405 A2 = 0.3 +RDSW = 1.048851E3 PRWG = 0.206411 PRWB = -0.1916693 +WR = WINT = LINT = 2.731764E-8 +XL = XW = -4E-8 DWG = -4.035405E-8 +DWB = 6.772034E-11 VOFF = -0.118657 NFACTOR = 1.0750885 +CIT = CDSC = 2.4E-4 CDSCD = +CDSCB = ETA0 = 0.2473215 ETAB = -0.0574668 +DSUB = 1.0277572 PCLM = 1.2659136 PDIBLC1 = 7.65712E-3 +PDIBLC2 = -1E-5 PDIBLCB = -1E-3 DROUT = 0.1043079 +PSCBE1 = 6.942941E10 PSCBE2 = 5E-10 PVAG = 2.330338E-3 +DELTA = 0.01 RSH = MOBMOD = +PRT = UTE = -1.5 KT1 = -0.11 +KT1L = KT2 = 0.022 UA1 = 4.31E-9 +UB1 = -7.61E-18 UC1 = -5.6E-11 AT = 3.3E4 +WL = WLN = WW = +WWN = WWL = LL = +LLN = LW =0 LWN = +LWL = CAPMOD = XPART = 0.5 +CGDO = 4.99E-10 CGSO = 4.99E-10 CGBO = 7E-10 +CJ = 1.840957E-3 PB = 0.9809513 MJ = 0.4692719 +CJSW = 3.603168E-10 PBSW = 0.99 MJSW = 0.3266334 +CJSWG = 2.5E-10 PBSWG = 0.99 MJSWG = 0.3266334 +CF = PVTH0 = 5.46428E-3 PRDSW = 1.8819543 +PK2 = 3.138577E-3 WKETA = 0.0321052 LKETA = -6.626532E-3 ) * ý file th vi n có đo n : MODEL CMOSN NMOS ( MODEL CMOSP PMOS ( Ph n in đ m, g ch d i có th thay đ i đ c ây ph n r t quan tr ng ta s s d ng chúng đ tích h p thơng s vào NMOS PMOS Lecturer TS Hoàng Trang TA Ph m Xuân Hoàng hoangtrang hcmut edu mr hoangtrang gmail com   Page Lab0-Analog IC design, b môn i n T ; khoa - T; tr ng H Bách Khoa- HQG TP.HCM  Copy ph n thông s t th vi n nhà s n xu t, M notepad windows, Paste n i dung vào notepad save d i d ng đuôi TXT ( VD : thuvien.txt) n hoàn t t ph n chu n b file th vi n cho m ch c n thi t k II.T o Schematic m i Trong c a s LTspice, Ch n File/New Schematic Ti p t c ch n File/Save as T o m t Folder l u File ASC vào L u Ý : Chúng ta b t bu c ph i t o m t folder m i III.Tích h p file th vi n vào Schematic Copy File Th vi n (thuvien.txt) t o t o ph n đ u tiên vào chung Folder v i Schematic Trong c a s c a LTspice, Ch n bi u t ng Spice Directive : ánh dòng l nh sau : INCLUDE THUVIEN.TXT place dịng l nh vào v trí b t kì c a s LTspice n giai đo n ta tích h p th vi n nhà s n xu t vào LTspice nh ng v n ch a tích h p chúng cho t ng NMOS PMOS Do v y v n ch a s d ng MOSFET đ c làm đ c u ta làm ti p b c sau Các thi t k c a s d ng toàn NMOS PMOS nên ph n s h d n tích h p th vi n cho NMOS PMOS ng NMOS : Trên Thanh Bar c a LTspice, Ch n bi u t M tc as m is đ ng Compoment c m ,Ch n Nmos4 Ch n OK, có NMOS nh sau : Lecturer TS Hoàng Trang TA Ph m Xuân Hoàng hoangtrang hcmut edu mr hoangtrang gmail com   Page Lab0-Analog IC design, b môn i n T ; khoa - T; tr ng H Bách Khoa- HQG TP.HCM  V i M1 tên c a Transitor ta có th thay đ i đ c b ng cách click chu t ph i vào ch M1 Ta có th thay đ i tên c a Transitor tùy thích tích h p thông s th vi n vào NMOS ta click chu t ph i vào NMOS m t c a s xu t hi n: Ta th y có thơng s Model Name, ây thơng s giúp ta tích h p th vi n vào Nmos bây gi , m File thuvien.txt t o ph n tr c Lecturer TS Hoàng Trang TA Ph m Xuân Hoàng hoangtrang hcmut edu mr hoangtrang gmail com   Page Lab0-Analog IC design, b môn i n T ; khoa - T; tr ng H Bách Khoa- HQG TP.HCM  ý ph n MODEL CMOSN NMOS ( Ph n in đ m, g ch d i Thông s Model Name c a Transitor Trong tr ng h p CMOSN Copy CMOSN Paste vào thông s model Name, Nh v y ta tích h p thành cơng th vi n cho NMOS L u ý : ta ch m i làm thành cơng cho NMOS, LTspice khơng có ch đ tích h p th vi n hàng lo t, ta ch có th làm cho t ng NMOS m t Nh ng may m n ta có th s d ng ch c n ng copy đ đ t n , sau click vào bi u t ng NMOS th i gian Ch c n click vào bi u t ng c a s LTspice ta đ c m t NMOS m i đ c tích h p th vi n PMOS : Trên bar c a LTspice, Ch n bi u t ng Compoment C a s m i xu t hi n, Ch n PMOS4 Lecturer TS Hoàng Trang TA Ph m Xuân Hoàng hoangtrang hcmut edu mr hoangtrang gmail com   Page Lab0-Analog IC design, b môn i n T ; khoa - T; tr Các b c cịn l i ta làm hồn tồn t thuvien.txt : ng H Bách Khoa- HQG TP.HCM  ng t nh NMOS nh ng ý line sau file MODEL CMOSP PMOS ( CMOSP Model name c a PMOS n ta hoàn t t vi c tích h p th vi n cho NMOS PMOS Và có th dùng nh ng PMOS vào vi c thi t k L u ý nh ng u sau : 1.Khi ch n Model c n ph i ý n áp u n, th ng model 50n có Vdd 1v, Cịn model hi n có n áp u n c 5v 2.Khi mu n t o NMOS ho c PMOS m i, ta ph i thay đ i thông s Model name cho t ng Transitor m t File th vi n (Thuvien.txt) ph i folder v i file Schematic (file có d ng ASC) Lecturer TS Hoàng Trang TA Ph m Xuân Hoàng hoangtrang hcmut edu mr hoangtrang gmail com   Page Lab0-Analog IC design, b môn i n T ; khoa - T; tr ng H Bách Khoa- HQG TP.HCM  IV.S d ng NMOS PMOS tích h p đ thi t k m ch Sau tích h p th vi n cho NMOS PMOS, ta hồn tồn có th s d ng chúng cho m ch c n thi t k Chúng ta nên thi t k gi y tr c đ có mơ hình m ch giai đo n Schematic LTspice ch v l i d ng s đ m ch thi t k Trong trình Schematic này, công vi c c a ch t o NMOS PMOS đ ng th i n i chúng l i v i Các t o NMOS PMOS đ c nêu phía trên, Cịn đ n i NMOS PMOS l i v i nhau, Chúng ta s d ng bi u t th c hi n n i m l i v i ng : đ s p x p l i linh Trong trình ta c ng có th s d ng bi u t ng ki n m t cách h p lý đ p m t h n, Tránh gây r i m t dây n i ch ng chéo M t l u ý n a ch ng trình h c ta th ng s d ng NMOS PMOS có chân D,S,G, nh ng th c t m t chân M n a có đ c Các MOSFET có chân nh ch ng trình h c ta có th n i chân nh sau : Trong trình v schematic, b n c ng có th đánh d u label cho ngõ vào, ngõ ra, ho c b t kì m m ch mà b n thích M c đích c a vi c đánh d u label đ có th đ a n áp ho c vào m ch Ch c n ng đánh d u label hoàn toàn t ng t ch c n ng label orcad i v i v trí VDD, nên đánh d u label cho chúng vi c giúp ta d dàng cung c p ngu n h n VD : Câu l nh đ đ a áp vào VDD : VDD VDD Ngh a đ a ngu n VDD vào v trí gi a m VDD 0, có giá tr b ng 1V D nhiên m VDD m ph i đ c đánh d u t tr c V.Ch y Mô Ph ng Lecturer TS Hoàng Trang TA Ph m Xuân Hoàng hoangtrang hcmut edu mr hoangtrang gmail com   Page Lab0-Analog IC design, b môn i n T ; khoa - T; tr ng H Bách Khoa- HQG TP.HCM  Thông th ng, s v schematic cho m ch, sau đánh d u ngõ vào, ngõ ra, VDD, mass đóng gói chúng thành cell, g m ngõ vào, ngõ VDD, ngõ MASS, ngõ out DC Operating Point ây ch c n ng r t hay LTspice, cho phép có th bi t đ c di n áp DC t i t t c nút t t c dòng ch y m ch s d ng ch c n ng ch c n nh n nút OK đ t vào b t kì n i c a s LTspice Các command Chúng ta ch quan tâm t i phân tích DC, AC phân tích nhi u AC Analysis Lecturer TS Hồng Trang TA Ph m Xuân Hoàng hoangtrang hcmut edu mr hoangtrang gmail com   Page Lab0-Analog IC design, b môn i n T ; khoa - T; tr ng H Bách Khoa- HQG TP.HCM  Ch c n ng cho phép v bode biên đ c a ngõ ( t c phân tích Type of Sweep : ch đ AC) có ch đ đ ch n Chúng ta ch quan tâm t i linear octave Linear : Ch n n u d i h p Decade : Ch n n u d i r ng c ng ph i ch n s m đ LTspice tính tốn biên đ d i thơng c n phân tích Number of points Start Frequency Stop Frequency DC Sweep Lecturer TS Hoàng Trang TA Ph m Xuân Hoàng hoangtrang hcmut edu mr hoangtrang gmail com   Page Lab0-Analog IC design, b môn i n T ; khoa - T; tr ng H Bách Khoa- HQG TP.HCM  L u ý: Vi c b t bu c N u khơng folder Ltspice s khơng hi u đ th vi n Trên công c Ltspice,Ch n c file đánh vào dòng l nh sau : INCLUDE THUVIEN.TXT Ch n OK, m t h p nh xu t hi n , t vào b t kì v trí Ltspice M c đích c a dịng l nh đ a File thuvien.txt vào Ltspice Bây gi t o NMOS tích h p thơng s th vi n vào NMOS này.Vào c a s làm vi c c a Ltspice, Ch n nút ch n Nmos4 toolbar Trong c a s m i xu t hi n, Lecturer TS Hoàng Trang TA Ph m Xuân Hoàng hoangtrang hcmut edu mr hoangtrang gmail com   Page Lab0-Analog IC design, b môn i n T ; khoa - T; tr ng H Bách Khoa- HQG TP.HCM  Nh n OK đ t vào v trí c a s làm vi c Ltspice Ta đ c 5.Bây gi m File thuvien.txt, ý t i đo n sau: Lecturer TS Hoàng Trang TA Ph m Xuân Hoàng hoangtrang hcmut edu mr hoangtrang gmail com   Page Lab0-Analog IC design, b môn i n T ; khoa - T; tr ng H Bách Khoa- HQG TP.HCM  N_50n tên model c a NMOS 6.Tr l i c a s làm vi c c a Ltspice Click chu t ph i lên NMOS4 v a m i đ vào M t c a s hi n : c thêm Chúng ta thay đ i thông s : Model name : N_50n Length : 50n ( Do s d ng th vi n 50n) Width : T ch n theo yêu c u thi t k gi s ta ch n NMOS có W 0.5u, Pmos có W 1u Th ng NMOS đ c ch n có kích th c nh h n PMOS c u hình Pull up- Pull down, có th cho m c Low lý t ng h n Lecturer TS Hoàng Trang TA Ph m Xuân Hoàng hoangtrang hcmut edu mr hoangtrang gmail com   Page Lab0-Analog IC design, b môn i n T ; khoa - T; tr ng H Bách Khoa- HQG TP.HCM  Sau th c hi n xong ta có : Nh v y ta t o tích h p th vi n cho NMOS L u ý : Ch m i NMOS N u mu n s d ng nhi u NMOS ph i làm tu n t b c nh cho T ng NMOS 7.Ti p t c t o PMOS T ch n PMOS4 ng t nh NMOS, Ch n bi u t Lecturer TS Hoàng Trang TA Ph m Xuân Hoàng hoangtrang hcmut edu mr hoangtrang gmail com   ng toolbar Page Lab0-Analog IC design, b môn i n T ; khoa - T; tr ng H Bách Khoa- HQG TP.HCM  t vào hình làm vi c c a Ltspice Thi t l p thông s cho PMOS nh sau : Nh v y có PMOS NMOS cho thi t k Bây gi s d ng bi u t nhìn ng move toolbar đ s p x p l i Mosfet cho h p lý d Lecturer TS Hoàng Trang TA Ph m Xuân Hoàng hoangtrang hcmut edu mr hoangtrang gmail com   Page Lab0-Analog IC design, b môn i n T ; khoa - T; tr 9.các NMOS PMOS h c th ng H Bách Khoa- HQG TP.HCM  ng có ngõ ra, nh ng có ngõ toolbar n i MOSFET nh sau đ đ Chúng ta s d ng bi u t ng c u hình PMOS NMOS thơng d ng Lecturer TS Hoàng Trang TA Ph m Xuân Hoàng hoangtrang hcmut edu mr hoangtrang gmail com   c Page Lab0-Analog IC design, b môn i n T ; khoa - T; tr 10.Ti p t c s d ng ng H Bách Khoa- HQG TP.HCM  đ n i NMOS PMOS thành c u hình hồn ch nh : 11 Bây gi s đánh d u label cho ngõ vào Ch n bi u t xu t hi n, thi t l p thông s nh sau : Ch n OK N i v i ngõ vào , ta đ ng M tc as c: Lecturer TS Hoàng Trang TA Ph m Xuân Hoàng hoangtrang hcmut edu mr hoangtrang gmail com   Page Lab0-Analog IC design, b môn i n T ; khoa - T; tr Th c hi n hoàn toàn t ng H Bách Khoa- HQG TP.HCM  ng t v i ngõ VDD ta có : 12.Bây gi ta n i GND cho m ch Ch n bi u t đ c m ch: ng Lecturer TS Hoàng Trang TA Ph m Xuân Hoàng hoangtrang hcmut edu mr hoangtrang gmail com   Và đ a vào v trí mass Ta Page Lab0-Analog IC design, b môn i n T ; khoa - T; tr ng H Bách Khoa- HQG TP.HCM  13.Ti p t c ta đ a mơ hình ngu n vào ngõ vào.Ch n bi u t Và ch n Voltage N i ngu n vào ngõ vào mass ngu n thay đ i v trí nh sau : ng toolbar ng th i click chu t ph i vào dòng ch V1 ,V Lecturer TS Hoàng Trang TA Ph m Xuân Hoàng hoangtrang hcmut edu mr hoangtrang gmail com   Page Lab0-Analog IC design, b môn i n T ; khoa - T; tr ng H Bách Khoa- HQG TP.HCM  Nh v y ta đ c m ch hoàn ch nh Chú ý : N u q trình v m ch có sai sót s d ng ch c n ng Delete đ xóa ph n b l i Nh n nút deleta bàn phím, Con chu t s bi n thành bi u t ng chi c kéo Click chi c kéo vào v trí mu n xóa Thốt kh i ch c n ng delete b ng cách click đúp chu t ph i 14.Bây gi gán ngu n VDD cho m ch L u ý Vin tr bi u t ng, Chúng ta s đ a ngu n mô ph ng vào v trí Vin Trong c a s làm vi c c a Ltspice, Ch n bi u t ng : ng h p ch Ch n thông s nh sau : mu n cung c p Ngu n VDD V CHúng ta s th c hi n l nh gi ng nh s d ng hspice, b ng cách gõ dòng l nh vào khung c a s VDD VDD Lecturer TS Hoàng Trang TA Ph m Xuân Hoàng hoangtrang hcmut edu mr hoangtrang gmail com   Page Lab0-Analog IC design, b môn i n T ; khoa - T; tr Và đ t ng H Bách Khoa- HQG TP.HCM  b t kì v trí d nhìn c a s làm vi c c a Ltspice: Dịng l nh có ngh a t o m t ngu n VDD, đ a vào v trí VDD 0, v i giá tr n áp 1V Chú ý v trí VDD ph i đánh d u m ch Gi ng nh ví d trên, CHúng ta đánh d u ngu n VDD b ng label “VDD” đánh d u mass b ng v trí “0” 15 Nh v y cung c p đ ngu n cho m ch Bây gi s mô ph ng ch c n ng c a m ch M c đích Chính c a xét ho t đ ng ch đ DC c a b inverter Ngõ s thay đ i th n u ngõ vào thay đ i t đ n VDD T có th tìm đ c m chuy n tr ng thái, n áp ng ng Trên toolbar c a Ltspice, ch n Simulate/edit simulation command M t c a s xu t hi n, ch n DC sweep Lecturer TS Hoàng Trang TA Ph m Xuân Hoàng hoangtrang hcmut edu mr hoangtrang gmail com   Page Lab0-Analog IC design, b môn i n T ; khoa - T; tr ng H Bách Khoa- HQG TP.HCM  Thi t l p thông s DC Sweep nh sau : Ý ngh a thông s đ c đ c p tr c Chú ý thông s Increment, thông s giúp cho vi c v đáp ng đ c t t h n, Thơng s nh v xác trên, thơng s Increment b ng 0.1, T c c sau 0.1V, Ltspice s v m đáp ng áp ng cu i cá m n i l i v i Lecturer TS Hoàng Trang TA Ph m Xuân Hoàng hoangtrang hcmut edu mr hoangtrang gmail com   Page Lab0-Analog IC design, b môn i n T ; khoa - T; tr ng H Bách Khoa- HQG TP.HCM  Sau thi t l p thơng s xong đ t chúng vào c a s làm vi c c a Ltspice Lúc này, S đ m ch + Dịng l nh có d ng nh sau : D nhiên ta có th s p x p l i thành ph n cho d nhìn h n 16 Ch y mô ph ng : toolbar Bây gi n u khơng có l i, s đ Ch n Nút hình nh sau : Lecturer TS Hoàng Trang TA Ph m Xuân Hoàng hoangtrang hcmut edu mr hoangtrang gmail com   c Page Lab0-Analog IC design, b môn i n T ; khoa - T; tr ng H Bách Khoa- HQG TP.HCM  Màn hình th hi n đáp ng c a m ch, cịn hình d i s đ m ch Khi ta rê chu t hình bên d i ta th y chu t hi n lên d u + Th click d u c ng vào ngõ Ta s đ c đáp ng ngõ c a m ch Hoàn toàn t ng t ta có th bi t đ c đáp ng b t kì m m ch M c đích c a thí nghi m xác đ nh ngõ thay đ i th n u ngõ vào t ng t đ n 1.Vì v y đ cho tr c quan, ta nên quan sát c d ng tín hi u vào B ng cách ch n bi u t ch n Vin Vout Ta đ ng toolbar, Dí nút Ctrl bàn phím sau c đáp ng nh sau : Lecturer TS Hồng Trang TA Ph m Xuân Hoàng hoangtrang hcmut edu mr hoangtrang gmail com   Page Lab0-Analog IC design, b môn i n T ; khoa - T; tr ng H Bách Khoa- HQG TP.HCM  áp ng có ngh a Vin t ng t t i Ban đ u Vout m c cao, sau b gi m d n t i m chuy n tr ng thái b gi m đ t ng t xu ng m c th p h n T m c chúng ti p t c b gi m cho t i giá tr low Quan sát hình ta th y m chuy n tr ng thái chuy n tr ng thái m c th p 0.6V i m r i 0.5V Lecturer TS Hoàng Trang TA Ph m Xuân Hoàng hoangtrang hcmut edu mr hoangtrang gmail com   m c cao 0.4V, m Page