Chương : TỞ CHỨC VÀO RA DỮ LIỆU • • • • Sơ đồ chân tín hiệu Một số mạch phụ trợ Nối ghép với bộ nhớ Nối ghép với thiết bị vào 4.1.Sơ đồ chân tín hiệu AD7 - AD0 [I/O] :chân dồn kênh cho tín hiệu phần thấp bus địa liệu (ALE=1 chân có tín hiệ u địa chỉ) A15-A8 [O]: Là bit phà n cao bus địa S4 NMI[I]:Tín hiệ u yêu cà u ngá t khong chê được 0 1 RESET[I]:Tín hiệ u rêsêt lạ i 8088– A19/S6 [O] :chan dò n A16/S3 kênh củ a địa chỉ phà n cao củ a tín hiệ u trạ ng thá i (ALE=1 chan là tín hiệ CLK[I]:Tí u địa chỉ)n hiệ u xung đò ng hò S3 1 RD[O]:Tín hiệ u cho phế p đọ c RD=0 cho phế p nhạ n dl Chu kỳ hoạt động MN/MX[I]: chan điề u truy READY[I]:Tí cập dl đoạn rộng n ̣ mở khiể n hoạ t đo ng củ a ̣ u dl bá thêo ođoạn chochế truy hiê cập ngăn CPU đọ xếp t tìnmã h hoặc không min/max truy CPU cập biế đoạn trạ ng sã n sà ng truy củ cập đoạn dl a cá c TBNV hoạ c củ a bọ nhớ INTR[I]:Tín hiệ u yêu cà u ngá t chê được Vcc[I]:Cha n GND[O]:2 TEST[I]:CPU nguò nnguò n sễ chờ cha n đế n TEST=0 nó́ iithư vợ́ic0v mơ hiệ n lệ nh tiế p thêo Sơ đồ chân 8088/8086 Chế đợ Min/Max • Ảnh hưởng tới các chân 24-31 • Chế đợ Min: – Các chân 24-31 là các tín hiệu đk I/O và bộ nhớ – Các tín hiệu đk đều từ 8088/8086 • Chế đợ Max: – Một số tín hiệu đk được tạo từ ngoài – Một số chân có thêm chức mới – Sử dụng bộ đồng xử lý toán 8087 Chế độ Min WR[O]: tác động ở mức thấp cho phépraghi ALE[O]:ngõ tácvào động IO/M[O]:phân biệt trạng ITNA[O]:INTA=0 báo bộ nhớ thiết mức caohoặc đểbên cài tínbịhiệu DT/R[O]: xác định chiều thái CPU truy cập bộ cho mạch ngoài DEN[O]:thông báo trạng vào HOLD[I]:yêu cầu treo địa chỉ bus đa hệ truyền dữ bus nhớ haytrên vào ra.Tác biết CPU đãliệu chấp nhận thái của CPU CPU đểngắt mạch ngoài thực HLDA[O]:thông báonhận yêu động mức thấptruyền yêu cầu dữ đaCPU hợp hiện trao đổi bộ nhớ cầuliệu treo đã được chu kỳ xuất bộvới nhớ bằng cách truy nhập trực chấp nhận tiếp (DMA) Chế độ Max RQ/GT0,RQ/GT1[O]: LOCK[O]: tác động mức Là các tín có hiệu thấp.Khi tínyêu hiệucầu này dùng bus của bộ vxl thì không có thiết bịkhác ngoài hệ thống nào được thâmhoặc nhập vào thông báoCPU chấp nhận treo Bus của của CPU 4.2.Mợt sớ mạch phụ trợ • • Mạch điều khiển bus 8288 Mạch tạo xung nhịp 8284 Mạch điều khiển Bus 8288 U1 CLK[I]:nhận xung nhịp từ CEN[I ]:cung DEN MRD để ̣ thống đồngcấp bộ tín tạohiệu các tín và các tín khiển hiệu điều khiển của 8288 hiệu điều từ 8288 MWT dụng IOB[I]:chọn các để chếkích độ bus khác AEN[I]:sử hoạt AMW 13 độ Bus vào IOB=1:chế tín hiệu ngõ sau thời gian IOR IOB=0:chế trễ MC/PD[O]:tín hiệu 150ns11 độ Bus hệ thống CLK cấp tới IOW 12 ngõ cung 15 DEN[O]: cho phép CEN AIOW bộ điều khiển ngắt 14 Bus dữ liệu hệ thống INTA[O]:thông báo IOB INTA hoạt 6động CPU chấp nhận yêu AEN cầu ngắt DT/R 16 DT/R[O]:xác định chiều truyền dl của bộ đệm DEN 17 Bus dữ liệu hệ MC/PD thống 19 S0 18 S1 S2 ALE 8288 Mạch tạo xung nhịp 8284 U1 17 X1 READY CLK 10 CLK[O]:fCLK=fx/3 X1,X2[I]:nối với tinh thể RESET 16 PCLK=fx/6 thạch anh,xác định tần số PCLK[O]:f X2 OSC[O]:f=fx xung nhịp cung cấp cho toàn PCLK hệ thống AEN1,AEN2[I]:chọn RDY 12 chế độRDY1 ASYNC[I]:chọn đồng RDY OSC F/C[I]: chọn nguồn tín hiệu hoặc RDY2 RES[I]:nhận tín hiệu reset bộ AEN1 chuẩn cho 8284 RDY1,RDY2[I]: thông báo hệ thống READY[O]:cung cấp từ tín hiệu EFI[I]:lối vàosẵn cho xung 14 AEN2 RESET[O]:cung trạng thái sàng của bộ cấp tín READY tớibên CPU có RDY EFI bộ dao động ngoài nhớ hoặc TBNV hiệu tác reset đã được đồng động 15 CSY NC bộ 13 ASY NC F/C 11 RES 8284 +Vcc A B Y0 Y1 Y2 Y3 G Input 74LS139 Khi G=1,BA=00: Các ngõ khác Output G B A Y0 Y1 Y2 Y3 0 0 1 0 1 1 1 1 1 1 1 X X 1 1 Bảng hoạt động: Mạch giải mã sang đường IC74139 Input Biểu thức ngõ ra: Output G B A Y0 Y1 Y2 Y3 0 0 1 0 1 1 1 1 1 1 1 X X 1 1 Bài giảng Kỹ Thuật Số Y0 = G.B A Y1 = G.B A Y2 = G.B A Y3 = G.B A Mạch giải mã sang đường IC 74138 ngõ vào A Y0 B Y1 C Y2 Y3 Y4 Ngõ điều khiển G1 Y5 G2A Y6 G2B Y7 74LS138 15 14 13 12 11 10 ngõ Tích cực mức thấp BẢNG HOẠT ĐỘNG: Mạch giải mã sang đường IC 74138 BIỂU THỨC NGÕ RA: Mạch giải mã sang Y0 = G1.G2 A G2 B C.B A Y4 = G1.G2 A G2 B C.B A Y1 = G1.G2 A G2 B C.B A Y5 = G1.G2 A G2 B C.B A Y2 = G1.G2 A G2 B C.B A Y6 = G1.G2 A G2 B C.B A Y3 = G1.G2 A G2 B C.B A Y7 = G1.G2 A G2 B C.B A Dùng bộ giải mã 74xx138 Bảng sự thật mạch giải mã ROM Select Enable Outputs C B A E1 E2 E3 0 0 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 X X X X X 1 1 1 1 X X X X X 1 1 1 1 X X X X X 1 1 1 1 D0 D7 A0 A13 D7 D0 A0 A13 Vcc 74LS138 A14 A15 A16 A17 A18 A B C G2A G2B A19 G1 16Kx8 ROM Vpp Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 chân kích hoạt khối Hình 4-6 Mạch giải mã sơ đờ bớ trí chân mạch giải mã ROM 74LS138 • Thêo sơ đò hã y xá c định vù ng địa chỉ củ a – Y4 – Y2 – Y7 Thiết kế mạch giải mã VXL • Thêo sơ đò hã y xá c định vù ng địa chỉ củ a – Y4 – Y2 – Y7 Thực hiện lệnh CT Quá trình thực vậy? Quá trình thực hiện là dừng • • • • Ngắt nguồn điện khỏi hệ thống Gặp lệnh dừng (Shutdown) Gặp tình huống không xử lý được Gặp lỗi phần cứng Ngắt(Interrupt) • Khái niệm về ngắt : Ngắt là chế cho phép CPU tạm dừng chương trình thực hiện chuyển sang thực hiện một chương trình khác,gọi là chương trình phục vụ ngắt • Các loại ngắt : – Ngắt lỗi thực hiện CT – Ngắt lỗi phần cứng – Ngắt module I/O phát tín hiệu ngắt đến CPU yêu cầu trao đổi dữ liệu Hoạt động của ngắt Xử lý tín hiệu ngắt Cấm ngắt Bộ VXL bỏ qua ngắt tiếp theo xử lý ngắt Cho phép ngắt Bộ VXL sẽ xử lý ngắt tuần tự nếu thứ tự ưu tiên Ưu tiên ngắt Các ngắt máy tính được định nghĩa mức độ ưu tiên khác ... 64Kx8 128x8 256 x8 51 2x8 24 24 24 24 24 24 28 28 28 28 28 28 28 28 32 32 32 25 25 12 ,5 21 21 25 12 ,5 12 ,5 12 ,5 12 ,5 12 ,5 12 ,5 12 ,5 12 ,5 12 ,5 12 ,5 12 ,5 EEPROM 28C16A- 25 2864A 250 250 16K 64K 2Kx8... 74S472 74S573 35 60 60 256 4K 4K 32x8 51 2x8 1Kx4 16 20 18 5 UV-EPROM 2716 2716-1 2716B 2732A- 45 2732A-20 27C32 2764A- 25 27C64- 15 27128-20 27C128- 25 27 256 -20 27C 256 -20 2 751 2- 25 27C512- 25 27C010-12... 27C512- 25 27C010-12 27C201-12 27C401-12 450 350 450 450 200 450 250 150 200 250 200 200 250 250 120 120 120 16K 16K 16K 32K 32K 32K 64K 64K 128K 128K 256 K 256 K 51 2K 51 2K 1M 2M 4M 2Kx8 2Kx8 2Kx8 4Kx8