Bài tập dạng 1: Mở rộng từ nhớ

Bài tập dạng 1: Mở rộng từ nhớ (thay đổi liệu) Chú ý: Xem nhớ đọc hay nhớ đọc/ghi liệu VD: Thiết kế module nhớ đọc ghi 8K x 16 bit từ chip nhớ 8K x bit (Dạng đơn giản phục vụ cho làm dạng 3) Giải: + Chip nhớ: 8KBx8bit = 213 x bit: có 13 đường địa A12-A0, đường liệu D7-D0 + Module nhớ: 8KBx16bit = 213x 16 bit: có 13 đường địa A13-A0, 16 đường liệu D15-D0 + Số chip nhớ cần dùng : + Sơ đồ nguyên lý mở rộng nhớ: = chip Bài tập dạng 2: Mở rộng số lượng từ nhớ (thay đổi địa chỉ) Chú ý: -Dạng thay đổi số đường địa nên phải dùng giải mã địa như: đầu vào đầu ra, đầu vào đầu ra, đầu vào đầu Như cần xây dựng giải mã địa từ cổng logic (Lưu ý đọc kỹ yêu cầu cho cổng logic tùy ý hay cho đầu vào đầu ra, cho đầu vào phải dùng cổng ĐẢO dùng cổng NAND đầu vào NOR đầu vào) - Bộ giải mã địa thường có đầu mức tích cực thấp chân chọn Chip nhớ có mức tích cực thấp cần vẽ bảng chân lý, đầu vào tự đặt tên lúc thiết kế (chú ý trọng số bít địa chỉ) - Nên thuộc ln bảng chân lý sơ đồ nguyên lý giải mã địa 1:2, 2:4, 3:8… để đưa vào sơ đồ mở rộng nguyên lý nhớ - Nếu module nhớ có dung lượng khơng số mũ số đường địa tính theo giá trị số mũ lớn gần (bản chất lấy phần nguyên Log2 (dung lượng) - Nếu toán có nhiều chip nhớ thường phải ghép giải mã ví dụ 3:8 thành 4:16 (Dạng khó cần lưu ý) VD1: Cho IC nhớ 4KBx8bit, mạch AND, OR, XOR, NAND… hai đầu vào đầu (số lượng không hạn chế) Tổ chức nhớ đọc có dung lượng 24KBx8bit liệu (Lập bảng chân lý vẽ mạch giải mã chọn IC nhớ, vẽ sơ đồ nguyên lý mở rộng nhớ) Giải: + Chip nhớ: 4KBx8bit = 212 x bit: có 12 đường địa A11-A0, đường liệu D7-D0 + Module nhớ: 24KBx8bit = 24 x 210 x bit: có 15 đường địa A14-A0, đường liệu D7-D0 + Số chip nhớ cần dùng : = chip + Số đường địa đưa vào giải mã: 14-11=3 đường + Cần dùng giải mã: đầu vào (A,B,C nối với A 12, A13, A14) đầu ( … ) để chọn Chip nhớ Chân chọn giải mã (hoặc đặt tên , , ) mức tích cực thấp + Ta có bảng chân lý: 0 0 0 0 A14 C 0 0 1 1 x A13 B 0 1 0 1 x A12 A 1 1 x 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 +Vẽ mạch giải mã chọn IC nhớ: A14 C A13 B A12 A OR C+B+A Y0 C+B+A Y1 B+A C+B+A Y2 B+A C+B+A Y3 B+A C+B+A Y4 B+A C+B+A Y5 C+B+A Y6 C+B+A Y7 NAND C B A +Sơ đồ nguyên lý mở rộng nhớ: A14-A0 A11-A0 A14 A13 A12 IC_4KBx8bit A11 A0 OE D7 D0 CS IC_4KBx8bit A11 A0 OE D7 D0 CS IC_4KBx8bit A11 A0 A B C G Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 BO GIAI MA 3:8 CS D7-D0 IC_4KBx8bit A11 A0 D7 D0 OE A12 A13 A14 OE D7 D0 CS IC_4KBx8bit A11 A0 OE D7 D0 CS IC_4KBx8bit A11 A0 CS OE OE D7 D0 Ví dụ 2: Áp dụng cho thường có đường địa đưa vào giải mã Cho IC nhớ 2MBx8bit, mạch AND, OR, XOR, NAND, NOT… (số lượng không hạn chế), mạch giải mã địa đầu vào, đầu Tổ chức nhớ đọc ghi có dung lượng 30MBx8bit liệu (Lập bảng chân lý vẽ mạch giải mã chọn IC nhớ, vẽ sơ đồ nguyên lý mở rộng nhớ) Giải: Nhận dạng đề: Bài thiết kế module nhớ thay đổi địa chỉ, giữ nguyên liệu + Chip nhớ: 2MBx8bit = 221 x bit: có 21 đường địa A20-A0, đường liệu D7-D0 + Module nhớ: 30MBx8bit = 30 x 220 x bit: có 25 đường địa A24-A0, đường liệu D7-D0 + Số chip nhớ cần dùng : = 15 chip + Số đường địa đưa vào giải mã : 25-21=4 đường Cần dùng giải mã: đầu vào (A,B,C,D nối với A21….A24) 16 đầu ( , ,… ) Ta sử dụng ghép giải mã đầu vào, đầu A24 chân chọn Chip mức tích cực thấp Bảng chân lý: A24 A23 A22 A21 IC D C B A 0 0 0 0 0 0 1 0 1 1 0 1 1 0 0 1 1 1 1 0 1 1 1 1 1 IC IC1 0 0 0 0 0 0 0 Sơ đồ mạch giải mã địa đầu vào 16 đầu ghép từ giải mã đầu vào đầu (chú ý đề cho cổng logic đầu vào đầu sơ đồ thay cổng ĐẢO cổng NAND đầu vào) A21 A A22 B A23 C A24 D A B C G Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 BO GIAI MA 3:8 A B C G Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 BO GIAI MA 3:8 BOGIAI MA 4:16 Y8 Y9 Y10 Y11 Y12 Y13 Y14 Y15 Mạch nguyên lý mở rộng nhớ A24-A0 A20-A0 A22 A21 2MBx8bit A20-A0 D7-D0 WE OE CS A B A23 C A24 D A21 A22 A B C G Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 CS Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 D7-D0 CS CS CS CS BO GIAI MA 3:8 CS CS A B C G Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y10 Y11 Y12 Y13 Y14 Y15 A21-A0 D7-D0 WE OE BO GIAI MA 3:8 CS BOGIAI MA 4:16 CS CS CS CS CS CS OE WE Bài tập dạng 3: Mở rộng địa liệu VD: Cho IC nhớ 8MBx8bit, mạch AND, OR, XOR, NAND… hai đầu vào đầu (số lượng không hạn chế) Tổ chức nhớ đọc ghi có dung lượng 32MBx16bit liệu.(Lập bảng chân lý vẽ mạch giải mã chọn IC nhớ, vẽ sơ đồ nguyên lý mở rộng nhớ) Giải: + Chip nhớ: 8MBx8bit = 223 x bit: có 23 đường địa A22-A0, đường liệu D7-D0 + Module nhớ: 32MBx16bit = 225 x 16 bit: có 25 đường địa A24-A0, 16 đường liệu D15-D0 + Số chip nhớ cần dùng : = chip gồm chip + Số đường địa đưa vào giải mã địa là: 25-23=2 đường (A24,A23) + Cần dùng giải mã: đầu vào (A,B nối với A23, A24) đầu ( ) Chân chọn giải mã (hoặc đặt tên ) mức tích cực thấp + Ta có bảng chân lý: 0 0 A24 B 0 1 x A23 A 1 x 1 1 1 1 1 1 1 1 , , +Vẽ mạch giải mã chọn IC nhớ +Sơ đồ nguyên lý mở rộng nhớ 8MBx8 bit thành 8MBx16 bit: +Sơ đồ nguyên lý mở rộng nhớ 8MBx16 bit thành 32MBx16 bit: A24-A0 A23 A22-A0 IC_8MBx16bit A22 A0 CS OE WE D15 D0 IC_8MBx16bit A22 A0 A A24 B CS Y0 Y1 Y2 Y3 OE A23 WE D15 D0 D15-D0 IC_8MBx16bit A22 A0 D15 D0 CS OE WE G BO GIAI MA 2:4 IC_8MBx16bit A22 A0 CS WE OE OE D15 D0 WE A24