Đánh giá các thuật toán ước lượng mù trong bù sai lệch định thời cho các bộ ADC ghép xen thời gian

Bài viết phân tích hiệu quả của việc sử dụng thuật toán bình phương trung bình cực tiểu (Least Mean Square) và thuật toán bình phương cực tiểu đệ quy (Recursive least squares - RLS) trong bù sai lệch định thời cho TIADC. Phân tích này nhằm đánh giá hiệu quả bù sai lệch thông qua việc quan sát phổ đầu ra, thể hiện qua các tham số tỉ số tín hiệu trên nhiễu và méo (signal-to-noise and distortion ratio - SNDR), dải động không chứa hài (spurious-free dynamic range - SFDR) và tốc độ hội tụ của việc ước lượng. Mời các bạn cùng tham khảo!

Đánh giá thuật toán ước lượng mù bù sai lệch định thời cho ADC ghép xen thời gian Hoàng Thị Yến∗ , Tạ Văn Thành∗ , Lê Đức Hân∗ , Trịnh Xuân Minh∗ , Hoàng Văn Phúc∗ , Đỗ Ngọc Tuấn† ∗ † Đại học Kỹ thuật Lê Quý Đôn, Hà Nội, Việt Nam Đại học Thơng tin Liên lạc, Nha Trang, Khánh Hịa Email: hoangyenmta@gmail.com Tóm tắt nội dung—Sai lệch kênh Bộ chuyển đổi tương tự - số ghép xen thời gian (TIADCs) gây méo phổ đầu ra, ảnh hưởng tới khả làm việc Bộ chuyển đổi tương tự - số (ADC) Vì vậy, việc bù sai lệch cho kênh TIADC cần thiết Trong báo này, nhóm tác giả phân tích hiệu việc sử dụng thuật tốn bình phương trung bình cực tiểu (Least Mean Square) thuật tốn bình phương cực tiểu đệ quy (Recursive least squares - RLS) bù sai lệch định thời cho TIADC Phân tích nhằm đánh giá hiệu bù sai lệch thông qua việc quan sát phổ đầu ra, thể qua tham số tỉ số tín hiệu nhiễu méo (signal-to-noise and distortion ratio - SNDR), dải động không chứa hài (spurious-free dynamic range - SFDR) tốc độ hội tụ việc ước lượng Điều thể qua kết mô I GIỚI THIỆU Trước phát triển hệ thống truyền thông số, chuẩn truyền thông mới, hiệu ADC đơn bị giới hạn tốc độ, độ phân giải độ xác Để khắc phục hạn chế ADC ghép xen thời gian (Time-interleaved Analog-to-Digital Converter - TIADC) giải pháp đầy hứa hẹn Giải pháp sử dụng nhiều ADC đơn hoạt động song song lấy mẫu xen kẽ mặt thời gian [1], [2] Trong cấu trúc TIADC M kênh, kênh lấy mẫu với tần số fs /M Do mặt lý thuyết, TIADC M kênh tương đương với ADC mà có tốc độ lấy mẫu tăng M lần minh họa hình Về mặt lý tưởng, đặc tính hàm truyền kênh hoàn toàn giống Tuy nhiên, thực tế, sai lệch trình xử lý, biến đổi nguồn cung cấp, nhiệt độ độ tuổi thành phần điện tử mà TIADC xảy sai lệch kênh Mỗi kênh TIADC M kênh đặc trưng sai lệch chiều Om , sai lệch khuếch đại gm sai lệch định 78 f M s I 0(t ) ADC0 y >n@ MT s f M I (t ) x(t ) I 0(t ) s ADC1 y1 > n@ y[n ] Mux f M I (t ) s M 1 ADC M 1 y M 1 > n @ I (t ) T s I (t ) M 1 (a) (b) Hình Cấu trúc giản đồ thời gian TI-ADC M kênh thời rm Ts , với m = 0, 1, , M − 1, rm độ sai lệch định thời tương đối so với chu ký lấy mẫu hình Các sai lệch kênh tạo hài phổ tần đầu [2], [3], làm giảm hiệu hoạt động TIADC Vì vậy, chúng làm giảm tỉ số tín hiệu nhiễu méo (SNDR) dải động không chứa hài (SFDR) [3] Chính vậy, hiệu chỉnh sai lệch kênh TIADC việc làm cần thiết Trong năm gần đây, hiệu chỉnh sai lệch khuếch Hình Các sai lệch kênh TIADC đại sai lệch định thời nghiên cứu [5]-[11] Các cơng trình thường xem xét hệ thống TIADC hai kênh [5]-[7] Một số cơng trình nghiên cứu hiệu chỉnh sai lệch định thời hệ thống kênh [8]-[11] Trong báo này, nhóm tác giả tập trung vào việc phân tích hiệu chỉnh sai lệch định thời theo phương pháp số Trong đó, chúng tơi phân tích so sánh thuật tốn ước lượng thích nghi để ước lượng sai lệch định thời TIADC M kênh Kết đưa báo thực hiệu chỉnh mù sai lệch định thời sử dụng cấu trúc thích nghi dựa thuật tốn RLS thuật tốn LMS Phần cịn lại báo tổ chức sau Trong phần II phân tích mơ hình hệ thống theo phương pháp số Trong đó, xét sai lệch định thời TIADC M kênh Trên sở đó, xây dựng trình tự bước thuật tốn ước lượng mù trình bày phần III Một số kết mô phần mềm Matlab kết luận trình bày phần IV V II MƠ HÌNH HỆ THỐNG Giả sử cho tín hiệu vào băng tần hữu hạn X (jΩ) = 0, với |Ω| ≥ B B ≤ Tπs , đầu TIADC M kênh hình có sai lệch định thời viết lại sau: αk e j( ω−k 2π M ) X ej ( ω−k 2π M ) (1) k=0 Trong đó: αk e jω jω erm Hd (e ) ≈ + rm Hd ejω = M M −1 e rm Hd ( e jω )e −jk 2πm M (5) y [n] = x [n] + e [n] Trong x [n] tín hiệu vào, e [n] thành phần lỗi sai lệch định thời Mơ hình e [n] viết dạng vector sau: (6) e [n] = cTr xr [n] Trong đó, cr vector hệ số sai lệch định thời, xr [n] vector tín hiệu điều chế vi phân Các vector biểu diễn sau: cr = ℜ {R1 } , ℑ {R1 } , , ℜ {R2 } , ℑ {R2 } , , T ℜ R M −1 , ℑ R M −1 , R M 2 (7) Trong ℜ {x} phần thực x ℑ {x} phần ảo x, Rk xác định theo công thức M M −1 2π rm e−jk M m (8) xr [n] = m [n] x [n] ∗ hd [n] (9) Rk = (2) m=0 (4) Thay (4) vào (1) áp dụng biến đổi Fourier rời rạc ngược (1) ta đầu TIADC sau: M −1 X (jΩ) = đáp ứng tần số vi phân rời rạc theo thời gian lý tưởng [13] Vì TIADC độ lệch thời gian rm nhỏ so với chu kỳ lấy mẫu Ts nên áp dụng cơng thức xấp xỉ chuỗi Taylor cho thành phần jω erm Hd (e ) bỏ qua thành phần bậc cao ta kết sau: m=0 và (3) Hd (ejω ) = jω, for−π < ω ≤ π (nM+0)Ts+r0Ts ADC0 Analog input x(t) (nM+m)Ts+rmT ADCm y[n] x[n] e[n] Digital output y[n] MUX hd[n] fs=1/Ts (nM+(M-1))Ts+rM-1Ts m[n] xr[n] cr ADCM-1 TIADC Hình Mơ hình đơn giản hệ thống TIADC M kênh rời rạc theo thời gian Hình Mơ hình TIADC có sai lệch định thời 79 Trong Các bước thực thuật tốn LMS 2π 2π m[n] = 2cos n , −2sin n , , M M 2π 2π 2cos k n , −2sin k n , , (10) M M M 2π M 2π 2cos −1 n , −2sin −1 n , M M (−1)n Khởi tạo: n = 0, cˆr [0] , µ Lặp n = đến L eˆ [n] = cˆT r [n] yr [n] x ˆ [n] = y [n] − eˆ [n] ε [n] = x ˆ [n] ∗ f [n] cˆr [n] = cˆr [n − 1] + µε [n] yr [n] Kết thúc T III THỰC HIỆN THUẬT TỐN ƯỚC LƯỢNG Trong phần này, nhóm tác giả trình bày cấu trúc ước lượng mù sử dụng thuật tốn LMS RLS [11], [13], [14] mơ tả hình để ước lượng sai lệch định thời Như phân tích trên, nhiệm vụ đặt phải ước lượng vector lỗi e [n] Giải pháp đưa phải ước lượng vector hệ số sai lệch định thời cˆr Trong báo này, nhóm tác giả sử dụng thuật tốn lọc thích nghi để ước lượng vector Các giá trị ước lượng sử dụng để tạo tín hiệu lỗi ước lượng eˆ [n] Tín hiệu sau trừ khỏi y [n] để tín hiệu vào khôi phục lại x ˆ [n] theo công thức sau: (11) x ˆ [n] = y [n] − eˆ [n] = x [n] + e [n] − eˆ [n] Vì phương pháp hiệu chỉnh mù, tín hiệu đầu vào x(n) khơng biết đầu Tín hiệu đầu y(n) TIADC sử dụng thay cho x(n) công thức (6) (9) để ước lượng tín hiệu lỗi Do đó, có: eˆ[n] = cˆTr [n]yr [n] (12) (13) yr [n] = m[n]y[n]∗hd [n] Việc ước lượng cˆr thực thông qua thuật toán LMS thuật toán RLS Thuật toán LMS thực tối thiểu hóa hàm trung bình bình phương lỗi E e2 (n, ω) Trong E thể việc lấy trung bình Việc cập nhật lại trọng số cˆr [n] nhằm ước lượng cˆr [n] giống với hệ số sai lệch thật cr [n], µ hệ số bước xˆ[ n ] y[n]=x[n]+e[n] eˆ[ n ] hd[n] yr[n] m[n] Adaptive algorithm n λn−1 |e(l, ω)| , ζ(n, ω) = (14) l=0 < λ < hệ số “forget” e(l, ω) tài liệu [15] I ma trận đơn vị, Ψ ma trận tương quan δ số dương Thông thường, thường chọn λ dải 0.9 < λ < δ > 100σ với σ phương sai tín hiệu vào Các bước thực thuật toán RLS Khởi tạo: n = 0, λ, Ψ [0] = δI Lặp n = đến L u [n] = Ψ−1 [n − 1] yr [n] k [n] = λy [n]u[n] u [n] r T eˆ [n] = cˆr [n] ∗ yr [n] x ˆ [n] = y [n] − eˆ [n] cˆr [n] = cˆr [n − 1] + k [n] ε [n] Ψ−1 [n] = λ−1 Ψ−1 [n − 1] − k [n] yr [n] Ψ−1 [n − 1] Kết thúc Ta thấy, thuật tốn LMS đơn giản tính tốn, cơng trình nghiên cứu sử dụng rộng rãi thuật toán bù sai lệch định thời Tuy nhiên, tốc độ hội tụ thuật tốn phụ thuộc µ, ngược lại, thuật tốn RLS u cầu tính tốn phức tạp lại mang lại hiệu thời gian hội tụ Phần sau đây, nhóm tác giả đưa kết hai thuật toán sử dụng việc bù sai lệch hệ thống TIADC kênh IV KẾT QUẢ MÔ PHỎNG cˆr [n] e [ n] thích nghi ε [n] phần lỗi sau tín hiệu x ˆ [n] qua lọc thông cao f [n] Bộ lọc thơng cao nhằm loại bỏ tín hiệu, giữ lại thành phần sai lệch định thời để đưa vào lọc Thuật tốn LMS địi hỏi thời gian nhiều để hội tụ, cần tăng tốc độ hội tụ, thuật toán RLS giải pháp cần xem xét, thuật tốn RLS thực tối thiểu hóa hàm định giá: Để so sánh hiệu hai thuật toán trên, nhóm tác giả mơ cấu trúc 10 bit TIADC bốn kênh lấy mẫu tần số 2.7GHz, giả sử kênh kênh tham chiếu khơng có sai lệch định thời f [n] Hình Cấu trúc ước lượng mù sử dụng thuật tốn thích nghi 80 bảng Tín hiệu đầu vào tín hiệu băng tần hữu hạn với X (jΩ) = ΩTs ≥ 0.7π, nhiễu Gauss trắng phương sai σ = 1, thuật toán LMS với bước thích nghi µ = 0.01, thuật tốn RLS với hệ số λ = 0.95 Với thuật toán LMS, nhóm tác giả thực mơ với giá trị µ, chọn giá trị µ nhỏ thời gian hội tụ lâu hơn, chọn µ lớn tín hiệu khơng hội tụ Qua thử nghiệm mơ phỏng, tác giả tăng dần µ từ 0.001 chọn µ = 0.01 giá trị mà tín hiệu hội tụ để thời gian hội tụ không lớn Với thuật toán RLS, tác giả thực tăng λ từ 0.9 λ = 0.95 giá trị cho tín hiệu hội tụ tốt, tăng dần λ tới λ > tín hiệu khơng cịn hội tụ Tỉ số tín nhiễu tính theo cơng thức (15) (16) cho y [n] x ˆ [n] theo [13]: SNR = 10log10 N −1 n=0 |x [n]| N −1 n=0 |x [n] − y [n]| (15) SNR = 10log10 N −1 n=0 |x [n]| N −1 ˆ [n]| n=0 |x [n] − x (16) BẢNG Bảng I GIÁ TRỊ SAI LỆCH ĐỊNH THỜI ADC ADC0 ADC1 ADC2 ADC3 rm 0.00016Ts -0.00025Ts -0.00087Ts Các tham số sai lệch định thời kênh TIADC cho bảng Kết mô đưa hình hình 7, cho thấy: thuật toán RLS, hài sai lệch định thời loại bỏ gần hoàn toàn SFDR trước hiệu chỉnh 53.2 dB, sau hiệu chỉnh 99,7 dB, tham số nâng lên 46.5dB SNDR trước hiệu chỉnh 33.2 dB, sau hiệu chỉnh 60.6 dB, tham số cải thiện 27.4 dB So sánh với kết sử dụng thuật tốn LMS tham số thực cải thiện nâng lên đáng kể Khi sử dụng thuật tốn LMS SFDR cải thiện 30 dB, SNDR cải thiện 17.7 dB Hình tốc độ hội tụ thuật toán RLS Sau khoảng 1000 mẫu hệ số cˆr hội tụ hồn tồn Trong đó, sử dụng thuật tốn LMS phải sau 2000 mẫu hệ số cˆr hội tụ hoàn toàn Tốc độ hội tụ thuật toán LMS minh họa hình Từ phân tích kết mơ cho thấy, thuật toán RLS ước lượng xác hệ số sai lệch định thời cˆr cách nhanh chóng Khi so sánh tham số mơ hình hiệu chỉnh dựa thuật tốn LMS thể hình hình cho thấy mơ hình sử dụng thuật tốn RLS có tham số tốt V KẾT LUẬN Trong nghiên cứu này, chúng tơi phân tích hiệu bù thuật tốn thích nghi cho sai lệch định thời 81 Hình Phổ tín hiệu trước sau bù sử dụng thuật tốn LMS Hình Phổ tín hiệu trước sau bù sử dụng thuật tốn RLS Hình Tốc độ hội tụ dùng thuật tốn LMS Hình Tốc độ hội tụ dùng thuật toán RLS TIADC Bài báo phân tích đặc điểm hai thuật tốn áp dụng cho việc bù sai lệch định thời cho TIADC, làm sở cho việc lựa chọn thuật tốn cho hệ thống Kết cho thấy mơ hình sử dụng thuật tốn RLS có tốc độ hội tụ nhanh, đạt số SFDR, SNDR tốt so với mơ hình sử dụng thuật tốn LMS Tuy nhiên, thuật tốn RLS địi hỏi độ phức tạp tính tốn lớn so với sử dụng thuật tốn LMS thể qua nhiều bước tính tốn hơn, nhiều cộng nhân Vì tùy vào ứng dụng cụ thể mà nhà nghiên cứu lựa chọn thuật tốn khác tùy vào ưu tiên việc nghiên cứu Thuật toán LMS đơn giản tính tốn nên lựa chọn tốt hệ thống tốc độ cao, nhiên, thực tốn tảng cơng nghệ FPGA với tài nguyên khả thực thi cao thuật tốn RLS giải pháp hiệu để nâng cao chất lượng bù sai lệch cho TIADC LỜI CẢM ƠN Nghiên cứu tài trợ Quỹ phát triển khoa học công nghệ quốc gia (NAFOSTED) đề tài mã số 102.02-2016.12 TÀI LIỆU [1] F Maloberti, “High-speed data converters for communication systems,” Circuits and Systems Magazine, IEEE, vol 1, no 1, pp 26 –36, Jan.2001 [2] N Kurosawa, H Kobayashi, K Maruyama, H Sugawara, and K K., “Explicit analysis of channel mismatch effects in timeinterleaved ADC systems,” IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications„ vol 48, no 3, pp 261–271, March 2001 [3] D Fu, K C Dyer, H.-S Lewis, and P J Hurst, “A digital background calibration technique for time-interleaved analog-todigital converters,” IEEE Journal of Solid-State Circuits„ vol 33, no 12, pp 1904–1911, December 1998 82 [4] S J Tilden, T E Linnenbrink, and P J Green, "Overview of IEEE-STD-1241" standard for terminology and test methods for analog-to-digital converters"," in Instrumentation and Measurement Technology Conference, 1999 IMTC/99 Proceedings of the 16th IEEE, 1999, vol 3, pp 1498-1503: IEEE [5] S Jamal, D Fu, M Singh, P Hurst, and S Lewis, “Calibration of sample-time error in a two-channel time-interleaved analog-todigital converter,” IEEE Transactions on Circuits and Systems I: Regular Papers„ vol 51, no 1, pp 130–139, Jan 2004 [6] M Seo, M Rodwell, and U Madhow, “Blind correction of gain and timing mismatches for a two-channel time-interleaved analogto-digital converter,” in Proceedings of 39th IEEE Asilomar Conference on Signals, Systems and Computers, October 2005, pp 1121–1125 [7] S Huang and B Levy, “Adaptive blind calibration of timing offset and gain mismatch for two-channel time-interleaved ADCs,” IEEE Transactions on Circuits and Systems I: Regular Papers„ vol 53, no 6, pp 1276–1288, June 2006 [8] Huang, Steven, and Bernard C Levy "Blind calibration of timing offsets for four-channel time-interleaved ADCs." IEEE Transactions on Circuits and Systems I: Regular Papers 54.4 (2007): 863876 [9] C Vogel, "A frequency domain method for blind identification of timing mismatches in time-interleaved ADCs," in Norchip Conference, 2006 24th, 2006, pp 45-48: IEEE [10] D Marelli, K Mahata, and M Fu, “Linear LMS compensation for timing mismatch in time-interleaved ADCs,” IEEE Transactions on Circuits and Systems I: Regular Papers„ vol 56, no 11, pp 2476–2486, November 2009 [11] V Divi and G Wornell, “Blind calibration of timing skew in time-interleaved analog-to-digital converters,” IEEE Journal of Selected Top-ics in Signal Processing„ vol 3, no 3, pp 509–522, June 2009 [12] A V Oppenheim, Discrete-time signal processing Pearson Education India, 1999 [13] Saleem, Shahzad, and Christian Vogel "On blind identification of gain and timing mismatches in time-interleaved analog-todigital converters." 33rd International Conference on Telecommunications and Signal Processing, Baden (Austria), pp 151-155, 2010 [14] B Farhang-Boroujeny, Adaptive filters: theory and applications John Wiley and Sons, 2013 [15] S Choi, E R Jeong, and Y H Lee, “Adaptive predistortion with direct learning based on piecewise linear approximation of amplifier nonlinearity,” IEEE Select Topics Signal Process., vol 3, no 3, pp.397–404, June 2009  ... ĐỊNH THỜI ADC ADC0 ADC1 ADC2 ADC3 rm 0.00016Ts -0.00025Ts -0.00087Ts Các tham số sai lệch định thời kênh TIADC cho bảng Kết mô đưa hình hình 7, cho thấy: thuật toán RLS, hài sai lệch định thời loại... chỉnh sai lệch định thời theo phương pháp số Trong đó, chúng tơi phân tích so sánh thuật tốn ước lượng thích nghi để ước lượng sai lệch định thời TIADC M kênh Kết đưa báo thực hiệu chỉnh mù sai lệch. .. ước lượng vector lỗi e [n] Giải pháp đưa phải ước lượng vector hệ số sai lệch định thời cˆr Trong báo này, nhóm tác giả sử dụng thuật tốn lọc thích nghi để ước lượng vector Các giá trị ước lượng