(NB) Giáo trình Kỹ thuật số với mục tiêu giúp các bạn có thể đọc sơ đồ và phân tích nguyên lý hoạt động của mạch; Đo thử, kiểm tra mạch điều khiển; Phán đoán nguyên nhân gây hư hỏng; Thay thế mới và tương đương linh kiện hư hỏng.
ỦY BAN NHÂN DÂN THÀNH PHỐ HÀ NỘI TRƯỜNG CAO ĐẲNG NGHỀ VIỆT NAM - HÀN QUỐC THÀNH PHỐ HÀ NỘI BÙI VĂN CƠNG (Chủ biên) GIÁO TRÌNH KỸ THUẬT SỐ Nghề: Cơ điện tử Trình độ: Trung cấp (Lưu hành nội bộ) Hà Nội - Năm 2019 LỜI NĨI ĐẦU Trong chương trình đào tạo trường trung cấp nghề, cao đẳng nghề Điện tử dân dụng thực hành nghề giữ vị trí quan trọng: rèn luyện tay nghề cho học sinh Việc dạy thực hành đòi hỏi nhiều yếu tố: vật tư thiết bị đầy đủ đồng thời cần giáo trình nội bộ, mang tính khoa học đáp ứng với yêu cầu thực tế Nội dung giáo trình “KỸ THUẬT SỐ” xây dựng sở kế thừa nội dung giảng dạy trường, kết hợp với nội dung nhằm đáp ứng yêu cầu nâng cao chất lượng đào tạo phục vụ nghiệp công nghiệp hóa, đại hóa đất nước, Giáo trình biên soạn ngắn gọn, dễ hiểu, bổ sung nhiều kiến thức biên soạn theo quan điểm mở, nghĩa là, đề cập nội dung bản, cốt yếu để tùy theo tính chất ngành nghề đào tạo mà nhà trường tự điều chỉnh cho thích hợp khơng trái với quy định chương trình khung đào tạo cao đẳng nghề Tuy tác giả có nhiều cố gắng biên soạn, giáo trình chắn khơng tránh khỏi thiếu sót, mong nhận tham gia đóng góp ý kiến bạn đồng nghiệp chuyên gia kỹ thuật đầu ngành Xin chân thành cảm ơn! Hà Nội, ngày … tháng … năm 2019 Chủ biên: Bùi Văn Công MỤC LỤC LỜI NÓI ĐẦU MỤC LỤC GIÁO TRÌNH KỸ THUẬT SỐ Bài Các quan hệ logic thông dụng 1.1 Các hàm logic cổng 1.2 Thiết lập hàm Boole 10 1.3 Đơn giản hàm Boole 14 Bài 18 Vi mạch số thông dụng 18 2.1 Họ TTL 18 2.2 Họ CMOS 22 2.3 Giao tiếp họ logic 30 2.4 Sơ lược PLA PAL 31 Bài 35 Mạch tổ hợp 35 3.1 Bộ dồn kênh (Mux) phân kênh (Demux) 35 3.2 Nguyên tắc dồn kênh 36 3.3 Thực hàm logic dồn kênh 36 3.4 Bộ dồn kênh họ TTL 37 3.5 Nguyên tắc phân kênh 39 3.6 Thực hiên hàm logic phân kênh 39 3.7 Bộ phân kênh họ TTL 40 Bài 42 Mạch 42 4.1 Các loại FF bản: 42 4.2 RS – FF 43 4.3 D – FF 45 4.4 JK – FF 46 4.5 T – FF 48 Bài 50 Mạch ghi dịch 50 5.1 Nguyên lý chung 50 5.2 Phân loại 52 5.3 Ứng dụng 53 5.4 Mạch ghi dịch TTL 53 Bài 55 Mạch đếm 55 6.1 Phân loại 55 6.2 Cấu tạo nguyên lý làm việc 55 6.3 Ứng dụng 64 6.4 Mạch đếm TTL CMOS 65 Cấu trúc thông số CMOS 72 Bài 84 Mạch giao tiếp D/A, A/D 84 7.1 Mạch chuyển đổi số-tương tự (DAC) 84 7.2 Mạch chuyển đổi tương tự-số (ADC) 93 GIÁO TRÌNH KỸ THUẬT SỐ Tên mô đun : Kỹ thuật số Mã số mô đun : MĐ 18 Thời gian mô đun: 45 ( LT: giờ, TH: 35 giờ, KT: giờ) I VỊ TRÍ, TÍNH CHẤT CỦA MƠ ĐUN: - Vị trí: Trước học mơ đun học sinh phải hoàn thành: MH 07; MH 08; MH 10; MĐ 12 MĐ 15 - Tính chất: Là mơ đun bắt buộc chương trình đào tạo nghề Cơ điện tử II MỤC TIÊU MÔ ĐUN: - Đọc sơ đồ phân tích nguyên lý hoạt động mạch - Đo thử, kiểm tra mạch điều khiển - Phán đoán nguyên nhân gây hư hỏng - Thay tương đương linh kiện hư hỏng - Tích cực, chủ động sáng tạo học tập III NỘI DUNG MÔ ĐUN: Nội dung tổng quát phân bố thời gian: Thời gian Số TT Tên mô đun Tổng số Bài 1: Các quan hệ logic thông dụng 1.1 Các hàm logic cổng 1.2 Thiết lập hàm Boole 1.3 Đơn giản hàm Boole Bài 2: Vi mạch số thông dụng 2.1 Họ TTL 2.2 Họ CMOS 2.3 Giao tiếp họ logic 2.4 Sơ lược PLA PAL Bài 3: Mạch tổ hợp Thực hành/thực Lý Kiểm tập/ /bài tra thuyết tập/thảo luận 1 1 6 3.1 Bộ dồn kênh (Mux) phân kênh (Demux) 3.2 Nguyên tắc dồn kênh 3.3 Thực hàm logic dồn kênh 3.4 Bộ dồn kênh họ TTL 3.5 Nguyên tắc phân kênh 3.6 Thực hiên hàm logic phân kênh 3.7 Bộ phân kênh họ TTL Bài 4: Mạch 4.1 Các loại FF bản: 4.2 RS – FF 4.3 D – FF 4.4 JK – FF 4.5 T – FF Bài 5: Mạch ghi dịch 5.1 Nguyên lý chung 5.2 Phân loại 5.3 Ứng dụng 5.4 Mạch ghi dịch TTL Bài 6: Mạch đếm 6.1 Phân loại 6.2 Cấu tạo nguyên lý làm việc 6.3 Ứng dụng 6.4 Mạch đếm TTL CMOS Bài 7: Mạch giao tiếp D/A, A/D 7.1 Mạch chuyển đổi số-tương tự (DAC) 7.2 Mạch chuyển đổi tương tựsố (ADC) 8 Tổng 45 1 35 Ghi chú: Thời gian kiểm tra tích hợp lý thuyết với thực hành * tính vào thực hành Bài Các quan hệ logic thông dụng Mục tiêu: - Sử dụng thành thạo phần tử logic - Ghép nối phần tử Logic mạch số - Tích cực, chủ động sáng tạo học tập 1.1 Các hàm logic cổng 1.1.1.Khái niệm - Đại số Boole (hay gọi đại số logic George Boole, nhà toán học người Anh, sáng tạo vào kỷ XIX) cấu trúc đại số xây dựng tập phần tử nhị phân (Binary) với phép toán cộng nhân thỏa điều kiện sau : - Kín với phép tốn cộng (+) nhân (*) Tức A,B €X thì: A+B €X A.B €X - Đối với phép cộng có phần tử trung hịa (đồng nhất) : x + = x - Đối với phép toán nhân có phần tử trung hịa ( đồng nhất) : x * = x - Giao hoán : x + y = y + x x y = y x - Phân bố kết hợp : a (b + c) = (a b) + (a c) a + (b c) = (a + b) (a + c) - Luôn tồn phần tử nghịch (bù) cho : x + x= x x = Ghi chú: Các ký hiệu ký hiệu cho mức Logic ký hiệu số nhị phân.Do phép tốn phải tuân thủ theo nguyên tắc riêng Các phép tốn (gồm có ba phép tốn bản) : a Phép cộng (OR) : a 0 1 b 1 a+b 1 b Phép nhân (AND) : a b a.b 0 1 1 0 c Phép bù (NOT) : a a 1 1.1.2 Các tính chất a Quan hệ số Những quan hệ hai số ( 0, 1) làm tiên đề đại số Boole Đó quy tắc phép tốn tư logic 0= + 1= 1= 1+ = 0+ 0= 1= =1 1=0 - Quan hệ biến số số : x 1= x x+0=x x.0= x + 1= x.x x x Biến số đặt x, hai số logic - Luật giao hoán : x + y = y+ x x y = y x - Luật kết hợp : (x y).z = x.(y z) (x + y) + z = x + (y+ z) x (y + z) = x.y+x.z x + y z = (x+y) (x +z) - Luật phân phối : x+x =x x.x =x - Luật đồng : xx - Định lý De_Morgan : x y x y x y x y - Định lý hấp thu : x + x.y = x x (x+y) = x x+ x y=x+y - Ba quy tắc đẳng thức : b Quy tắc thay : Trong đẳng thức nào, thay biến hàm số (nhiều biến) đẳng thức thiết lập Quy tắc ứng dụng nhiều việc biến đổi công thức biết công thức hay để rút gọn hàm Boole Ví dụ : Cho hàm Boole F1 = (A + B) C Vì : x x Thay (A + B) C = x ta có (A B).C (A B).C c Quy tắc đảo hàm số Z đảo hàm số Z có cách đổi dấu “.” thành dấu “+”; “+” thành dấu “.”; “0” thành “1”; “1” thành “0”; biến số thành đảo biến số đó; đảo biến số thành nguyên biến số d.Quy tắc đối ngẫu : Hàm Z Z’ gọi đối ngẫu dấu cộng “+” dấu “.” ; giá trị “0” “1” đổi chỗ cho cách tương ứng Ví dụ : Z=(A+B).C hàm Y=A.B+C đối ngẫu Z 1.1.3.Các cổng logic a Cổng NOT Ký hiệu: Bảng giá trị (Truth table) Hình 1.1.Cổng Not b Cổng AND - Cổng AND ngõ vào: Hình 1.2 AND - Bảng giá trị (Truth table) X=0 ngõ vào =0, X=1 ngõ vào =1 - Cổng AND ngõ vào: Hình 1.3 AND ngõ vào - Bảng giá trị (Truth table) 2/ Với Vr = 5V, R = RF ta có bảng kết Bảng 7.4 : b3 b2 b1 b0 0 0 0 0 0 1 1 0 0 1 1 0 1 1 1 1 0 0 0 1 1 1 1 1 1 0 1 1 V0 (V) LSB -0,625 -1,25 -1,875 -2,5 -3,125 -3,75 -4,375 -5 -5,625 -6,25 -6,875 -7,5 -8,125 -8,75 -9,375 (VFS) Full scale Bảng 7.4 - Độ phân giải mạch DAC hình 7.3 với trọng số LSB, nghĩa x 5V = 0.625V Nhìn vào bảng 7.4 ta thấy đầu tương tự tăng 0.625V số nhị phân đầu vào tăng lên bậc Ví dụ 2: a Xác định trọng số bit đầu vào hình 7.3 b Thay đổi Rf thành 500W Xác định đầu cực đại đầy thang Giải: a MSB chuyển với mức khuếch đại = nên trọng số đầu 5V Tương tự ta tính trọng số bit đầu vào sau: MSB : 5V MSB thứ : 2.5V (giảm 1/2) MSB thứ : 1.25V (giảm 1/4) MSB thứ (LSB) : 0.625V (giảm 1/8) 89 b Nếu Rf = 500W giảm theo thừa số 2, nên trọng số đầu vào nhỏ lần so với giá trị tính Do đầu cực đại ( đầy thang) giảm theo thừa số, lại: -9.375/2 = -4.6875V 7.1.4 Mạch DAC sử dụng nguồn dòng Trong thiết bị kỹ thuật số đơi lúc địi hỏi q trình điều khiển dịng điện Do người ta tạo DAC với ngõ dòng để đáp ứng yêu cầu Hình 7.5 DAC với ngõ dịng tương tự tỷ lệ với đầu vào nhị phân Mạch DAC bit, có đường dẫn dịng song song đường có chuyển mạch điều khiển Trạng thái chuyển mạch bị chi phối mức logic đầu vào nhị phân Hình 7.5: DAC có đầu dòng - Dòng chảy qua đường mức điện quy chiếu VREF giá trị điện trở đường dẫn định Giá trị điện trở có trọng số theo số 2, nên cường độ dịng điện có trọng số theo hệ số tổng cường độ dòng điện I0 tổng dòng nhánh I0 B3 I0 B2 Vi I0 I0 I I B1 B0 (7.5) VREF (7.6) R - DAC với đầu dịng chuyển thành DAC có đầu điện cách dùng khuếch đại thuật tốn (Op-Amp) hình 7.6 90 Hình 7.6: Nối với chuyển đổi dịng thành điện - Ở hình I0 từ DAC phải nối đến đầu vào “ – ” khuếch đại thuật toán Hồi tiếp âm khuếch đại thuật tốn buộc dịng I0 phải chạy qua RF tạo điện áp ngõ VO tính theo cơng thức: V0 I0 RF (7.7) Do VO mức điện tương tự, tỷ lệ với đầu vào nhị phân DAC 7.1.5 Mạch ADC dùng điện trở R 2R Mạch DAC ta vừa khảo sát sử dụng điện trở có trọng số nhị phân tạo trọng số thích hợp cho bit vào Tuy nhiên có nhiều hạn chế thực tế Hạn chế lớn khoảng cách chênh lệch đáng kể giá trị điện trở LSB MSB, DAC có độ phân giải cao (nhiều bit) Ví dụ điện trở MSB = 1k DAC 12 bit, điện trở LSB có giá trị 2M Điều khó cho việc chế tạo IC có độ biến thiên rộng điện trở để trì tỷ lệ xác Để khắc phục nhược điểm này, người ta tìm mạch DAC đáp ứng yêu cầu mạch DAC mạng R/2R ladder Các điện trở mạch biến thiên khoảng từ đến Hình 7.6 mạch DAC R/2R ladder 91 Hình 7.6: DAC R/2R ladder - Từ hình 7.6 ta thấy cách xếp điện trở có hai giá trị sử dụng R 2R Dòng I0 phụ thuộc vào vị trí chuyển mạch, đầu vào nhị phân B0B1B2B3 chi phối trạng thái chuyển mạch Dòng I0 phép chạy qua biến đổi dòng thành điện (Op-Amp) để biến dòng thành điện VO Điện ngõ VO tính theo công thức: V0 VREF B (7.8) - Với B giá trị đầu vào nhị phân, biến thiên từ 0000 (0) đến 1111(15) Ví dụ 3: Giả sử VREF = 5V DAC hình 7.6 Tính độ phân giải đầu cực đại DAC này? Giải - Độ phân giải với trọng số LSB, ta xác định trọng số LSB cách gán B = 00012 = Theo công thức (7.9), ta có: Độ phân giải VREF B 5V 1 0, 625 - Đầu cực đại xác định B = 11112 = 1510 Áp dụng cơng thức (7.9) ta có: Đầu cực đại 5 15 9,376V 92 7.2 Mạch chuyển đổi tương tự-số (ADC) 7.2.1 Tổng quát chuyển đổi ADC 7.2.1.1 Giới thiệu Bộ chuyển đổi tương tự sang số – ADC (Analog to Digital Converter) lấy mức điện vào tương tự sau thời gian sinh mã đầu dạng số biểu diễn đầu vào tương tự Tiến trình biến đổi A/D thường phức tạp nhiều thời gian tiến trình chuyển đổi D/A Do có nhiều phương pháp khác để chuyển đổi từ tương tự sang số Hình vẽ 7.7 sơ đồ khối lớp ADC đơn giản Hình 7.7: Sơ đồ tổng quát lớp ADC Hoạt động lớp ADC thuộc loại sau: - Xung lệnh START khởi đợng hoạt động hệ thống Xung Clock định điều khiển liên tục chỉnh sửa số nhị phân lưu ghi Số nhị phân ghi DAC chuyển đổi thành mức điện tương tự VAX Bộ so sánh so sánh VAX với đầu vào trương tự VA Nếu VAX < VA đầu so sánh lên mức cao Nếu VAX > VA khoảng VT (điện ngưỡng), đầu so sánh xuống mức thấp ngừng tiến trình biến đổi số nhị phân ghi Tại thời điểm VAX xấp xỉ VA giá dtrị nhị phân ghi đại lượng số tương đương VAX đại lượng số tương đương VA, giới hạn độ phân giải độ xác hệ thống Logic điều khiển kích hoạt tín hiệu ECO chu kỳ chuyển đổi kết thúc Tiến trình có nhiều thay dổi số loại ADC khác, chủ yếu khác cách thức điều khiển sửa đổi số nhị phân ghi 93 7.2.1.2 Các tiêu kỹ thuật chủ yếu ADC - Độ phân giải Độ phân gải ADC biểu thị số bit tín hiệu số đầu Số lượng bit nhiều sai số lượng tử nhỏ, độ xác cao - Dải động, điện trở đầu vào Mức logic tín hiệu số đầu khả chịu tải (nối vào đầu vào) - Độ xác tương đối Nếu lý tưởng hóa tất điểm chuyển đổi phải nằm đường thẳng Độ xác tương đối sai số điểm chuyển đổi thực tế so với đặc tuyến chuyển đổi lý tưởng Ngồi cịn u cầu ADC khơng bị bit tồn phạm vi cơng tác - Tốc độ chuyển đổi Tốc độ chuyển đổi xác định thời gian thời gian cần thiết hoàn thành lần chuyển đổi A/D Thời gian tính từ xuất tín hiệu điều khiển chuyển đổi đến tín hiệu số đầu ổn định - Hệ số nhiệt độ Hệ số nhiệt độ biến thiên tương đối tín hiệu số đầu nhiệt độ biến đổi 10C phạm vi nhiệt độ công tác cho ph ép với điều kiện mức tương tự đầu vào không đổi - Tỉ số phụ thuộc công suất Giả sử điện áp tương tự đầu vào không đổi, nguồn cung cấp cho ADC biến thiên mà ảnh hưởng đến tín hiệu số đầu lớn tỉ số phụ thuộc nguồn lớn - Công suất tiêu hao 7.2.2 Vấn đề lấy mẫu giữ Quá trình chuyển đổi A/D nhìn chung thực qua bước bản, là: lấy mẫu; nhớ mẫu; lượng tử hóa mã hóa Các bước ln ln kết hợp với trình thống 7.2.2.1 Định lý lấy mẫu Đối với tín hiệu tương tự VI tín hiệu lấy mẫu VS sau q trình lấy mẫu khơi phục trở lại VI cách trung thực điều kiện sau thỏa mản: f s f max (7.9) Trong đó: - fS : tần số lấy mẫu - fmax : giới hạn giải tần số tương tự 94 Hình 7.8: Biểu diển cách lấy mẫu tín hiệu tương tự đầu vào Nếu biểu thức (7.8) thỏa mản ta dùng tụ lọc thông thấp để khôi phục VI từ VS Vì lần chuyển đổi điện áp lấy mẫu thành tín hiệu số tương ứng cần có thời gian định nên phải nhớ mẫu khoảng thời gian cần thiết sau lần lấy mẫu Điện áp tương tự đầu vào thực chuyển đổi A/D thực tế giá trị VI đại diện, giá trị kết lần lấy mẫu Hình 7.8: Lấy mẫu tín hiệu tương tự đầu vào 7.2.2.2 Lượng tử hóa mã hóa Tín hiệu số rời rạc thời gian mà cịn khơng liên tục biến đổi giá trị Một giá trị tín hiệu số phải biểu thị bội số nguyên lần giá trị đơn vị đó, giá trị nhỏ chọn Nghĩa dùng tín hiệu số biểu thị điện áp lấy mẫu phải bắt điện áp lấy mẫu hóa thành bội số nguyên lần giá trị đơn vị Q trình gọi lượng tử hóa Đơn vị chọn theo qui định gọi đơn vị lượng tử, kí hiệu D Như giá trị bit LSB tín hiệu số D Việc dùng mã nhị phân biểu thị giá trị tín hiệu số mã hóa Mã nhị phân có sau q trình tín hiệu đầu chuyên đổi A/D 7.2.2.3 Mạch lấy mẫu nhớ mẫu Khi nối trực tiếp điện tương tự với đầu vào ADC, tiến trình biến đổi bị tác động ngược điện tương tự thay đổi tiến trình biến đổi Ta cải thiện tính ổn định tiến trình chuyển đổi cách sử dụng mạch lấy mẫu nhớ mẫu để ghi nhớ điện tương tự không đổi chu kỳ chuyển đổi diễn Hình 7.9 sơ đồ mạch lấy mẫu nhớ mẫu 95 Hình 7.9: Mạnh lấy mẫu nhớ mẫu Khi đầu vào điều khiển = lúc chuyển mạch đóng mạch chế độ lấy mẫu Khi đầu vào điều khiển = lúc chuyển mạch hở mạch chế độ giữ mẫu Chuyển mạch đóng thời gian đủ dài để tụ Ch nạp đến giá trị dòng điện tín hiệu tương tự Ví dụ chuyển mạch đóng thời điểm t0 đầu A1 nạp nhanh tụ Ch lên đến điện tương tự V0 chuyển mạch mở tụ Ch trì điện để đầu A2 cung cấp mức điện cho ADC Bộ khuếch đại đệm A2 đặt trở kháng cao đầu vào nhằm không xả điện tụ cách đáng kể thời gian chuyển đổi ADC ADC chủ yếu nhận đựơc điện DC vào, tức V0 Trong thực tế người ta sử dụng vi mạch LF198 (hình 7.10) mạch S/H tích hợp có thời gian thu nhận liệu tiêu biểu 4ms ứng với Ch = 1000pF, 20ms ứng với Ch = 0.01mF Tín hiệu máy tính sau mở chuyển mạch phép Ch trì giá trị cung cấp mức điện tương tự tương đối ổn định đầu A2 Hình 7.10: Sơ đồ chân LF198 96 7.2.3 Mạch ADC dùng điện áp tham chiếu nấc thang 7.2.3.1 Sơ đồ khối Phiên đơn giản lớp ADC hình 7.7 sử dụng đếm nhị phân làm ghi cho phép xung nhịp đẩy đếm tăng bước, VAX > VA Đây gọi ADC sóng dạng bậc thang, dạng sóng V AX có bậc lên Người ta cịn gọi ADC loại đếm Hình 7.11: Là sơ đồ biểu diễn ADC dạng sóng bậc thang Hình 7.11: DAC dạng sóng bậc thang Các thành phần DAC dạng sóng bậc thang hình 7.11 gồm: đếm, DAC, so sánh tương tự, cổng NAND ngõ vào điều khiển Đầu ̅̅̅̅̅̅ (End Of Conversion – kết thúc chuyển so sánh dùng làm tín hiệu 𝐸𝑂𝐶 đổi) 7.2.3.2 Hoạt động ADC dạng sóng bậc thang Giả sử VA, tức mức điện cần chuyển đổi dương tiến trình hoạt động diển sau: Xung Khởi Động đưa vào để Reset đếm Mức cao xung Khởi Động cấm không cho xung nhịp qua cổng AND vào đếm Nếu đầu DAC tồn bit đầu DAC V AX = 0V ̅̅̅̅̅̅ lên mức cao Vì VA>VAX nên đầu so sánh 𝐸𝑂𝐶 Khi xung Khởi Động thấp cổng AND cho phép xung nhịp qua cổng vào đếm 97 Khi giá trị đếm tăng lên đầu DAC VAX tăng lần bậc, minh họa hình 7.11 Tiến trình tiếp tục VAX lên đến bậc vượt VA ̅̅̅̅̅̅ thấp cấm không khoảng VT Tại thời điểm ngõ so sánh 𝐸𝑂𝐶 cho xung nhịp vào đếm nên đếm ngừng đếm ̅̅̅̅̅̅ chuyển từ trạng thái cao Tiến trình chuyển đổi hồn tất tín hiệu 𝐸𝑂𝐶 xuống thấp nội dung đếm biểu thị dạng số điện áp tương tự vào VA Bộ đếm trì giá trị số xung Khởi Động vào bắt đầu tiến trình chuyển đổi 7.2.3.3 Độ phân giải độ xác ADC dạng sóng bậc thang Trong ADC dạng sóng bậc thang có nhiều yếu tố ảnh hưởng đến sai số trình chuyển đổi như: kích cở bậc thang, tức độ phân giải DAC cài đơn vị nhỏ Nếu giảm kích cở bậc thang ta hạn chế bớt sai số ln có khoảng cách chênh lệch đại lượng thức tế và giá trị gán cho Đây gọi sai số lượng tử Cũng DAC, độ xác khơng ảnh hưởng đến độ phân giải lại tùy thuộc vào độ xác linh kiện mạch như: so sánh, điện trở xác chuyển mạch dòng DAC, nguồn điện quy chiếu,…Mức sai số = 0.01% giá trị cực đại (đầy thang) cho biết kết từ ADC sai biệt khoảng thế, linh kiện khơng lý tưởng Ví dụ Giả sử ADC dạng sóng bậc thang hình 11 có thơng số sau đây: tần số xung nhịp = 1Mz; VT = 0.1mV; DAC có đầu cực đại = 10.23V đầu vào 10 bit Hãy xác định: a Giá trị số tương đương cho VA = 3.728V b Thời gian chuyển đổi c Độ phân giải chuyển đổi Bài giải: a DAC có đầu vào 10 bit đầu cực đại = 10.23V nên ta tính tổng số bậc thang có là: 210 – = 1023 Suy kích cở bậc thang là: 10,23𝑉 = 10𝑚𝑉 1023 98 Dựa thông số ta thấy VAX tăng theo bậc 10mV đếm đếm lên từ VA = 3.728, VT = 0.1mV nên VAX phải đạt từ 3.728 trở lên trước so sánh chuyển sang trạng thái mức thấp Như phải có số bậc: 3.728 372,8 373 bậc 10 Khi cuối tiến trình chuyển đổi, đếm trì số nhị phân tương đương 37310, tức 0101110101 Đây giá trị số tương đương VA = 3.728V ADC tạo nên b Muốn hồn tất q trình chuyển đổi địi hỏi dạng sóng dbậc thang phải lên 373 bậc, có nghĩa 373 xung nhịp áp với tốc độ xung 1ms, tổng thời gian chuyển đổi 373ms c Độ phân giải ADC với kích thước bậc thang DAC tức 10mV Nếu tính theo tỉ lệ phần trăm là: × 100% ≈ 0,1% 1023 7.2.3.4 Thời gian chuyển đổi Thời gian chuyển đổi khoảng thời gian điểm cuối xung khởi động ̅̅̅̅̅̅ Bộ đếm bắt đầu đếm từ lên đến thời điểm kích hoạt đầu 𝐸𝑂𝐶 ̅̅̅̅̅̅ xuống mức thấp để kết thúc tiến trình VAX vượt VA, thời điểm 𝐸𝑂𝐶 chuyển đổi Như giá trị thời gian chuyển đổi t C phụ thuộc vào VA Thời gian chuyển đổi cực đại xảy VA nằm bậc thang cao Sao cho ̅̅̅̅̅̅ VAX phải tiến lên bậc cuối để kích hoạt 𝐸𝑂𝐶 - Với chuyển đổi N bit, ta có: - tC(max) = (2N – 1) chu kỳ xung nhịp ADC hình 7.11 có thời gian chuyển đổi cực đại - tC(max) = (210 – 1)x1ms = 1023ms Đôi thời gian chuyển đổi trung bình quy định ½ thời gian chuyển đổi cực đại Với chuyển đổi dạng sóng bậc thang, ta có: tc (avg ) tc (max) 2N 1 chu kỳ xung nhịp ( 7.11) Nhược điểm ADC dạng sóng bậc thang thời gian chuyển đổi tăng gấp đôi với bit thêm vào đếm Do ADC loại khơng thích hợp với ứng dụng đòi hỏi phải liên tục chuyển đổi tín hiệu tương tự thay đổi nhanh thành tín hiệu số Tuy nhiên với ứng dụng tốc độ chậm chất 99 tương đối đơn giản ADC dạng sống bậc thang ưu điểm so với loại ADC khác 7.2.4 Mạch ADC gần lấy liên tiếp Bộ chuyển đổi gần lấy liên tiếp ( Successive Approximation Convetr - SAC) loại ADC thơng dụng SAC có sơ đồ phức tạp nhiều so với ADC dạng sóng bậc thang Ngồi SAC cịn có giá trị t C cố định, không phụ thuộc vào giá trị đầu vào tương tự Hình 7.12 cấu hình SAC, tương tự cấu hình ADC dạng sóng bậc thang Tuy nhiên SAC khơng sử dụng đếm cung cấp đầu vào cho DAC mà thay vào ghi Logic điều khiển sửa đổi nội dung lưu ghi theo bit dử liệu ghi biến thành giá trị số tương đương với đầu vào tương tự VA phạm vi độ phân giải chuyển đổi Hình 7.12: Sơ đồ khối ADC liên tiếp xấp xỉ Ví dụ 2: SAC bit có độ phân giải 20mV Với đầu vào tương tự 2.17V, tính đầu số tương ứng Giải Số bậc SAC: 2,17 = 108,5 20𝑚𝑉 100 Như bậc thứ 108 có VAX = 2,16V, bậc 109 có VAX = 2.18V SAC ln sinh đầu VAX cuối bậc thang bên VA Do vậy, trường hợp VA = 2.17, đầu số 10810 = 011011002 Thời gian chuyển đổi Logic điều khiển đếm bit ghi, gán cho nó, định có cần trì chúng mức hay không chuyển sang bit Thời gian xử lý bit kéo dài môky chu kỳ xung nhịp, nghĩa tổng thời gian chuyển đổi SAC N bit N chu kỳ xung nhịp Ta có: tC cho SAC = N x1 chu kỳ xung nhịp Thời gian chuyển đổi bất chấp giá trị V A Điều đo logic điều khiển phải xử lý bit dể xem có cần đến mức hay khơng Ví dụ So sánh thời gian chuyển đổi ADC 10 bit có dạng sóng bậc thang SAC 10 bit Giả thiết hai áp dụng tần số xung nhịp 500kHz Giải - Với ADC dạng sóng bậc thang, thời gian cực đại là: (2N – 1) x (1 chu kỳ xung nhịp) = 1023 x 2ms = 2046ms - Với SAC, thời gian chuyển đổi 10 chu kỳ xung nhịp tức 10 x 2ms = 20ms Vậy với SAC thời gian chuyển đổi nhanh gấp 100 lần ADC dạng sóng bậc thang 7.2.5 Mạch ADC chuyển đổi song song Xét biến đổi bit thực theo phương pháp song song hình 7.13 Với bít biểu diễn 23=8 số khác nhau, kể số (không) Do cần có so sánh, điện áp chuẩn nấc tạo phân áp Nếu điện áp vào không vượt khỏi giới hạn dải từ 5/2 ULSB đến 7/2 ULSB sánh từ thứ đến thứ xác lập trạng thái “1”, so sánh từ thứ đến thứ xác lập trạng thái “0” Các mạch logic cần thiết để diễn đạt trạng thái thành số Theo bảng 7.14 cho quan hệ trạng thái so sánh với số nhị phân tương ứng Nếu điện áp vào bị thay đổi nhận kết sai mã hố ưu tiên đấu trực tiếp đến lối so sánh Ta xét đến chẳng hạn việc chuyển từ số sang số (do đó, mã nhị phân từ 011 đến 100) Nếu bit già thời gian trễ giảm mà thay đổi trạng thái sớm bít khác xuất số 111, tức số Trị số sai tương ứng với nửa dải đo Bởi kết biến đổi A/D, biết, ghi vào nhớ, tồn xác xuất định 101 để nhận trị số hồn tồn sai Có thể giải vấn đề cách, chẳng hạn, dùng nhớ - trích mẫu để ngăn biến động điện áp vào thời gian đo Tuy nhiên, phương pháp hạn chế tần số cho phép điện áp vào, cần phải có thời gian xác lập cho mạch nhớ - trích mẫu Ngồi khơng thể loại bỏ hồn tồn xác xuất thay đổi trạng thái so sánh, mạch nhớ - trích mẫu hoạt động nhanh có độ trơi đáng kể Hình 7.13: Bộ biến đổi A/D làm việc theo phương pháp song song Nhược điểm khắc phục cách sau so sánh, ta dùng trigơ với tư cách nhớ đệm lật theo sườn để nhớ trị analog Trigơ này, tác dụng tín hiệu nhịp khởi động cho trigơ tiếp sau Ở trường hợp bảo đảm giữ nguyên trạng thái dừng lối mã hoá ưu tiên tác động sườn xung để khởi động trigơ Như thấy rõ bảng 1, so sánh xác lập trạng thái “1” theo trình tự từ lên Trình tự khơng đảm bảo sườn xung dựng đứng Bởi có khác thời gian trễ so sánh nên chuyển sang trình khác Trong tình xác định, trạng thái độ ghi vào trigơ sườn xung khởi động trigơ sườn tín hiệu trùng Tuy nhiên, mã hố ưu tiên cho phép tránh điều nhờ tính chất là: khơng ý đến bít trẻ “1” 102 Bảng 7.14: Sự biến đổi trạng thái biến đổi A/D song song tuỳ thuộc vào điện áp lối vào Số thập phân Điện áp vào Trạng thái so sánh Số nhị phân tương ứng Ue/ULSB K7 K6 K5 K4 K3 K2 K1 Z2 Z1 Z0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 Thời gian lấy mẫu cần phải nhỏ thời gian trễ so sánh, cịn điểm bắt đầu xác định sườn xung khởi động Sự khác thời gian trễ gây độ bất định thời gian(khe) mẫu Để giảm nhỏ trị số đến mức tính tốn mục trước, tốt sử dụng so sánh có khả giảm nhỏ thời gian trễ Nhờ tầng làm việc song song nên phương pháp biến đổi A/D vừa mô tả nhanh 103 ... hàm số Z đảo hàm số Z có cách đổi dấu “.” thành dấu “+”; “+” thành dấu “.”; “0” thành “1”; “1” thành “0”; biến số thành đảo biến số đó; đảo biến số thành nguyên biến số d.Quy tắc đối ngẫu : Hàm... chuyên gia kỹ thuật đầu ngành Xin chân thành cảm ơn! Hà Nội, ngày … tháng … năm 2019 Chủ biên: Bùi Văn Cơng MỤC LỤC LỜI NĨI ĐẦU MỤC LỤC GIÁO TRÌNH KỸ THUẬT SỐ ... Mục tiêu: - Sử dụng thành thạo phần tử logic - Ghép nối phần tử Logic mạch số - Tích cực, chủ động sáng tạo học tập 1.1 Các hàm logic cổng 1.1.1.Khái niệm - Đại số Boole (hay gọi đại số logic