Thiết kế bộ đếm tiến lùi bằng verilog

ĐẠI HỌC QUỐC GIA HÀ NỘI TRƯỜNG ĐẠI HỌC CÔNG NGHỆ ⁎⁎⁎⁎⁎ BÁO CÁO THỰC HÀNH SỐ MÔN HỌC: HỆ THỐNG VI XỬ LÍ Nhóm : 14 Thành viên : Nguyễn Thế Anh Phạm Tùng Lâm Đỗ Anh Đức Giảng viên hướng dẫn: Phạm Xuân Lộc THIẾT KẾ BỘ ĐẾM TIẾN/LÙI HIỂN THỊ BẰNG LED ĐOẠN ĐẾM SỐ THẬP PHÂN CÓ CHỮ SỐ Sơ lược LED đoạn - Nguồn: https://dientutuonglai.com/tim-hieu-led-7-doan.html - Khái niệm: đèn LED xếp thành hình chữ nhật - Cấu tạo: LED có chân đưa khỏi hộp vng, kí hiệu chữ từ a tới g Bằng việc phân cực đèn LED làm cho số đèn sáng tắt, từ cho phép hiển thị chữ số thập phân từ đến - Phân loại: có loại Cathode chung Anode chung o Cathode chung: Chân Cathode LED nối chung với đất Các LED chiếu sáng nhờ sử dụng mức logic cao cho cực Anode o Anode chung: Chân Anode LED nối chung với cấp mức logic cao Các LED chiếu sáng nhờ sử dụng mức logic thấp cho cực Cathode 2 Code Verilog miêu tả phần cứng testbench - Giới thiệu sơ lược: o Đầu vào: tín hiệu clk, reset, direction, signal ▪ clk: xung hệ thống ▪ signal: xung tín hiệu hoạt động Khi mức cao, hệ thống bắt đầu hoạt động đếm Nếu mức thấp, hệ thống ngừng đếm ▪ direction: xung điều hướng Dùng để xác định trạng thái đếm tiến lùi hệ thống, với mức logic cao đếm tiến mức logic thấp đếm lùi ▪ reset: xung tái khởi động Khi xung mức cao, hệ thống bỏ qua trạng thái xung signal Dựa vào tín hiệu direction mà hệ thống xác định lại trạng thái mặc định • direction mức cao: hệ thống đặt mặc định đầu 00 • direction mức thấp: hệ thống đặt mặc định đầu 99 o Đầu ra: tín hiệu 7bit dozens, units để biểu diễn số theo LED đoạn ▪ dozens: biểu diễn chữ số hàng chục ▪ units: biểu diễn chữ số hàng đơn vị - Module thiết kế Counter_clock: module Counter_clock(input clk,reset, input signal, input direction, output reg [6:0] dozens,units); reg [3:0] state_1, state_2; always @(posedge clk) begin //case (signal) //1: begin if(signal == 1)begin if(reset & direction ) begin state_1