TIỂU LUẬN môn học kỹ THUẬT SIÊU CAO tần THIẾT kế MẠCH KHUẾCH đại SIÊU CAO tần có độ lợi GT lớn NHẤT

ĐẠI HỌC QUỐC GIA TP.HỒ CHÍ MINHTRƯỜNG ĐẠI HỌC BÁCH KHOA KHOA ĐIỆN – ĐIỆN TỬ ---o0o---TIỂU LUẬN MÔN HỌC KỸ THUẬT SIÊU CAO TẦN THIẾT KẾ MẠCH KHUẾCH ĐẠI SIÊU CAO TẦN CÓ ĐỘ LỢI GT LỚN NHẤT

ĐẠI HỌC QUỐC GIA TP.HỒ CHÍ MINH

TRƯỜNG ĐẠI HỌC BÁCH KHOA KHOA ĐIỆN – ĐIỆN TỬ

-o0o -TIỂU LUẬN MÔN HỌC

KỸ THUẬT SIÊU CAO TẦN

THIẾT KẾ MẠCH KHUẾCH ĐẠI SIÊU CAO TẦN

CÓ ĐỘ LỢI GT LỚN NHẤT

GVHD: TS HUỲNH PHÚ MINH CƯỜNG SVTH : LÊ VĂN HIẾU

MSSV : 1711283 LỚP : A03 - A

TP HỒ CHÍ MINH, THÁNG 6 NĂM 2021

ĐẠI HỌC QUỐC GIA TP.HỒ CHÍ MINH

TRƯỜNG ĐẠI HỌC BÁCH KHOA KHOA ĐIỆN – ĐIỆN TỬ

-o0o -TIỂU LUẬN MÔN HỌC

KỸ THUẬT SIÊU CAO TẦN

THIẾT KẾ MẠCH KHUẾCH ĐẠI SIÊU CAO TẦN

CÓ ĐỘ LỢI GT LỚN NHẤT TẦN SỐ CỦA MẠCH KHUẾCH ĐẠI: 8.3 GHz

Lời cảm ơn GVHD: TS Huỳnh Phú Minh Cường

LỜI CẢM ƠN

Để hoàn thành tốt bài tiểu luận này, em xin chân thành cảm ơn đến thầy giáo giảng viên bộ môn TS Huỳnh Phú Minh Cường đã giảng dạy chu đáo, cung cấp cho em những kiến thức cần thiết, quan trọng để em có thể hoàn thành bài tập tiểu luận môn học, cũng như phục

vụ cho công việc nghiên cứu trong tương lai Em cũng xin cảm ơn anh trợ giảng đã hướng dẫn rất tận tình giúp chúng em biết những thao tác cơ bản trong phần mềm Advanced design system làm hành trang hoàn thành bài tiểu luận.

Do chưa có nhiều kinh nghiệm làm để tài cũng như những hạn chế về kiến thức, trong bài tiểu luận chắc chắn sẽ không tránh khỏi những thiếu sót Rất mong nhận được sự nhận xét, ý kiến đóng góp, phê bình từ phía Thầy để bài tiểu luận được hoàn thiện hơn

Lời cuối cùng, em xin kính chúc thầy nhiều sức khỏe, thành công và hạnh phúc.

Tp Hồ Chí Minh, ngày 18, tháng 6, năm 2021

Sinh viên

Lê Văn Hiếu

MỤC LỤC

1 LÝ THUYẾT CHUNG VỀ THIẾT KẾ MẠCH KHUẾCH ĐẠI CAO TẦN 1

2 QUY TRÌNH THIẾT KẾ 3

2.1 Chọn Transistor 3

2.2 Khảo sát đặc tính DC của BJT BFP620 3

2.3 Thiết kế mạch phân cực dựa trên BJT BFP620 5

2.4 Thiết kế mạch phối hợp trở kháng 7

2.4.1 Thiết kế mạch phối hợp trở kháng ngõ ra 10

2.4.2 Thiết kế mạch phối hợp trở kháng ngõ vào 11

2.5 Kiểm tra, mô phỏng thiết kế 12

3 KẾT LUẬN 13

TÀI LIỆU THAM KHẢO 13

DANH SÁCH HÌNH MINH HỌA

Hình 1.1 Mô hình 1 mạng 2 cửa 1

Hình 1.2 Phối hợp trở kháng ngõ vào và ngõ ra 1

Hình 1.3 Mạch khuếch đại 2

Hình 2.1 Transistor BFP620 3

Hình 2.2 ADS_Templates BJC Curver Tracer 3

Hình 2.3 Đặc tuyến dòng áp ngõ ra 4

Hình 2.4 Rectangel Plot 4

Hình 2.5 Mô hình mạch khuếch đại công suất 5

Hình 2.6 Kiểm tra độ ổn định bằng phần mềm ADS 6

Hình 2.7 Đồ thị max gain 7

Hình 2.8 Đặc tuyến Гs và ГL 8

Hình 2.9 Mô phỏng Zs và ZL theo Smith_Chart 8

Hình 2.10 Sơ đồ mạch sau khi hiệu chỉnh Zs và ZL 9

Hình 2.11 Ma trận S và thông số sau khi hiệu chỉnh 9

Hình 2.12 Phối hợp trở kháng ngõ ra 10

Hình 2.13 Mạch sau khi thiết kế trở kháng ngõ ra 10

Hình 2.14 Phối hợp trở kháng ngõ vào 11

Hình 2.15 Mạch sau khi thiết kế trở kháng ngõ vào 11

Hình 2.16 Sơ đồ mạch phối hợp trở kháng có độ lợi cao nhất 12

Hình 2.17 Kết quả ngõ vào và ngõ ra của mạch khuếch đại 12

Tiểu luận môn học GVHD: TS Huỳnh Phú Minh Cường

THIẾT KẾ MẠCH KHUẾCH ĐẠI TẠI TẦN SỐ 8.3 GHz

1 LÝ THUYẾT CHUNG VỀ THIẾT KẾ MẠCH KHUẾCH ĐẠI CAO TẦN

Ta xét mô hình một mạng 2 cửa như hình:

Hình 1.1 Mô hình mạng 2 cửa.

Có ma trận tán xạ: S = S 11 S 12 S 21 S 22

Để mạch khuếch đại này truyền công suất cực đại ta cần phối hợp trở kháng ngõ vào vàtrở kháng ngõ ra, ta có hình sau:

Hình 1.2 Phối hợp trở kháng ngõ vào và ngõ ra

Ta định nghĩa, Hệ số tăng công suất bộ chuyển đổi (Transducer power gain) là tỷ lệ

của công suất được cung cấp cho tải với công suất có sẵn từ nguồn

G T=¿ Công su t ấ tiêu thụ trênt i ả

Công su t ấ khả d ng ụ có thể cung c p ấ từ ngu n ồ =

P L

P avs (1.1)

1

Tiểu luận môn học GVHD: TS Huỳnh Phú Minh Cường

Hay mạch khuếch đại này tương đương với:

Hình 1.3 Mạch khuếch đại

Nhiệm vụ đặt ra là tìm ra thông số Г s và Г L phù hợp để hệ số Gt đạt giá trị cực đại.

Với những kiến thức đã học trong môn Kỹ Thuật Siêu Cao Tần, ta có:

G T= P L

P avs

=|S21|2(1−|Г S|2)(1−|Г L|2)

|1−Г L Г¿|2|1−S22Г L|2 (1.2)

Để mạch khuếch đại đạt hệ số Gt cực đại thì:

Г s = Г¿* và Г L = Г out*

Từ kết luận này ta suy ra:

(1.3)

Khi đó hệ số Gt đạt cực đại và bằng:

(1.4)

2

Tiểu luận môn học GVHD: TS Huỳnh Phú Minh Cường

Với các hệ số Г s và Г L ta tiến hành thực hiện các mạch Input Matching và Output

Matching thông qua đồ thị Smith

2 QUY TRÌNH THIẾT KẾ

2.1 Chọn Transistor

Bước đầu tiên trong quy trình thiết kế mạch dao động là chọn transistor phù hợp để hoạt động tốt trong tần số yêu cầu (F = 8.3 GHz) Trong đề tài này, em sử dụng phần mềm Advanced Design System Version 2016.1 để tiến hành thiết kế Ở trường hợp tần số này em đã lựa chọn Transistor BFP620 “Ultra Low Noise” của hãng Infineon

để thiết kế cho mạch Các thông số đặc trưng của Transistor là: hoạt động đến tần số

12 GHz, VCE0max = 2.3 V, Icmax = 80.0 mA

Hình 2.4 Transistor BFP620.

2.2 Khảo sát đặc tính DC của BJT BFP620

Sử dụng ADS_Templates BJC Curver Tracer để tiến hành khảo sát

3

Tiểu luận môn học GVHD: TS Huỳnh Phú Minh Cường

Hình 2.5 ADS_Templates BJC Curver Tracer.

Dòng Icmax= 80.0mA vẫn chưa đạt được, với dòng IBB lớn nhất là 500 mA Nếu IC > 80.0 mA thì BJT sẽ break down Khi thiết kế cần lưu ý, cần chọn IC nhỏ nhất có thể

Hình 2.6 Đặc tuyến dòng áp ngõ ra.

Sử dụng Rectangel Plot để vẽ đồ thị biểu diễn IBB, IC Khi IC tăng lên thì IB cũng tăng lên với một hệ số cố định được gọi là độ lợi dòng, IC = β.IB

4

Tiểu luận môn học GVHD: TS Huỳnh Phú Minh Cường

Hình 2.7 Rectangel Plot

2.3 Thiết kế mạch phân cực dựa trên BJT BFP620

Hình 2.8 Mô hình mạch khuếch đại công suất.

Kiểm tra tính ổn định

5

Tiểu luận môn học GVHD: TS Huỳnh Phú Minh Cường

Theo kết quả mô phỏng trên ADS, ma trận tán xạ của BJT BFP 620 tại 8.3 GHz như sau:

S12 = 0.185∠-8.001o

S21 = 2.586∠-11.591 o

S22 = 0.367∠94.306 o

Tiến hành kiểm tra sự ổn định của mạch, sử dụng phương pháp K- ∆ test:

|∆| = |S11S22 – S12S21 |

= |(0.614∠77.006o)( 0.367∠94.306 o) – (2.586∠-11.591 o)( 0.185∠-8.001o)|

= 1−0.614

2−0.3672

+0.70092

2|(2.586∠−11.591)(0.185∠−8.001)|

= 1.0238

Do |∆|<1 và K >1 nên hệ Transistor hoạt động tốt ở tần số 8.3 GHz

6

Tiểu luận môn học GVHD: TS Huỳnh Phú Minh Cường

Hoặc có thể kiểm tra độ ổn định bằng phần mềm ADS.

Hình 2.9 Kiểm tra độ ổn định bằng phần mềm ADS

mu(S) > 1, nên hệ Transistor hoạt động tốt ở tần số 8.3 GHz

2.4 Thiết kế mạch phối hợp trở kháng.

Từ đồ thị max_gain phần mềm ADS có thể thấy, ở tần số 8.3 GHz , GT (max) = 10.503 dB

7

Tiểu luận môn học GVHD: TS Huỳnh Phú Minh Cường

Hình 2.10 Đồ thị max gain

Dựa vào các công thức đã nêu ra ở phần lý thuyết, tiến hành viết công thức:

Từ đồ thị, chọn Г s < 1, Г L < 1, suy ra: Г s = 0.750, Г L = 0.344

Hình 2.11 Đặc tuyến Г s và Г L

Vẽ Г s và Г L lên đồ thị Smith Chart , tìm ra Z s và Z Lvới Z0 = 50 Ω

8

Tiểu luận môn học GVHD: TS Huỳnh Phú Minh Cường

Hình 2.12 Mô phỏng Z s và Z L theo Smith_Chart

Tiến hành kiểm tra Z s = 16.042 – j54.582, Z L = 28.488 + j17.388

Hình 2.13 Sơ đồ mạch sau khi hiệu chỉnh Z s và Z L

ZS, ZL đã hội tụ về 50 Ω, S21 = GT (max) nên Z s và Z L chọn hợp lý

9

Tiểu luận môn học GVHD: TS Huỳnh Phú Minh Cường

Hình 2.14 Ma trận S và thông số sau khi hiệu chỉnh

2.4.1 Thiết kế mạch phối hợp trở kháng ngõ ra.

Dùng đồ thị Smith Chart, để tiến hành thiết kế mạch phối hợp trở kháng ngõ ra, đồ thị được trình bày như sau:

10

Tiểu luận môn học GVHD: TS Huỳnh Phú Minh Cường

Hình 2.15 Phối hợp trở kháng ngõ ra.

Từ đồ thị Smith thiết kế được mạch trở kháng ngõ ra:

Hình 2.16 Mạch sau khi thiết kế trở kháng ngõ ra.

2.4.2 Thiết kế mạch phối hợp trở kháng ngõ vào.

Dùng đồ thị Smith Chart, để tiến hành thiết kế mạch phối hợp trở kháng ngõ vào, đồ thị được trình bày như sau:

11

Tiểu luận môn học GVHD: TS Huỳnh Phú Minh Cường

Hình 2.17 Phối hợp trở kháng ngõ vào.

Từ đồ thị Smith thiết kế được mạch phối hợp trở kháng ngõ vào:

Hình 2.18 Mạch sau khi thiết kế trở kháng ngõ vào.

12

Tiểu luận môn học GVHD: TS Huỳnh Phú Minh Cường

2.5 Kiểm tra, mô phỏng thiết kế

Sau khi đã tiến hành thiết kế mạch phối hợp trở kháng, hình dưới là toàn bộ thiết kế:

Hình 2.19 Sơ đồ mạch phối hợp trở kháng có độ lợi cao nhất.

Tiến hành mô phỏng kiểm tra kết quả:

13

Tiểu luận môn học GVHD: TS Huỳnh Phú Minh Cường

Hình 2.20 Kết quả ngõ vào và ngõ ra của mạch khuếch đại.

Nhận xét:

 Có thể thấy mạch khuếch đại sau khi phối hợp trở kháng cho kết quả S21 = Gt(max)

= 10.503 dB

 ZL, ZS đều hội tụ về 50 Ω, nhưng sau khi phối hợp trở kháng thì giá trị có sai số, tuy nhiên giá trị tương đối chính xác

3 KẾT LUẬN

Qua bài tiểu luận này, em đã thực hiện được:

 Thiết kế các mạch phối hợp trở kháng ngõ vào và ngõ ra cho mạch khuếch đại với tần số 8.3 GHz

 Tính toán và đo đạt ma trận tán xạ bằng phần mềm ADS của Transistor BFP620

“Ultra Low Noise” của hãng Infineon

Bên cạnh đó vẫn còn 1 số mặt hạn chế nhất định:

 Sai số kết quả mô phỏng tương đối, không đảm bảo tính chính xác toàn diện

TÀI LIỆU THAM KHẢO

[1] TS Huỳnh Phú Minh Cường, “MICROWAVE INTERGRATED CIRCUITS ”, chapter 4, Microwave Amplifier, Ho Chi Minh city University of Technology, 2014 [2] Datasheet, BFP620 Surface mount high linearity silicon NPN RF bipolar transistor

[3] Guillermo Gonzalez “Microwave Transistor Amplifiers- Analysis and Design”, Published August 20th 1996

14