Thông tin tài liệu
ĐẠI HỌC QUỐC GIA TP.HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA KHOA ĐIỆN – ĐIỆN TỬ -o0o - TIỂU LUẬN MÔN HỌC KỸ THUẬT SIÊU CAO TẦN THIẾT KẾ MẠCH KHUẾCH ĐẠI SIÊU CAO TẦN CÓ ĐỘ LỢI GT LỚN NHẤT GVHD: TS HUỲNH PHÚ MINH CƯỜNG SVTH : LÊ VĂN HIẾU MSSV : 1711283 LỚP : A03 - A TP HỒ CHÍ MINH, THÁNG NĂM 2021 ĐẠI HỌC QUỐC GIA TP.HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA KHOA ĐIỆN – ĐIỆN TỬ -o0o - TIỂU LUẬN MÔN HỌC KỸ THUẬT SIÊU CAO TẦN THIẾT KẾ MẠCH KHUẾCH ĐẠI SIÊU CAO TẦN CÓ ĐỘ LỢI GT LỚN NHẤT TẦN SỐ CỦA MẠCH KHUẾCH ĐẠI: 8.3 GHz Lời cảm ơn GVHD: TS Huỳnh Phú Minh Cường LỜI CẢM ƠN Để hoàn thành tốt tiểu luận này, em xin chân thành cảm ơn đến thầy giáo giảng viên môn TS Huỳnh Phú Minh Cường giảng dạy chu đáo, cung cấp cho em kiến thức cần thiết, quan trọng để em hồn thành tập tiểu luận môn học, phục vụ cho công việc nghiên cứu tương lai Em xin cảm ơn anh trợ giảng hướng dẫn tận tình giúp chúng em biết thao tác phần mềm Advanced design system làm hành trang hoàn thành tiểu luận Do chưa có nhiều kinh nghiệm làm để tài hạn chế kiến thức, tiểu luận chắn không tránh khỏi thiếu sót Rất mong nhận nhận xét, ý kiến đóng góp, phê bình từ phía Thầy để tiểu luận hoàn thiện hơn. Lời cuối cùng, em xin kính chúc thầy nhiều sức khỏe, thành cơng hạnh phúc Tp Hồ Chí Minh, ngày 18, tháng 6, năm 2021 Sinh viên Lê Văn Hiếu MỤC LỤC LÝ THUYẾT CHUNG VỀ THIẾT KẾ MẠCH KHUẾCH ĐẠI CAO TẦN .1 QUY TRÌNH THIẾT KẾ 2.1 Chọn Transistor 2.2 Khảo sát đặc tính DC BJT BFP620 2.3 Thiết kế mạch phân cực dựa BJT BFP620 2.4 Thiết kế mạch phối hợp trở kháng 2.4.1 Thiết kế mạch phối hợp trở kháng ngõ 10 2.4.2 Thiết kế mạch phối hợp trở kháng ngõ vào 11 2.5 Kiểm tra, mô thiết kế 12 KẾT LUẬN .13 TÀI LIỆU THAM KHẢO 13 DANH SÁCH HÌNH MINH HỌA Hình 1.1 Mơ hình mạng cửa Hình 1.2 Phối hợp trở kháng ngõ vào ngõ Hình 1.3 Mạch khuếch đại Hình 2.1 Transistor BFP620 .3 Hình 2.2 ADS_Templates BJC Curver Tracer Hình 2.3 Đặc tuyến dịng áp ngõ .4 Hình 2.4 Rectangel Plot Hình 2.5 Mơ hình mạch khuếch đại cơng suất Hình 2.6 Kiểm tra độ ổn định phần mềm ADS Hình 2.7 Đồ thị max gain Hình 2.8 Đặc tuyến Гs ГL .8 Hình 2.9 Mơ Zs ZL theo Smith_Chart Hình 2.10 Sơ đồ mạch sau hiệu chỉnh Zs ZL Hình 2.11 Ma trận S thông số sau hiệu chỉnh Hình 2.12 Phối hợp trở kháng ngõ 10 Hình 2.13 Mạch sau thiết kế trở kháng ngõ 10 Hình 2.14 Phối hợp trở kháng ngõ vào .11 Hình 2.15 Mạch sau thiết kế trở kháng ngõ vào 11 Hình 2.16 Sơ đồ mạch phối hợp trở kháng có độ lợi cao 12 Hình 2.17 Kết ngõ vào ngõ mạch khuếch đại 12 Tiểu luận môn học GVHD: TS Huỳnh Phú Minh Cường THIẾT KẾ MẠCH KHUẾCH ĐẠI TẠI TẦN SỐ 8.3 GHz LÝ THUYẾT CHUNG VỀ THIẾT KẾ MẠCH KHUẾCH ĐẠI CAO TẦN Ta xét mô hình mạng cửa hình: Hình 1.1 Mơ hình mạng cửa S 11 S 12 Có ma trận tán xạ: S = S 21 S 22 Để mạch khuếch đại truyền công suất cực đại ta cần phối hợp trở kháng ngõ vào trở kháng ngõ ra, ta có hình sau: Hình 1.2 Phối hợp trở kháng ngõ vào ngõ Ta định nghĩa, Hệ số tăng công suất chuyển đổi (Transducer power gain) tỷ lệ công suất cung cấp cho tải với cơng suất có sẵn từ nguồn G T =¿ P Công suất tiêu thụ trêntải = L Cơng suất khả dụng cung cấp từ nguồn Pavs (1.1) Tiểu luận môn học GVHD: TS Huỳnh Phú Minh Cường Hay mạch khuếch đại tương đương với: Hình 1.3 Mạch khuếch đại Nhiệm vụ đặt tìm thơng số Г s Г L phù hợp để hệ số Gt đạt giá trị cực đại Với kiến thức học môn Kỹ Thuật Siêu Cao Tần, ta có: 2 P |S21| (1−|Г S| )(1−|Г L| ) GT = L = P avs |1−Г L Г ¿|2|1−S22 Г L|2 (1.2) Để mạch khuếch đại đạt hệ số Gt cực đại thì: Г s = Г ¿ * Г L = Г out * Từ kết luận ta suy ra: (1.3) Khi hệ số Gt đạt cực đại bằng: (1.4) Tiểu luận môn học GVHD: TS Huỳnh Phú Minh Cường Với hệ số Г s Г L ta tiến hành thực mạch Input Matching Output Matching thông qua đồ thị Smith QUY TRÌNH THIẾT KẾ 2.1 Chọn Transistor Bước quy trình thiết kế mạch dao động chọn transistor phù hợp để hoạt động tốt tần số yêu cầu (F = 8.3 GHz) Trong đề tài này, em sử dụng phần mềm Advanced Design System Version 2016.1 để tiến hành thiết kế Ở trường hợp tần số em lựa chọn Transistor BFP620 “Ultra Low Noise” hãng Infineon để thiết kế cho mạch Các thông số đặc trưng Transistor là: hoạt động đến tần số 12 GHz, VCE0max = 2.3 V, Icmax = 80.0 mA Hình 2.4 Transistor BFP620 2.2 Khảo sát đặc tính DC BJT BFP620 Sử dụng ADS_Templates BJC Curver Tracer để tiến hành khảo sát Tiểu luận môn học GVHD: TS Huỳnh Phú Minh Cường Hình 2.5 ADS_Templates BJC Curver Tracer Dòng Icmax= 80.0mA chưa đạt được, với dòng IBB lớn 500 mA Nếu IC > 80.0 mA BJT break down Khi thiết kế cần lưu ý, cần chọn IC nhỏ Hình 2.6 Đặc tuyến dịng áp ngõ Sử dụng Rectangel Plot để vẽ đồ thị biểu diễn IBB, IC Khi IC tăng lên IB tăng lên với hệ số cố định gọi độ lợi dịng, IC = β.IB Tiểu luận mơn học GVHD: TS Huỳnh Phú Minh Cường Hình 2.7 Rectangel Plot 2.3 Thiết kế mạch phân cực dựa BJT BFP620 Hình 2.8 Mơ hình mạch khuếch đại cơng suất Kiểm tra tính ổn định Tiểu luận mơn học GVHD: TS Huỳnh Phú Minh Cường Theo kết mô ADS, ma trận tán xạ BJT BFP 620 8.3 GHz sau: S11 = 0.614∠77.006o S12 = 0.185∠-8.001o S21 = 2.586∠-11.591 o S22 = 0.367∠94.306 o Tiến hành kiểm tra ổn định mạch, sử dụng phương pháp K- ∆ test: |∆| = |S11S22 – S12S21 | = |(0.614∠77.006o)( 0.367∠94.306 o) – (2.586∠-11.591 o)( 0.185∠-8.001o)| = 0.7009 = 1−0.6142−0.367 2+ 0.70092 2|(2.586 ∠−11.591)( 0.185∠−8.001)| = 1.0238 Do |∆|1 nên hệ Transistor hoạt động tốt tần số 8.3 GHz Tiểu luận môn học GVHD: TS Huỳnh Phú Minh Cường Hoặc kiểm tra độ ổn định phần mềm ADS Hình 2.9 Kiểm tra độ ổn định phần mềm ADS mu(S) > 1, nên hệ Transistor hoạt động tốt tần số 8.3 GHz 2.4 Thiết kế mạch phối hợp trở kháng Từ đồ thị max_gain phần mềm ADS thấy, tần số 8.3 GHz , GT(max) = 10.503 dB Tiểu luận môn học GVHD: TS Huỳnh Phú Minh Cường Hình 2.10 Đồ thị max gain Dựa vào công thức nêu phần lý thuyết, tiến hành viết công thức: Từ đồ thị, chọn Г s < 1, Г L < 1, suy ra: Г s = 0.750, Г L = 0.344 Hình 2.11 Đặc tuyến Г s Г L Vẽ Г s Г L lên đồ thị Smith Chart , tìm Z s Z Lvới Z0 = 50 Ω Tiểu luận môn học GVHD: TS Huỳnh Phú Minh Cường Hình 2.12 Mơ Z s Z L theo Smith_Chart Tiến hành kiểm tra Z s = 16.042 – j54.582, Z L = 28.488 + j17.388 Hình 2.13 Sơ đồ mạch sau hiệu chỉnh Z s Z L ZS, ZL hội tụ 50 Ω, S21 = GT(max) nên Z s Z L chọn hợp lý Tiểu luận môn học GVHD: TS Huỳnh Phú Minh Cường Hình 2.14 Ma trận S thơng số sau hiệu chỉnh 2.4.1 Thiết kế mạch phối hợp trở kháng ngõ Dùng đồ thị Smith Chart, để tiến hành thiết kế mạch phối hợp trở kháng ngõ ra, đồ thị trình bày sau: 10 Tiểu luận mơn học GVHD: TS Huỳnh Phú Minh Cường Hình 2.15 Phối hợp trở kháng ngõ Từ đồ thị Smith thiết kế mạch trở kháng ngõ ra: Hình 2.16 Mạch sau thiết kế trở kháng ngõ 2.4.2 Thiết kế mạch phối hợp trở kháng ngõ vào Dùng đồ thị Smith Chart, để tiến hành thiết kế mạch phối hợp trở kháng ngõ vào, đồ thị trình bày sau: 11 Tiểu luận mơn học GVHD: TS Huỳnh Phú Minh Cường Hình 2.17 Phối hợp trở kháng ngõ vào Từ đồ thị Smith thiết kế mạch phối hợp trở kháng ngõ vào: Hình 2.18 Mạch sau thiết kế trở kháng ngõ vào 12 Tiểu luận môn học GVHD: TS Huỳnh Phú Minh Cường 2.5 Kiểm tra, mô thiết kế Sau tiến hành thiết kế mạch phối hợp trở kháng, hình tồn thiết kế: Hình 2.19 Sơ đồ mạch phối hợp trở kháng có độ lợi cao Tiến hành mô kiểm tra kết quả: 13 Tiểu luận mơn học GVHD: TS Huỳnh Phú Minh Cường Hình 2.20 Kết ngõ vào ngõ mạch khuếch đại Nhận xét: Có thể thấy mạch khuếch đại sau phối hợp trở kháng cho kết S21 = Gt(max) = 10.503 dB ZL, ZS hội tụ 50 Ω, sau phối hợp trở kháng giá trị có sai số, nhiên giá trị tương đối xác KẾT LUẬN Qua tiểu luận này, em thực được: Thiết kế mạch phối hợp trở kháng ngõ vào ngõ cho mạch khuếch đại với tần số 8.3 GHz Tính tốn đo đạt ma trận tán xạ phần mềm ADS Transistor BFP620 “Ultra Low Noise” hãng Infineon Bên cạnh cịn số mặt hạn chế định: Sai số kết mơ tương đối, khơng đảm bảo tính xác toàn diện TÀI LIỆU THAM KHẢO [1] TS Huỳnh Phú Minh Cường, “MICROWAVE INTERGRATED CIRCUITS ”, chapter 4, Microwave Amplifier, Ho Chi Minh city University of Technology, 2014 [2] Datasheet, BFP620 Surface mount high linearity silicon NPN RF bipolar transistor [3] Guillermo Gonzalez “Microwave Transistor Amplifiers- Analysis and Design”, Published August 20th 1996 14 ...ĐẠI HỌC QUỐC GIA TP.HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA KHOA ĐIỆN – ĐIỆN TỬ -o0o - TIỂU LUẬN MÔN HỌC KỸ THUẬT SIÊU CAO TẦN THIẾT KẾ MẠCH KHUẾCH ĐẠI SIÊU CAO TẦN CÓ ĐỘ LỢI GT LỚN... Hình 2.15 Mạch sau thiết kế trở kháng ngõ vào 11 Hình 2.16 Sơ đồ mạch phối hợp trở kháng có độ lợi cao 12 Hình 2.17 Kết ngõ vào ngõ mạch khuếch đại 12 Tiểu luận môn học GVHD:... kiểm tra kết quả: 13 Tiểu luận môn học GVHD: TS Huỳnh Phú Minh Cường Hình 2.20 Kết ngõ vào ngõ mạch khuếch đại Nhận xét: Có thể thấy mạch khuếch đại sau phối hợp trở kháng cho kết S21 = Gt( max)
Ngày đăng: 19/01/2022, 14:28
Xem thêm:
