5.6.4.1. Chức năng của SGC
a. Chức năng điều khiển mạng chuyển mạch.
Trong mạng chuyển mạch SN, SGC cú chức năng điều khiển việc thiết lập, duy trỡ và giải phúng cỏc đường kết nối liờn kết thoại giữa cỏc thuờ bao. Tiến trỡnh điều khiển của SGC được xỏc định bởi cỏc lệnh đến từ chương trỡnh xử lý cuộc gọi của bộ xử lý trung tõm CP. Dựa trờn cỏc lệnh này, SGC sẽ thực hiện xử lý, tớnh toỏn và cung cấp cỏc thụng tin điều khiển thớch hợp tới bộ điều khiển phần cứng HWC (Hardware Controller) và qua đú khởi hoạt việc thực hiện lệnh bởi HWC.
Một tiến trỡnh điều khiển chuyển mạch của SGC bao gồm: - Nhận lệnh thiết lập cuộc gọi CP từ bộ xử lý phối hợp.
- Tiến hành tớnh toỏn và xử lý lệnh CP, qua đú cung cấp cỏc dữ liệu thiết lập cần thiết tới bộ điều khiển phần cứng HWC để điều khiển cỏc thao tỏc kết nối trong cỏc module thời gian TSM và khụng gian SSM của mạng chuyển mạch. Bằng việc thực hiện lệnh CP, một đường liờn kết thoại sẽ được cung cấp cho việc tiến hành cuộc gọi.
- Kiểm tra kết quả của việc thực hiện lệnh CP thụng qua cỏc thủ tục thẩm định đường kết nối vừa được thiết lập.
- Gửi cỏc bản tin tới chương trỡnh xử lý cuộc gọi của bộ xử lý CP để thụng bỏo kết quả của việc thực hiện lệnh kể trờn.
b. Chức năng trao đổi dữ liệu với bộ xử lý trung tõm CP.
Trao đổi thụng tin giữa bộ xử lý phối hợp CP (Coordination Processor) và khối điều khiển chuyển mạch SGC được thực hiện qua cỏc đơn vị kết nối sau:
- Đơn vị xử lý vào/ra cho bộ đệm bản tin (IOP:MB) - Đơn vị đệm bản tin cho SGC (MBU:SGC)
- Cỏc đường truyền số thứ cấp SDC:SGC giữa giao tiếp LIM và bộ đệm MBU:SGC.
- Đơn vị giao tiếp kết nối giữa MBU:SGC và SGC (LIM)
Tại một thời điểm, cả hai MBU:SGC cựng nhận được cỏc dữ liệu đến từ bộ xử lý CP thụng qua IOP:MB tớch cực và việc truyền dữ liệu giữa MBU:SGC và giao
tiếp LIM tương ứng thực hiện thụng qua cỏc đường HW (8192Kbps) riờng biệt cho mỗi hướng.
Qua cỏc đơn vị kết nối trờn, theo một hướng bộ xử lý CP sẽ truyền cỏc khối lệnh xử lý cuộc gọi tới bộ điều khiển chuyển mạch SGC và theo hướng ngược lại cỏc bản tin sẽ được gửi từ SGC tới CP.
Cỏc lệnh gửi từ CP tới SGC được dựng để: khởi đầu, thiết lập và thẩm tra cho cỏc đường kết nối thoại. Khối điều khiển chuyển mạch sẽ dịch và giải mó cho cỏc lệnh CP này và tương ứng với cỏc dữ liệu cú được, nú tiến hành một trỡnh tự điều khiển thớch hợp để thiết lập một liờn kết thoại trong mạng chuyển mạch SN.
Kết quả của việc thực hiện lệnh CP cho một thiết lập kết nối sẽ được kiểm định bới SGC và nú sẽ truyền tới CP một bản tin bỏo lỗi nếu cú:
- Cỏc lỗi mó cụng việc (Job code)
- Cỏc lỗi trong module thời gian TSM hoặc khụng gian SSM. - Cỏc lỗi trong SGC hoặc trong giao diện kết nối LIM.
Mỗi bản tin bỏo lỗi sẽ được kết cấu bằng việc cộng thờm một byte chỉ bỏo lỗi vào lệnh CP tương ứng vừa được thực hiện và sau đú chỳng được gửi tới bộ xử lý phối hợp CP.
Ngoài ra, SGC cũn gửi cỏc bản tin tới CP để phục vụ cho việc: - Thụng bỏo kết quả của việc thẩm định đường kết nối.
- Thụng bỏo sẵn sàng nhận cỏc lệnh tiếp theo.
Lớp KSCLC-K45. Ngành HTTT&TT 77
IOP:MB0
IOP:MB1
MBU:SGC LIM
SGC
LIM SGC
MBU:SGC
CP MB0 Đơn vị SN0
SDC:SGC
SDC:SGC
MB1 Đơn vị SN0
Hỡnh 5.6 : Trao đổi thụng tin giữa khối điều khiển chuyển mạch SGC và bộ xử lý CP.
5.6.4.2. Cấu trỳc và hoạt động của khối điều khiển chuyển mạch.
Trong mạng chuyển mạch SN: 63LTG, một khối điều khiển chuyển mạch SGC được trang bị với cỏc đơn vị chức năng sau:
- Bộ xử lý 8085 ( Processor 8085) - Bus hệ thống (System bus)
- Bộ nhớ chương trỡnh (Program Memory) - Bộ nhớ dữ liệu (Data Memory)
- Bộ điều khiển truy nhập DMA (Direct Memory Access Controller) - Bộ điều khiển liờn kết dữ liệu DLC (Data Link Control Module) - Bộ điều khiển ngắt PIC (Programmable Interrupt Controller)
- Bộ đếm giỏm sỏt cú thể lập trỡnh PIT (Programmable Interval Timer). Hoạt động của cỏc thành phần như sau:
Bộ xử lý 8085A.
Bộ xử lý 8085A thực hiện xử lý cỏc tập lệnh cài đặt sẵn của nhà chế tạo phục vụ cho mạng chuyển mạch SN. Từ bộ xử lý, 16 bit địa chỉ thụng qua cỏc đường AD0… AD7 và A8…A15 của bus hệ thống sẽ đảm nhiệm việc đỏnh địa chỉ cho cỏc bộ nhớ chương trỡnh ROM, bộ nhớ dữ liệu RAM và cỏc đơn vị vào/ra.
Bộ xử lý cú một bộ tạo đồng hồ độc lập 3,072MHz được cung cấp từ bộ dao động thạch anh bờn ngoài 6.144MHz. Vỡ vậy, qua bộ xử lý tất cả cỏc chương trỡnh được thi hành một cỏch độc lập với đồng hồ của mạng chuyển mạch.
Bus hệ thống.
Bus hệ thống cú nhiệm vụ kết nối và lưu chuyển dữ liệu giữa bộ xử lý với cỏc bộ nhớ, cỏc đơn vị vào/ra và với bộ nhớ điều khiển phần cứng (HWC) của một module LIM.
Bộ xử lý sử dụng một bus dữ liệu/địa chỉ đa hợp. Cỏc bit địa chỉ được lưu chuyển bởi bus dữ liệu/địa chỉ 8 bit (AD0…AD7) và bus địa chỉ 8 bit (A8…A15).
Cỏc tớn hiệu RD, WR, và IO/M được dựng để tạo ra cỏc tớn hiệu MEMR và MEMW cho việc truy nhập đọc và viết dữ liệu trờn bộ nhớ và cỏc tớn hiệu IOR và IOW dựng cho việc truy nhập đọc và viết dữ liệu tại cỏc đơn vị vào/ra.
Bộ nhớ chương trỡnh.
Bộ nhớ chương trỡnh là một bộ nhớ chỉ đọc, nú lưu giữ cỏc tập lệnh, cỏc hệ điều hành, cỏc vi chương trỡnh cài đặt sẵn của nhà chế tạo tổng đài EWSD phục vụ cho việc điều khiển mạng chuyển mạch.
Trong cấu hỡnh của tổng đài, bộ nhớ chương trỡnh cú dung lượng 16 Kbyte gồm 8 EFROM ỡ2 Kbyte và thời gian thực hiện truy nhập 450ns. Bộ nhớ cú thể được mở rộng tới 32 Kbyte với việc đỏnh địa chỉ từ ‘0000’ đến ‘7FFF’.
Tớn hiệu IO/M sẽ xỏc định cho việc truy nhập bộ nhớ hay là cỏc đơn vị vào/ra. (IO/M=L: cho việc truy nhập bộ nhớ; IO/M=H cho việc truy nhập vào/ra).
Lớp KSCLC-K45. Ngành HTTT&TT 79
Processor 8085A
Periphery
DLC
PIC
PIT
DMA
Memory
Program memory
(EPROM)
Data memory
(RAM)S
y
s
t
e
m
b
u
s
Interface to LIM module
Hỡnh 5.7: Sơ đồ khối cấu trỳc của SGC.
Data exchange with MBU:SGC
Bộ nhớ dữ liệu.
Bộ nhớ dữ liệu là bộ nhớ đọc/viết truy cập ngẫu nhiờn RAM. Nú lưu giữ cỏc lệnh nhận được từ CP bằng hàng đợi lệnh CWL, cỏc bản tin để gửi tới CP bằng hàng đợi bản tin MWL, cỏc dữ liệu thiết lập cuộc gọi cung cấp cho bộ điều khiển phần cứng HWC bằng danh sỏch truy nhập điều khiển HWCAL, cựng với cỏc tham số và lệnh phục vụ cho quỏ trỡnh trao đổi thụng tin giữa SGC và CP.
Bộ nhớ dữ liệu cú dung lượng 1Kbyte gồn 2 RAM và thời gian truy nhập là 200ns, khoảng đỏnh địa chỉ ‘8000’ tới ‘83FF’. Truy nhập đọc tới bộ nhớ được thực hiệnh bằng tớn hiệu MEMW_L và một địa chỉ lớn hơn ‘8000’, truy nhập viết được thực hiện bằng tớn hiệu MEMW-L.
Cỏc đơn vị vào/ra.
Trong khối điều khiển chuyển mạch cỏc đơn vị vào/ra theo sau được định vị ở ngoại vi:
- DMA: dành cho việc điều khiển truy nhập DMA bộ nhớ dữ liệu. - DLC: dành cho việc điều khiển liờn kết dữ liệu theo giao thức HDLC. - PIC: dành cho việc điều khiển và xử lý cỏc thủ tục ngắt.
- PIT: bộ định thời gian cú thể lập trỡnh được.
- HWC: cỏc thanh ghi của bộ điều khiển phần cứng ( Hardware Controller) dựng việc lưu giữ cỏc thụng tin điều khiển chuyển mạch cung cấp từ khối SGC.
Cỏc đơn vị DMA, DLC, PIC, PIT được gắn trờn khối điều khiển SGC, cũn bộ điều khiển phần cứng cho mạng chuyển mạch được gắn trờn giao tiếp LIM.
Cỏc đơn vị I/O và cỏc kờnh vào/ra của chỳng được đỏnh địa chỉ bằng byte địa chỉ bậc thấp A0…A7 của bộ xử lý. Bộ giải mó địa chỉ vào/ra (I/O decoder) thực hiện chọn cỏc đơn vị I/O thụng qua cỏc bit địa chỉ A6, A5, A4 (bit A7 luụn được đặt là 0). Cỏc bit địa chỉ A0…A3 được dựng cho việc đỏnh địa chỉ cho cỏc kờnh vào/ra của cỏc đơn vị vào/ra.
Tớn hiệu IO/M từ bộ xử lý được dựng để lựa chọn việc truy nhập cho bộ nhớ hau đơn vị I/O.
- IO/M=H và RD=L tạo ra tớn hiệu IOR, tớch cực cho việc đọc vào/ra. - IO/M=H và WR=L tạo ra tớn hiệu IOW, tớch cực cho việc viết vào/ra.
