Module chuyển mạch khụng gian (Space Stage Module SSM16/16)

5.6.3.1. Chức năng của module chuyển mạch SSM16/16.

Mạng chuyển mạch SN:63LTG được trang bị 4 module SSM16/16. Trong đú, ứng với mỗi module cỳ cỏc giao diện sau:

- Giao diện SDC:TSI cung cấp 16 đường truyền số thứ cấp hướng vào LDSA0…15 (8192Kbps) để truyền cỏc từ mó 8bit từ 16 tầng thời gian hướng vào TSI tới module SSM16/16.

- Giao diện SDC:TSO cung cấp 16 đường truyền sụ thứ cấp hướng ra LDSB0…15 (8192Kbps) để truyền cỏc từ mó 8bit từ SSM 16/16 tới tầng TSO.

Cỏc đường truyền sụ thứ cấp lối vào LDS0…15 (với 128 kờnh cho mỗi đường) truyền cỏc từ mó 8bit từ cỏc tầng thời gian hướng vào tới module khụng gian SSM16/16. Tại đõy SSM16/16 thực hiện chuyển mạch cho cỏc từ mó 8bit trong sự đồng bộ với cỏc khe thời gian và chu kỳ khung 125μs. Cỏc từ mó 8 bit sẽ được phõn bổ theo khụng gian tới 16 đường HW lối ra LDSB0…15 nhưng vẫn duy trỡ vị trớ theo thời gian của chỳng (giữ nguyờn vị trớ khe thời gian).

Vỡ việc tiếp thụng qua cỏc giao điểm trong module khụng gian là liờn tiếp nhau cho nờn mỗi giao điểm được chuyển mạch trong khoảng thời gian là 1 time slot. Tại 1 trong 128 khe thời gian, cỏc giao điểm của 16 đường vào và ra được chuyển mạch đồng thời.

Cỏc từ mó sau khi được chuyển mạch tạo SSM16/16 sẽ được gửi qua 16 đường HW lối ra tới cỏc tầng thời gian hướng ra TSO.

5.6.3.2. Cấu trỳc và hoạt động của module khụng gian SSM16/16.

Trong mạng chuyển mạch SN:63LTG một module chuyển mạch khụng gian SSM16/16 được trang bị với cỏc đơn vị chức năng sau:

- Bộ đếm với chức năng đồng bộ khung (Counter with frame synchronization). - Đơn vị định địa chỉ (Addressing Unit).

- Đơn vị điều khiển ghi/đọc (Write/Read Control). - Bộ nhớ điều khiển (Control Memory).

- Thanh ghi bit điều khiển cho cỏc bộ ghộp kờnh (Control bit register for the multiplexers).

- Matrận bộ ghộp 16ỡ16/1 (multiplexer Matrix 16ỡ16/1).

 Bộ đếm với chức năng đồng bộ khung:

Chức năng của bộ đếm là cung cấp việc đỏnh địa chỉ tuần tự cho bộ nhớ điều khiển (địa chỉ từ 0…1023) trong chu kỳ khung 125??s. Bộ đếm hoạt động với tớn hiệu định thời (CLK, 8192KHz) và tớn hiệu đồng bộ ngoài FMB (Frame Mark Bit, 2KHz) được cung cấp từ bộ đếm chớnh trờn module LIM. Để đạt được sự đồng bộ khung với khung thụng tin định chuẩn của hệ thống thỡ bộ đếm chớnh trờn LI phải được khởi đặt trước bộ đếm trờn SSM16/16 một khoảng thời gian là 2ỡ122ns.

Cỏc đầu vào Z0, Z1, Z2 của bộ đếm qua một cổng logic AND sẽ tạo ra cỏc xung mức cao (H) tại cỏc địa chỉ 0, 8, 16, …, 1016 của bộ nhớ điều khiển. Tại cỏc thời điểm này 4bit điều khiển chuyển mạch cho một matrận ghộp, được nhận trong cỏc thanh ghi đệm tương ứng.

 Đơn vị định địa chỉ.

Đơn vị định địa chỉ cung cấp cho việc xỏc định địa chỉ định vị của module SSM16/16, tuỳ thuộc vào vị trớ lắp đặt mà cỏc module SSM16/16 cỳ cỏc địa chỉ được ấn định khỏc nhau. Tương ứng với mỗi một vị trớ lắp đặt của một module, cỏc đầu vào MN0…3 trờn cỏc phiến cắm sau của giỏ chứa module cú thể được nối cỏc điện thế 0v hoặc 5v.

Bộ so sỏnh 4bit của đơn vị định địa chỉ tiến hành so sỏnh cỏc mức điện ỏp tại cỏc đầu vào MN0…3 với cỏc mức điện ỏp trờn cỏc đường dõy địa chỉ ADR0…3 đến từ bộ điều khiển phần cứng trờn module LIM.

Nếu cú MN0…3=ADR0…3 và ADR4=1 thỡ module SSM16/16 tương ứng sẽ được chọn tớch cực bởi đơn vị định địa chỉ.

 Đơn vị điều khiển ghi/đọc.

Đơn vị điều khiển ghi/đọc cung cấp cỏc tớn hiệu điều khiển cho chu trỡnh viết 4 bit điều khiển vào nửa bộ nhớ điều khiển khả dụng hoặc đọc 4 bit điều khiển từ nửa bộ nhớ điều khiển, tiến hành tại đỳng khe thời gian được cấp.

Trước mỗi chu kỳ đọc hoặc viết bộ nhớ điều khiển tại module SSM16/16, cỏc tớn hiệu điều khiển ghi/đọc và cỏc thụng tin địa chỉ phải được gửi từ bộ điều khiển phần cứng trờn module LIM tới đơn vị điều khiển ghi/đọc. Cỏc tớn hiệu điều khiển cú

Đơn vị định địa

chỉ

ADR4 ADR0..3

MN0..3

A=B

Đơn vị điều khiển

viết/đọc

Read

Write DA DB

CLK

Bộ đếm đồng bộ

khung

CLK

FMB

U

Bộ nhớ điều khiển

Half0

(RAM 1024ì4bit)

V W X

Bộ đệm

(4ì8bit)

Thang ghi bit điều

khiển cho Mux 0…7

(8ì4bit)

CLK

CLK

MUX (8ì16/1)

Bộ nhớ điều khiển

Half1

(RAM 1024ì4bit)

U V W X

Bộ đệm

(4ì8bit)

Thang ghi bit điều

khiển cho Mux 8..15

(8ì4bit)

CLK

CLK

MUX (8ì16/1)

&

Latch

TSI

TSO

LIM

được là nhờ một chu trỡnh thực hiện lệnh điều khiển HWC (ghi/đọc bộ nhớ điều khiển) trờn module LIM.

Trong chu kỳ thực hiện lệnh này, bộ điều khiển phần cứng HWC trờn LIM tiến hành cỏc cụng việc sau:

- Xỏc định địa chỉ của module SSM16/16 trờn đú chứa bộ nhớ điều khiển. - Xỏc định khe thời gian cấp cho việc viết hoặc đọc 4 bit điều khiển tại nửa bộ

nhớ điều khiển khả dụng.

- Xỏc định nửa bộ nhớ điều khiển khả dụn, tại đú 4 bit thụng tin điều khiển được đọc hoặc viết.

- Xỏc định thụng tin (4 bit điều khiển) cần được ghi vào nửa bộ nhớ điều khiển.

- Xỏc định thời điểm truyền hoặc nhận 4 bit thụng tin điều khiển tại thanh ghi thụng tin của bộ điều khiển phần cứng HWC.

Bộ điều khiển phần cứng HWC xỏc định cỏc thụng số này từ một lệnh CP trờn hàng đợi lệnh CWL của SGC. Lệnh CP được cung cấp từ bộ xử lý trung tõm mỗi khi cú một yờu cầu thiết lập liờn kết thoại.

Dựa trờn cỏc thụng số được xỏc định trờn, HWC sẽ kớch hoạt cỏc tớn hiệu điều khiển ghi/đọc tại cỏc thời điểm thớch hợp để đưa tời bộ điều khiển ghi/đọc trờn SSM16/16 phục vụ cho việc truy nhập bộ nhớ điều khiển.

 Bộ nhớ điều khiển.

Bộ nhớ điều khiển là một bộ nhớ đọc/viết (1024ỡ8bit), nỳ được chia làm 2 nửa nhớ Half 0 và Half 1 (1024ỡ4bit).

Bốn bit thụng tin điều khiển viết vào nửa bộ nhớ thỡ được cung cấp từ bộ điều khiển phần cứng HWC trờn cỏc đường U, V, W và X. Chỳng chỉ được viết vào nửa bộ nhớ khả dụng khi cú sự điều khiển và xỏc định địa chỉ viết bởi HWC.

Nội dung của bộ nhớ điều khiển được tuần tự đọc ra theo từng địa chỉ cung cấp từ một bộ đếm trờn SSM và chỳng được đưa tới bộ đệm (Buffer) và bộ điều khiển ghi/đọc.

Tại bộ điều khiển ghi/đọc, 4 bit điều khiển nhận được trờn cỏc đường AL, BL, CL và DL từ việc đọc nửa bộ nhớ Half0 và 4 bit điều khiển nhận được trờn cỏc

đường AR, BR, CR và DR từ việc đọc nửa bộ nhớ Half1 sẽ được gửi tới bộ HWC để đỏp ứng cho: “chu trỡnh đọc bọ nhứ điều khiển bởi HWC”.

 Bộ đệm (Buffer).

Cỏc bit điều khiển đọc ra từ mỗi nửa bộ nhớ được nhận và lưu đệm tại một bộ đệm tương ứng, mỗi bộ đệm gồm 8 thanh ghi S-P (vào nối tiếp, ra song song). Tại cỏc thời điểm bộ đếm đọc ra cỏc địa chỉ: 0,8,…,1016 của bộ nhớ điều khiển thỡ cỏc bit điều khiển lưu trong cỏc bộ đệm được nạp vào cỏc thanh ghi bit điều khiển. Tại cỏc thanh ghi này, 4 bit điều khiển sẽ cung cấp tới từng bộ ghộp tương ứng để điều khiển chuyển mạch khụng gian trờn matrận bộ ghộp.

 Cỏc thanh ghi bit điều khiển.

Ứng với mỗi khe thời gian, cỏc thanh ghi bit điều khiển sẽ cung cấp 4 bit thụng tin điều khiển tới cỏc bộ ghộp 16/1 (16 đường HW vào và 1 đường HW ra).

Thụng tin bit điều khiển được cung cấp này là khụng thay đổi trong thời hạn một khe thời gian. Tương ứng với 1 trong 16 bộ ghộp, một thanh ghi bit điều khiển được chỉ định.

 Ma trận ghộp 16ỡ16/1.

Trong thời hạn một khe thời gian, matrận bộ ghộp 16ỡ16/1 cungcấp, một đơn vị chuyển mạch 1 tầng (one-stage) giữa mọi đường HW lối vào (LDSA0…15) và mọi đường HW ra (LDSB0…15). Matrận bộ ghộp 16ỡ16/1 được sử dụng để phõn bổ theo khụng gian “in space” cho cỏc từ mó PCM đến từ 16 đường HW lối vào tới 16 đường HW lối ra mà khụng làm thay đổi vị trớ theo thời gian của chỳng.

16 đường HW (LDSA0…15) đến từ cỏc tầng TSI thỡ được đưa tới một thanh ghi 16 bit, thanh ghi này được sử dụng như mạch chốt flip-flop đầu vào cho cỏc đường HW. Cỏc đầu ra của thanh ghi 16 bit được chuyển song song tới 16 bộ ghộp. Mỗi bộ ghộp được gắn xỏc định với một đường HW lối ra và cỏc đường HW lối ra này sẽ được đưa tới cỏc đầu vào của TSO.

Trong một khe thời gian, mỗi bộ ghộp sẽ chuyển mạch cho một từ mó PCM và tương ứng với 16 bộ ghộp sẽ cú 16 từ mó PCM được chuyển mạch trong một khe thời gian. Bốn bit thụng tin cung cấp từ bộ nhớ điều khiển sẽ xỏc định cho mỗi bộ ghộp, một trong 16 đường HW lối vào được tiếp thụng trong một khe thời gian với một đường HW lối ra.