Hình 2.14 Dạng CPCS-PDU của AAL

Một phần của tài liệu thiết kế chức năng và môi trường phần cứng cho chuyển mạch atm (Trang 43 - 46)

2.7- Lớp vật lý

Lớp vật lý PL (Phisical Layer) là lớp thấp nhất trong mô hình tham chiếu. Lớp vật lý là nơi mà các thông tin đợc truyền đi theo dạng các bit qua đờng cáp thờng hoặc là cáp quang.

Lớp vật lý bao gồm có hai phân lớp: Phân lớp môi trờng vật lý PM (Phisical Medium) và phân lớp hội tụ truyền TC (Transmission Convergence).

Phân lớp PM có các chức năng về môi trờng vật lý và dung lợng truyền dẫn, bao gồm cả việc truyền tải và đồng bộ bit mã hoá và giải mã, biến đổi quang-điện,... Phân lớp TC thực hiện các chức năng nh chèn và tách các tế bào trống, tạo và xử lý mã điều khiển lỗi tiêu đề HEC. Nhận biết giới hạn tế bào, tạo khuôn dạng tế bào, phối hợp tốc độ tải trọng của các khuôn dạng truyền tải khác nhau,...

Theo hớng từ lớp vật lý tới lớp ATM, luồng số liệu truyền tải qua ranh giới hai lớp là luồng các tế bào hợp lệ. Tế bào hợp lệ là tế bào mà tiêu đề tế bào không có lỗi; việc kiểm tra lỗi tiêu đề tế bào đợc thực hiện ở phân lớp TC.

Theo hớng ngợc lại, từ lớp ATM tới PL, luồng tế bào ATM đợc ghép thêm thông tin OAM liên quan đến luồng tế bào này.

Thêm vào hoặc lấy ra các tế bào trống (cell rate decoupling): khi không có các tế bào chứa thông tin hữu ích, tế bào không xác định hoặc tế bào OAM ở mức vật lý thì các tế bào trống sẽ đợc truyền trên đờng truyền để làm phù hợp tốc độ luồng tế

bào với tốc độ đờng truyền. Cấu trúc của tế bào trống có phần thông tin là các octet 01101010. Còn phần tiêu đề là

Octet 1 Octet 2 Octet 3 Octet 4 Octet 5

00000000 00000000 00000000 00000001 mã HEC

Điều khiển lỗi mào đầu HEC thực hiện cho toàn bộ phần mào đầu của tế bào. HEC có khả năng sửa lỗi bit đơn và phát hiện lỗi bit nhóm. Quá trình thực hiện nh sau: HEC đợc tính toán từ 4 octets đầu của tiêu đề tế bào với đa thức sinh là G(x)=x8+x2+x+1. Để thực hiện việc phân tách tế bào một cách hiệu quả trong trờng hợp bit bị trợt, CCITT khuyến nghị các bit dùng để kiểm sẽ đợc cộng (module 2) với một mã 8 bits (01010101) trớc khi đợc chèn vào trờng HEC. Phía thu lại lấy giá trị HEC cộng (module 2) với mã trên trớc khi tiếp tục xử lý. Tác động này không có ảnh hởng gì đến khả năng sửa / phát hiện lỗi của HEC.

Chế độ sửa lỗi

Chế độ phát hiện

lỗi Phát hiện nhiều lỗi

(loại bỏ tế bào) Không phát hiện lỗi

(không xử lý)

Phát hiện lỗi đơn (sửa lỗi)

Phát hiện lỗi (loại bỏ tế bào)

Không phát hiện lỗi (không có xử lý)

Hình 2.15 Cơ chế sửa lỗi của HEC

Phần thu hoạt động theo hai chế độ. Chế độ ngầm định dùng để sửa lỗi đơn. Mào đầu tế bào đợc kiểm tra và nếu nh phát hiện có lỗi, một trong hai động tác sau sẽ khởi động, phụ thuộc vào trạng thái đang làm việc của phần thu. Trong ‘chế độ sửa’, chỉ có các lỗi bit đơn đợc sửa và sau đó phần thu chuyển sang ‘ chế độ phát hiện’. ở

‘chế độ phát hiện’, tất cả các tế bào mà mào đầu phát hiện có lỗi sẽ bị loại bỏ. Khi kiểm tra mào đầu và thấy không có lỗi, phần thu sẽ chuyển sang ‘chế độ sửa’.

Chức năng sửa / phát hiện lỗi của HEC có tác dụng tránh đợc các lỗi bit đơn và làm giảm xác suất gửi các tế bào có lỗi mào đầu, đặc biệt trong các trờng hợp xảy ra lỗi đột biến (bursty errors). Đặc tính lỗi các hệ thống truyền dẫn cáp quang, là môi tr- ờng chủ yếu dùng cho các ứng dụng ATM, có xu hớng là sự tổ hợp của các lỗi đơn và lỗi đột biến.

2.8- Tóm tắt.

Chơng này đã trình bày nguyên lý cơ bản của ATM. Nghiên cứu mô hình tham chiếu B-ISDN. Trên cơ sở của mô hình này, ta nghiên cứu chức năng các lớp cơ bản. Tế bào ATM có cấu tạo gồm 53 byte (5 byte tiêu đề và 48 byte thông tin). Việc phân bố các tế bào cho ngời sử dụng đợc thực hiện qua các kênh ảo và các đờng ảo. Các khái niệm liên quan đến đờng ảo và kênh ảo đã đợc trình bày tơng đối chi tiết. Tiếp theo, chúng ta đã xem xét đến lớp AAL là lớp rất quan trọng để các ứng dụng của ngời sử dụng có thểãâm nhập vào môi trờng ATM. Cuối cùng, chúng ta đã xem xét đến lớp vật lý và những chức năng xử lý ở mức vật lý đối với các trờng u tiên tổn thất tế bào (CLP), trờng kiểu thông tin (PT), trờng điều khiển lỗi tiêu đề (HEC).

Chơng III

Một phần của tài liệu thiết kế chức năng và môi trường phần cứng cho chuyển mạch atm (Trang 43 - 46)

Tải bản đầy đủ (PDF)

(131 trang)