Phương pháp trao đổi tin song song theo chương trình~Phương pháp trao đổi tin song song theo chương trình Phương pháp trao đổi tin song song theo chương trình
CPU muốn trao đổi dữ liệu với các TBNV thì có thể thực hiện bằng các lệnh IN và OUT trong chương trình vào ra. Các lệnh có cú pháp như sau:
IN Acc, Port#; Đưa dữ liệu vào thanh ghi chứa Acctừ cổng Port# OUT Port#,Acc; Đưa dữ liệu từ thanh ghi chứa Accra cổng Port#
Vào ra có điều kiện và không có điều kiện
Vào ra không điều kiện
Trao đổi tin không điều kiện,các TBNV luôn ở trạng thái của các thiết bị ngoại vi khác. Nếu thiết bị ngoại vi sẵn sàng thì mới tiến hành trao đổi dữ liệu,cpu chủ động pháp tín hiệu trao đổi.
Trao đổi tin có điều kiện
Trao đổi dữ liệuTrao đổi dữ liệuTBNV sẵn sàng a) Không điều kiện b ) có điều kiệnHình 2-10: Vào ra có điều kiện và không có điều kiệnsaiđúng Trước khi CPU muốn trao đổi dữ liệu,thì nó cần phải kiểm tra trạng thái của TBNV. Nếu TBNV sẵn sàng thì mới tiến hành trao đổi tin
Trong trường hợp có nhiều thiết bị ngoại vi thì khi đó CPU sẽ tiến hành kiểm tra lần lược các trạng thái của từng thiết bị
Khối ghép nối song song
Các thành phần bao gồm:
1.Hệ thống trung tâm:Điều khiển hoạt dộng của hệ
2. Giải mã địa chỉ từ hệ trung tâm,tạo tín hiệu CS (chip select) kết hợp với IOW điều khiển mạch chốt (C).
3. Mạch chốt cho phép ghi số liệu 4. Triger RS(Flip-Flop)
5. cổng vào ra các thiết bị ngoại vi 6. cổng XOR
7 cổng OR
8 chốt ba trạng thái 9 Phủ định Not * nhận xét:
Khi trao đổi song song giữa máy tính và TBNV: Các đường dữ liệu được nối trực tiếp với thiết bị ngoại vi.Các đường được giải mã địa chỉ có các giá trị cụ thể kết hợp với tín hiệu điều khiển =>cho biết lúc nào cần đọc cần ghi.
Vi mạch vào ra theo chương trình
Các hệ vi xử lí trước 8086 sử dụng vi mạch vào ra theo chương trình PPI 8255 loại vi mạch nay có các dặc điểm sau:
• Có bộ nhớ (256*8bit), timer 14 bit theo chương trình.
• Không có chế độ khác nhau, khả năng lập xoá các bit của C đối thoại 8255A. Loại vi mạch này cho phép lập xoá các bit của các cổng C cho đối thoại 1 40PPI 8255A20 21Hình 2-12:Sơ đồ chân của PPI 8255Sơ đồ chân của PPI 8255A 1? 4 các chân (PA3?PA0) Lối ra cổng A
5: tín hiệu điêu khiển đọc ghi RD 6 :Tín hiệu chọn chip CS(chip select) 7: chân tín hịêu nối đất GND (Ground) 8?9 : các chân địa chỉ A0?A1
10?13:các chân (PC7?PC4) nối ra cổng C 14?17:các chân (PC3?PC0) Lối ra cổng C 18?25: các chân (PB7?PB0) Lối ra cổng B 26 nguồn Vcc 27?34: các chân dữ liệu (D0?D7) 35: chân Reset
36 Tín hiệu điều khiển WR
37?40 các chân (PA7?PA4) Lối ra cổng A
Sơ đồ cấu trúc của PPI 8255A
• Gồm các thành phần sau Phần nối với VXL có:
• Đệm số liệu: Trao đổi tin hai chiều (vào/ra) giữa đường dây MVT và đường dây nội (Interal Bus)
• Bộ điều khiển: Giải mã địa chỉ lệnh cho các thanh ghi đêm và các thanh ghi điều khiển.
Phần ghép nối với TBNV gồm: (adsbygoogle = window.adsbygoogle || []).push({});
• Cổng A: Thanh ghi đệm số liệu 8 bit vào ra tuỳ ý chương trình khởi dộng • Cổng B: Thanh ghi đệm số liệu 8 bit vào ra tuỳ ý chương trình khởi dộng • Cổng C cao : nửa cao 4 bit
• Cổng C thấp: nửa thấp 4 bit
• Địa chỉ các cổng 8 bít của 8255A trong một máy vi tính cá nhân tương thích IBM như sau: Cổng A: 60h; Cổng B: 61h; Cổng C:62h thanh ghi điều khiển 63 h
Các mạch địa chỉ nội bộ gồm các khối điều khiển,các cổng A,B,C.. A1 A0 CS RD WR Lệnh của VXL Chiều di chuyển 0 0 0 0 1 đọc cổng A cổng A→ D0?D7 0 1 0 0 1 đọc cổng B cổng B→ D0?D7 1 0 0 0 1 đọc cổng C cổng C→ D0?D7
1 1 0 0 1 không có giá trị
0 1 0 1 0 Ghi cổng B D0?D7→cổng B
1 0 0 1 0 Ghi cổng C D0?D7→cổng C
1 1 0 1 0 Ghi thanh từ Điều khiển D0?D7→T/ghi từ đ/khiển X X 1 x x Trạng thái điện trở cao Không trao đổi dữ liệu
Từ điều khiển chế độ (Định nghĩa cấu hình)
D7 D6 D5 D4 D3 D2 D1 D0