CHƯƠNG 1. TỔNG QUAN VỀ XỬ LÝ NHÃN TRONG HỆ THỐNG THÔNG TIN TOÀN QUANG
2.1 Tổng quan nghiên cứu
2.1.2 Vấn đề cổng logic toàn quang
Năm 2009, một kỹ thuật nhận dạng mẫu nhị phân đƣợc báo cáo sử dụng sự kết hợp giữa các cổng XNOR và AND cùng với vòng lặp phản hồi, cho phép nhận dạng mẫu bit có độ dài lên đến 256 bit. Tuy nhiên, kỹ thuật này chỉ đạt hiệu quả tối đa ở tốc độ 42 Gb/s. Các nghiên cứu khác đã giới thiệu kỹ thuật tự động tương quan quang tốc độ cao sử dụng cổng AND quang dựa trên cấu trúc Sagnac với chuyển mạch SOA phản xạ, đạt tốc độ 160 Gb/s cho dữ liệu gói và 10 Gb/s cho nhãn.
Một phương pháp khác, được công bố vào năm 2007, đã loại bỏ tín hiệu đồng hồ bổ sung thông qua một kế hoạch tự định tuyến, trong đó tín hiệu điều khiển được lấy từ bit đầu tiên của nhãn. Phương pháp này khai thác điều chế pha chéo (XPM) từ SOA nhƣ cơ chế chính cho chuyển mạch quang toàn phần, nhằm đạt đƣợc nhận dạng nhãn quang hiệu quả và đáng tin cậy mà không cần tín hiệu đồng hồ bổ sung. Tuy nhiên, số lƣợng thành phần cần thiết vẫn lớn, làm tăng độ phức tạp của hệ thống.
Rào cản chính của các thiết kế trước là độ phức tạp và tốc độ xử lý dữ liệu thấp, điều này đã thúc đẩy các nhà nghiên cứu nỗ lực giải quyết vấn đề này.
Trong bối cảnh này, một nghiên cứu đã trình bày hệ thống quang đơn giản có khả năng tách biệt nhãn và tải trọng của gói tin hoàn toàn bằng quang.
Hệ thống này bao gồm hai thành phần: bộ phân tách bất đối xứng quang
54
terahertz (TOAD) để trích xuất nhãn gói, với các kịch bản điều chế vi sai cho xung nhãn ở tốc độ 2.5 Gbit/s và xung tải trọng mã hóa Manchester ở tốc độ 40 Gbit/s; cùng với hai khuếch đại quang bán dẫn (SOAs) thực hiện phép XOR giữa gói và nhãn tự sinh [138], cho phép thu đƣợc tải trọng tách riêng.
Ngoài ra, một số nhà nghiên cứu đã phát triển hệ thống nhận dạng mẫu quang toàn phần với tốc độ dữ liệu cao. Ví dụ, Yang và cộng sự (2019) đã thiết kế hệ thống nhận dạng mẫu nối tiếp quang toàn phần, sử dụng cổng logic XOR/AND và vòng lặp tuần hoàn với ba khuếch đại quang bán dẫn (SOAs) [139].
Việc nhận dạng mẫu ngẫu nhiên 256 bit với tốc độ tối đa 42.6 Gbit/s đã đƣợc thực nghiệm thành công. Hayashi và cộng sự (2015) đề xuất một phương pháp mới cho nhận dạng nhãn 2 bit và chuyển mạch gói quang toàn phần. Phương pháp này tận dụng các hoạt động flip-flop và chức năng cổng AND của hai VCSELs hai cực ổn định phân cực 1.55-μm, cùng với ba chuyển mạch quang [140].
Nhóm nghiên cứu đã thành công trong việc truyền gói quang, bao gồm tải trọng NRZ PRBS 40-Gb/s, đến một trong bốn cổng dựa trên trạng thái của hai bit trong nhãn 4 bit, sử dụng định dạng truyền gói RZ 500-Mb/s. Tuy nhiên, nhƣợc điểm của kỹ thuật này là yêu cầu flip-flop kích hoạt bằng đồng hồ, làm gia tăng độ phức tạp của toàn bộ hệ thống. Một số nhà nghiên cứu cũng đã kết hợp SOA và cấu trúc giao thoa Mach–Zehnder (MZI) trong hệ thống truyền dẫn tốc độ cao (Header Recognition System – HRS).
Công trình của Kakarla và cộng sự (2016) nổi bật trong lĩnh vực hệ thống nhận diện tiêu đề (HRS), trình bày HRS sử dụng sự kết hợp của các cổng quang XNOR và AND, kèm theo bộ chuyển đổi bước sóng cho dữ liệu nhị phân BPSK đầu vào. Sử dụng bộ ghép 3 dB để thực hiện cổng XNOR, tạo dữ liệu đầu ra ở định dạng On–Off Keying (OOK). Để nâng cao hiệu năng của cổng XNOR, Nhóm nghiên cứu đã giới thiệu bộ biến đổi hiệu ứng áp điện
55
nhằm tạo khác biệt pha tứ phương giữa hai đầu vào, bảo toàn sự khác biệt pha của π/2 trong linh kiện giao thoa. Cổng AND yêu cầu bộ chuyển đổi bước sóng, đồng bộ bit khởi đầu với bit đầu ra đầu tiên của XNOR. Tuy nhiên, cấu trúc tổng thể của HRS trở nên cồng kềnh và phức tạp.
Gần đây, một số nhà nghiên cứu đã thử nghiệm kỹ thuật mới cho nhận dạng nhãn gói, sử dụng bốn loại bộ cộng hưởng vòng kép (DRRs) kết hợp với bể chứa quang toàn phần [141]. Đơn vị này bao gồm một SOA, bộ phát quang và các nút trễ quang (DRRs). Họ đã phát triển sản phẩm với băng thông trễ lớn, áp dụng thuật toán học máy tăng cường để phát hiện và nhận dạng nhãn gói với tỷ lệ lỗi tối thiểu là ở tốc độ 10 Gb/s.
Nhƣ đã nêu trong khảo sát tài liệu, nhu cầu từ các bên liên quan trong mạng quang toàn phần ngày càng cao về việc thiết kế và triển khai nhãn HRS một cách đơn giản và hiệu quả. Một số nghiên cứu khác đã khám phá thiết kế HRS siêu nhanh, sử dụng CR-SOA với cấu hình tối giản.
Các phương pháp đề xuất đều sử dụng các nguyên lý phi tuyến, cấu trúc sợi quang nên suy hao cao, băng thống thấp, công suất tiêu thụ lớn, kích thước lớn. Do vậy, Luận án đề xuất giải pháp mới khắc phục nhược điểm trên.
Cổng logic toàn quang đã thu hút sự chú ý đáng kể trong những năm qua nhờ vào ứng dụng tiềm năng trong hệ thống xử lý tín hiệu quang và mạng chuyển mạch quang. Tại các nút mạng trên chip, các bộ logic quang đƣợc sử dụng để thực hiện định tuyến và tách nhãn gói tin quang. Các ứng dụng tiềm năng bao gồm bộ cộng, bộ trừ, bộ nhận dạng nhãn, bộ kiểm tra chẵn lẻ và hệ thống mã hóa.
Nhu cầu triển khai cổng logic toàn quang có kích thước nhỏ, tiêu thụ điện năng thấp và tốc độ cao trong các mạng toàn quang đang ngày càng tăng.
Yêu cầu này có thể đƣợc đáp ứng thông qua các mạch tích hợp quang tử, đặc biệt là quang tử silic. Gần đây, Anagha và đồng nghiệp đã thực hiện khảo sát
56
và đánh giá ƣu nhƣợc điểm của các kỹ thuật thực hiện cổng logic trong miền quang [142].
Nghiên cứu này tổng hợp nhiều cách tiếp cận khác nhau trong việc triển khai cổng logic quang, bao gồm logic quang phi tuyến [24, 143], giao thoa kế Mach-Zehnder với bộ dịch pha phi tuyến, khuếch đại quang bán dẫn (SOAs) [144, 145], hệ thống cơ điện tử (MEMS) [146, 147], tinh thể quang tử dựa trên MMI [27], ống dẫn sóng Bragg [148, 149], ống dẫn sóng plasmonic [150, 151], cấu trúc topo [152, 153], và ống dẫn sóng giao thoa đa mode [154, 155].
Gần đây, mạng nơ-ron quang, dựa vào hiệu ứng nhiễu xạ trên chip, cũng đã đƣợc áp dụng để thực hiện các cổng logic quang [35, 156]. Mặc dù mạng nơ- ron có khả năng nhận diện nhiều cổng logic khác nhau, nhƣng cấu trúc và thực thi vẫn phức tạp, và việc thực hiện hàm kích hoạt phi tuyến vẫn cần phải chuyển sang miền điện hoặc sử dụng cấu trúc phi tuyến trong miền quang.
Sự gia tăng nhanh chóng trong lưu lượng truyền thông đã tạo ra nhu cầu bức thiết về băng thông rộng và tốc độ tính toán cao. Việc xử lý tín hiệu quang bằng các linh kiện toàn quang không chỉ vƣợt qua hạn chế về tốc độ của linh kiện điện tử mà còn tăng khả năng truyền dữ liệu và giảm tiêu thụ năng lượng nhờ loại bỏ bước chuyển đổi quang-điện. Các linh kiện quang rất phù hợp cho việc xử lý và tính toán tốc độ cao trong truyền thông quang, với các cổng logic đóng vai trò then chốt trong việc thực hiện các chức năng logic phức tạp [157].
Các cổng logic dựa trên nền tảng quang tử có thể đƣợc xây dựng dựa trên ba tiêu chí chính [26, 138]: cấu trúc can thiệp, cấu trúc phi tuyến và cấu trúc tự định hướng.
Cấu trúc phi tuyến sử dụng vật liệu phi tuyến chèn vào trong cấu trúc photonic crystal (PhC), yêu cầu năng lƣợng cao và thời gian phản hồi thấp cho hoạt động logic. Ngược lại, linh kiện tự định hướng hoạt động bằng cách
57
sử dụng chùm tia phản xạ và truyền qua, mặc dù có kích thước lớn nhưng vẫn cho phép thực hiện các chức năng logic hiệu quả.
Bằng cách tạo ra khoảng trống băng tần quang (PBG) trong môi trường điện môi điều chỉnh chu kỳ, hạn chế và kiểm soát sự truyền dẫn ánh sáng, mở ra cơ hội cho các ứng dụng quang tiên tiến.
Với sự phát triển liên tục của công nghệ tính toán, nhu cầu về băng thông cao hơn đặt ra yêu cầu đối với các hệ thống xử lý tín hiệu có tốc độ nhanh và tiêu thụ điện năng thấp. Trong điện tử truyền thống, nhƣợc điểm chính là tốc độ xử lý tín hiệu bị hạn chế, cùng với mức tiêu thụ điện năng cao, do khoảng tương tác của electron ngắn hơn nhiều so với photon.
Xử lý tín hiệu quang toàn phần nổi lên nhƣ một giải pháp khả thi, loại bỏ nhu cầu chuyển đổi quang-điện và do đó tăng tốc độ hệ thống cũng nhƣ giảm thiểu tiêu thụ năng lƣợng. Để phát triển máy tính quang, cần thiết phải có các linh kiện linh hoạt cho xử lý tín hiệu quang toàn phần, trong đó cổng logic quang toàn phần đóng vai trò thiết yếu, giúp giải quyết các vấn đề về giới hạn tốc độ và tiết kiệm năng lƣợng.
Cổng logic toàn quang (AO-LGs) đóng vai trò quan trọng trong sự phát triển của mạng quang và tính toán quang trong tương lai, thay thế các mạch tích hợp điện tử truyền thống. Để hình thành một mạng quang hoàn chỉnh, tất cả các hoạt động nhƣ sinh tín hiệu, xử lý, mã hóa, điều chế, truyền dẫn, giải điều chế, giải mã và lọc đều phải đƣợc thực hiện hoàn toàn bằng quang.
Việc này yêu cầu chuyển đổi các linh kiện điện tử hiện có sang công nghệ quang, bao gồm cổng logic toàn quang, các mạch tuần tự và tổ hợp quang, cùng bộ xử lý quang. Thiết kế AO-LGs là yếu tố tiên quyết cho sự phát triển của các mạch quang này, với nhiều khía cạnh quan trọng cần xem xét. Các yêu cầu thiết kế cho AO-LGs trong mạch tích hợp quang (OICs) bao gồm tỷ lệ phân biệt cao, thời gian phản hồi nhanh, kích thước nhỏ và mức tiêu thụ điện năng thấp, nhằm tối ƣu hóa hiệu suất trong các ứng dụng quang.
58
Việc áp dụng cấu trúc phi tuyến cần vật liệu phi tuyến và công suất cao để kích thích hiệu ứng này, gây khó khăn trong việc tích hợp mạch logic quy mô lớn. Hơn nữa, các vật liệu này không tương thích với nền tảng bán dẫn silic, hạn chế khả năng tích hợp trên chip cho các nút quang trên bo mạch. Những phương pháp này không chỉ đòi hỏi công suất lớn mà còn có quy trình chế tạo phức tạp, làm cho việc phát triển chip quang trong tương lai trở nên khó khăn.
Trong những năm qua, lý thuyết chung về xử lý tín hiệu quang dựa trên các phần tử MMI đã đƣợc phát triển thành công. Các cấu trúc MMI 2x2, 3x3 và 5x5 đã đƣợc đề xuất để triển khai các cổng logic quang nhƣ NAND, OR, AND, NOT, XNOR và NOR.
Cổng logic quang dựa trên MMI nổi bật nhờ dung sai chế tạo cao, băng thông lớn, không yêu cầu hiệu ứng phi tuyến, và khả năng tích hợp tốt. Chúng có thể đƣợc thiết kế và chế tạo trên cùng một đế bán dẫn với các linh kiện khác nhờ hiệu ứng giao thoa đa mode trong ống dẫn sóng đa mode.
Bảng 2.1 So sánh kỹ thuật tạo cổng logic XOR dùng hiệu ứng phi tuyến
Thông số Hiệu ứng Kerr (Sợi)
XpoIM (SOA)
FWM (SOA)
XGM (SOA)
TOAD
(SOA) UNI MZI Tỷ lệ mở
rộng10dB/s 10 10 20 11 11 8 13-15.5
Tốc độ báo
cáo (Gbit/s) 100 5,10 và 20
2.5, 10
và 20 5, 10 10 20, 40 10, 20 và 40 Công suất
chuyển mạch Cao Vừa phải Vừa phải Cao Vừa
phải Thấp Thấp
Số lƣợng SOA 0 1 1 1 hoặc 2 1 1 2
Phụ thuộc
mẫu bit Rất thấp Cao Thấp Thấp Vừa
phải Thấp Thấp Độ nhạy
phân cực Không Có Có Hạn chế Có Có Hạn chế
Tiềm năng
tích hợp - + + + - - +
59
Cổng logic quang đang trở thành tâm điểm chú ý nhờ khả năng ứng dụng trong mạng quang, đặc biệt trong việc đổi và nhận dạng nhãn quang.
Chúng đƣợc tích hợp trong kiến trúc đổi nhãn và xử lý thời gian sống của gói quang, mang lại nhiều lợi ích so với router điện truyền thống, bao gồm lưu lƣợng cao, tiêu thụ điện năng thấp và hiệu suất băng thông tối ƣu.