CHƯƠNG 3. NHẬN DẠNG NHÃN BPSK, QPSK TRONG HỆ THỐNG THÔNG
3.3 Thiết kế bộ nhận dạng nhãn quang QPSK
3.3.1 Nguyên tắc hoạt động
Nghiên cứu này giới thiệu mạch quang dựa trên cấu trúc đa mode MMI để nhận dạng các nhãn QPSK. Các mạch đề xuất sử dụng các MMI nối tiếp có kích thước 1x2, 4x4 và 2x2. Hiệu năng của các linh kiện được phân tích một cách chặt chẽ và xác nhận bằng cách sử dụng phương pháp BPM và EME. Thiết kế dựa trên nền tảng SOI, phù hợp với công nghệ CMOS hiện tại.
Thiết kế mới đề xuất mang lại các ưu điểm như tổn thất thấp, kích thước nhỏ gọn, băng thông cao và dung sai sản xuất lớn so với nghiên cứu gần đây đƣợc công bố trong nghiên cứu trước dựa trên các kết nối bộ ghép nối dạng X (X- junction). Dung sai sản xuất cho độ dài MMI là ±100 nm và băng thông khoảng 15nm.
Trong những tiến bộ gần đây, các mạch dạng dẫn sóng kết hợp với các lưới dẫn sóng được sắp xếp (AWG) được nghiên cứu, cho phép xử lý nhiều nhãn với một linh kiện duy nhất. Trong cấu hình này, Luận án giới thiệu một xung nhận dạng được định hướng đến một cổng đầu ra đích tương ứng với mã của nhãn. Tính linh hoạt của phương pháp cho phép tăng số lượng mã biểu diễn bằng cách tích hợp QPSK. Các mạch quang trước đây được thiết kế để phát hiện tín hiệu QPSK đƣợc khám phá trong ngữ cảnh của các hệ thống thu cho các hệ thống liên lạc [5]. Tuy nhiên, việc đƣa vào các hệ thống định tuyến nhãn QPSK đòi hỏi các kỹ thuật xử lý quang cụ thể.
Mục tiêu của Luận án là đề xuất một mạch quang dạng dẫn sóng có khả năng nhận dạng nhãn QPSK. Giải pháp của Luận án sử dụng định tuyến tự động của một xung nhận dạng. Ban đầu, Luận án mô tả một mô-đun mạch quang dành riêng cho việc nhận dạng pha quang của tín hiệu đầu vào QPSK [167-169]. Mô-đun này có thể nhận dạng thành công một xung bit QPSK. Đối với các mã QPSK bao gồm nhiều bit, quá trình nhận dạng đƣợc mở rộng bằng
101
cách kết nối các mô-đun cơ bản trong một cấu trúc cây thông qua một mạch điều chỉnh pha. Giả sử các nhãn mã QPSK trải qua xử lý trước để chuyển đổi từ chuỗi thành song song. Các xung song song đƣợc tách rời sau đó đƣợc xử lý bằng mạch nhận dạng đề xuất. Mạch đƣợc thiết kế cho các nhãn QPSK n- bit có cổng đầu vào và đầu ra, với một cổng đầu vào bổ sung dành riêng cho bit nhận dạng. Ví dụ, một nhãn của mã hai bit sẽ bao gồm ba cổng đầu vào và 16 cổng đầu ra. Để xác nhận khả năng xử lý của mô-đun cơ bản, các mô phỏng phương pháp truyền bước sóng hạn chế (FD-BPM) được thực hiện.
Ban đầu, Luận án xem xét trường hợp của các mã hai bit. Mạch nhận dạng nhãn cho các mã hai bit bao gồm một kết nối hai giai đoạn của các mô- đun mạch nhận dạng pha tuần hoàn (QPRC) đƣợc sắp xếp theo cấu trúc cây, nhƣ miêu tả trong Hình 3.9 Xung bit ID và xung bit đầu tiên của mã đƣợc đƣa vào các cổng đầu vào 1 và 2, tương ứng. Bốn đầu ra từ QPRC được định hướng đến cổng đầu vào 1 của các mô-đun QPRC giai đoạn thứ hai. Xung bit thứ hai của mã trải qua bốn lần khuếch đại trước khi được chia thành bốn xung, sau đó đƣợc đƣa vào các cổng đầu vào 2 của bốn mô-đun QPRC. Cấu hình này cho phép nhận dạng các mã hai bit thông qua một phương pháp xử lý hai giai đoạn có hệ thống.
(a) (b)
Hình 3.9 Nguyên tắc nhận dạng nhãn QPSK
Cổng ra Chuỗi
xung nhãn
Cổng vào
Bộ chuyển
đổi Nối tiếp- Song song
Mạch nhận dạng nhãn Các mã
102
Quá trình xử lý bắt đầu với xung bit ID và xung bit đầu tiên của mã đi vào các cổng đầu vào 1 và 2, tương ứng. Mạch QPRC sau đó được định hướng vào cổng đầu vào 1 của các mô-đun QPRC giai đoạn thứ hai. Xung bit thứ hai của mã trải qua bốn lần khuếch đại trước khi được chia thành bốn xung, sau đó đƣợc đƣa vào các cổng đầu vào 2 của bốn mô-đun QPRC. Để đảm bảo việc xử lý nhất quán trong các mô-đun QPRC giai đoạn thứ hai, pha của tín hiệu đầu ra từ mô-đun QPRC giai đoạn thứ nhất đƣợc sao chép. Các bộ ghép MMIs đƣợc kết hợp nhằm mục đích phân biệt pha của sóng đầu vào theo định dạng QPSK.
Hình 3.10 Nhận dạng nhãn QPSK bằng cách nối các QPRC
Bằng cách triển khai kết nối liên tục của các bộ ghép MMI, hệ thống có thể hiệu quả xác định địa chỉ hai bit. Mối quan hệ giữa các trường đầu vào và đầu ra trong cấu hình liên tục này là một khía cạnh quan trọng của hoạt động.
Cường độ phức của các tín hiệu đầu ra tại các cổng đầu ra có thể được biểu diễn bằng:
Cổng ra 1 Cổng ra 2
Cổng ra 16 Xung bit
đầu tiên Xung bit ID Xung bit thứ 2
103 (
out out out out )
(
( ) ( ) ( ) ( ) ( )
( ) )
( in
in )