CHƯƠNG 3. NHẬN DẠNG NHÃN BPSK, QPSK TRONG HỆ THỐNG THÔNG
3.1 Tổng quan nghiên cứu
3.1.1 Vấn đề nhận dạng mã nhị phân dạng BPSK, QPSK
Trong lĩnh vực mạng truyền thông siêu tốc, ứng dụng xử lý quang cho chuyển mạch và định tuyến đang nhận đƣợc sự quan tâm lớn. Bên cạnh khả năng chuyển mạch mà không phụ thuộc vào định dạng điều chế, xử lý quang còn hấp dẫn nhờ mức tiêu thụ công suất thấp, một đặc tính thu hút nhiều chú ý trong thập kỷ qua. Nghiên cứu về mạng và kết nối trung tâm dữ liệu tốc độ cao đã thúc đẩy các nghiên cứu chuyên sâu về kiểm soát chất lƣợng dịch vụ (QoS) cao, dẫn đến việc phát triển kiến trúc quang nhƣ một giải pháp triển vọng [159].
Trong lĩnh vực của các mạng quang, các mạng chuyển mạch nhãn quang nổi lên nhƣ những giải pháp thực tế. Các mạng này tận dụng nhãn quang để đơn giản hóa quá trình định tuyến, mang lại lợi ích về tiêu thụ công suất thấp trên toàn bộ mạng [160]. Các nút chuyển mạch nhãn trong các mạng này đòi hỏi nhiều chức năng xử lý tín hiệu quang, bao gồm trích xuất nhãn, nhận dạng và đổi nhãn. Nhiều nghiên cứu khám phá các phương pháp biểu diễn nhãn cả trong miền thời gian và phổ, cũng nhƣ việc nhận dạng nhãn sử dụng các công nghệ quang [160].
Trong các hệ thống nhận dạng nhãn, các linh kiện dẫn sóng quang tích hợp không yêu cầu nguồn năng lƣợng bên ngoài, chứng minh đóng vai trò quan trọng trong việc tận dụng sự giao thoa giữa các sóng dẫn quang. Những linh kiện này có khả năng xử lý đồng thời nhiều nhãn [172]. Nghiên cứu trước
85
đây nghiên cứu về các linh kiện dẫn sóng quang đƣợc thiết kế để nhận dạng các mã quang ở BPSK và QPSK. Phương pháp tự định tuyến được sử dụng kết hợp với một xung tham chiếu bằng nhãn mã hóa và kiến trúc linh kiện bao gồm các kết nối X-junction không đối xứng đƣợc sắp xếp theo cấu trúc cây. Cấu hình này có lợi thế cho phép xác định sự chênh lệch pha quang của π với một kết nối X- junction không đối xứng duy nhất [83, 161]. Tuy nhiên, kết nối X-junction yêu cầu công nghệ chế tạo rất cao đạt đƣợc các hệ số kết nối mong muốn. Ngoài ra, băng thông của bộ kết nối thấp so với linh kiện dựa trên các cấu trúc MMIs.
Tuy nhiên, các cấu trúc logic quang sử dụng MMI trước đây phù hợp với tín hiệu OOK (On Off Keying), chƣa phù hợp với tín hiệu điều chế pha và đa mức nhƣ BPSK, trong mạng quang. Một đóng góp khác đến từ đề xuất của Luận án về một hệ thống nhận dạng nhãn toàn quang, tiết kiệm năng lƣợng trong quá trình nhận dạng tất cả các mã nhị phân ở dạng BPSK. Hệ thống nhận dạng nhãn này bao gồm một kết nối theo cấu trúc cây của các thành phần dẫn sóng thụ động, đƣợc gọi là một kết nối X-junction không đối xứng và cổng thời gian. Mạch tích hợp quang này bao gồm các kết nối X-junction, kết nối Y-junction và kết nối hướng 3-dB. Nghiên cứu đề xuất một cấu trúc nhận dạng nhãn mới cho nhãn đƣợc mã hóa theo BPSK. Chức năng của việc nhận dạng nhãn, đƣợc thực hiện thông qua mạch tích hợp quang, đƣợc xác nhận bằng phương pháp truyền dẫn bằng sóng với sai số hạn chế (BPM) và EME. Phương pháp này cho phép hiểu rõ và xác nhận toàn diện về hoạt động của việc nhận dạng nhãn trong các mạch đƣợc đề xuất.
Kết quả là, Luận án nghiên cứu phương pháp nhận dạng bằng cách sử dụng hiệu ứng giao thoa dọc theo các mạch dẫn sóng thụ động để nhận dạng nhãn BPSK, QPSK. Luận án kiểm tra hoạt động của phương pháp đề xuất bằng tính toán lý thuyết và phương pháp mô phỏng số.
86 3.1.2 Vấn đề mạng nơ-ron quang
Phép nhân chập là cốt lõi của mạng nơ-ron nhân chập (CNN - Convolutional Neural Network). Gần đây, mạch tích hợp quang (PIC - Photonic Integrated Circuit) nổi lên nhƣ một công cụ hứa hẹn để tăng tốc phép nhân chập trong miền quang, nhằm khắc phục các hạn chế trong miền điện. Một bộ tăng tốc phép nhân ma trận quang đƣợc kỳ vọng có tốc độ xử lý cao và hiệu quả năng lƣợng vƣợt trội so với bộ điện tử. Năm 2017, một bộ xử lý quang tuyến tính nhất quán lần đầu tiên đƣợc đề xuất để thực hiện tăng tốc phép nhân ma trận trong học sâu và đã đạt 2.359 trích dẫn. Điều này dự báo rằng việc thực hiện AI trong tương lai có thể sẽ dịch chuyển sang miền quang thay vì miền điện.
Học sâu có ứng dụng rộng rãi trong nhiều lĩnh vực khoa học và công nghiệp, với phép nhân ma trận là cốt lõi của các thuật toán học sâu. Tuy nhiên, hệ thống điện tử hiện tại gặp giới hạn do hạn chế của đơn vị xử lý trung tâm (CPU) đa năng. Trong thực tế, các đơn vị xử lý đồ họa (GPU) và mạch tích hợp chuyên dụng (ASIC) đã đƣợc sử dụng để tăng tốc độ tính toán. Gần đây, mạch tích hợp quang (PIC) nổi lên nhƣ một công cụ đầy hứa hẹn để tăng tốc phép nhân ma trận. Các linh kiện dựa trên photon tiêu tốn ít năng lƣợng hơn và có băng thông cao hơn so với các linh kiện điện tử. Do đó, thiết kế thiết bị xử lý quang tối ƣu, với tốc độ xử lý cao và hiệu quả năng lƣợng vƣợt trội so với các linh kiện điện tử, trở thành một yêu cầu cấp bách.
Vào năm 2017, một bộ xử lý quang tuyến tính nhất quán lần đầu tiên đƣợc đề xuất để thực hiện bộ tăng tốc phép nhân ma trận trong học sâu [94].
Từ đó, một số công trình đƣợc trình bày chứng minh các chip quy mô lớn hoặc cải thiện hiệu năng linh kiện. Trong các phương án được đề xuất, một ma trận trọng số trong mạng nơ-ron đƣợc phân tách thành sản phẩm của hai ma trận đơn vị và một ma trận chéo thông qua phân rã giá trị đơn lẻ (Singular Value Decomposition - SVD). Hai ma trận đơn vị sau đó đƣợc thực hiện bởi
87
hai bộ chuyển hướng đa cổng đơn vị phổ quát, bao gồm một mạng các bộ chuyển hướng Mach-Zehnder (MZIs) có thể điều chỉnh. Tuy nhiên, SVD mất nhiều thời gian và do đó, việc tăng tốc phép nhân ma trận chỉ khả thi cho các ma trận được phân tách trước.
Ngoài ra, chúng yêu cầu một lượng lớn bộ nhớ bên ngoài lưu trữ tất cả các kết quả phân tách, đặc biệt là đối với các mạng nơ-ron học sâu có hàng tỷ tham số. Một phương án nhất quán khác sử dụng một lưới quang cho phép nhân ma trận cũng đƣợc chứng minh gần đây [130]. Các bộ tăng tốc phép nhân ma trận quang không nhất quán dựa trên phân chia bước sóng WDM cũng đƣợc đề xuất và chứng minh [130]. Các linh kiện này sử dụng các bộ cộng hưởng microring (Micro-Ring Resonators - MRRs) điều chỉnh để điều chế và ghép kênh các tín hiệu quang ở các bước sóng khác nhau và nối kết chúng một cách linh hoạt với các bộ cảm biến ánh sáng (PD). Tuy nhiên, việc kiểm soát đồng thời hàng trăm MRRs là một thách thức kỹ thuật lớn do độ nhạy MRRs [4].
Do đó, các linh kiện dựa trên MRR hỗ trợ kích thước ma trận lớn là khó khăn. Phép nhân ma trận chiếm ƣu thế trong các phép tính học sâu do xử lý theo lô [5]. Trong bối cảnh này, nhiều vector đầu vào đƣợc nhóm lại thành một ma trận và nhân với ma trận trọng số. Linh kiện phép nhân ma trận có thể xử lý nhiều vector cùng lúc trong một chu kỳ mà không cần thêm các bộ điều chế cho ma trận trọng số. Tuy nhiên, một cải tiến đáng kể trong mạng nơ-ron quang (ONNs) cần đƣợc đạt đƣợc để hoàn thành các ứng dụng trí tuệ nhân tạo (AI) tiên tiến. Trong nội dung cơ sở, ONNs chủ yếu đƣợc chứng minh với các nhiệm vụ phân loại trên CSDL của Viện Tiêu chuẩn và Công nghệ Quốc gia (Modified National Institue of Standard and Technology Database – MNIST) vì sự đơn giản của chúng đối với việc xác nhận ban đầu. Các hình thức quan trọng khác của học sâu và các nhiệm vụ hồi quy, nhƣ tái tạo hình ảnh, chơi
88
game máy và thiết kế nano cấu trúc, chƣa đƣợc nghiên cứu. Các nhiệm vụ hồi quy yêu cầu mạng nơ-ron phải xuất ra các giá trị liên tục thay vì các danh mục rời rạc. Việc thực hiện các phép tính trong toàn bộ miền giá trị thực với độ chính xác số học cao là yêu cầu cơ bản cho hồi quy, điều này vẫn còn là thách thức đối với các chip ONN hiện tại. Đầu tiên, đối với kiến trúc ONN không nhất quán, các giá trị đầu vào được biểu diễn bởi cường độ quang không âm, gây ra sự không đầy đủ của miền số học. Ngƣợc lại, kiến trúc ONN nhất quán sử dụng trường quang biểu diễn đầu vào có giá trị thực và tạo ra đầu ra có giá trị thực, cho khả năng tính toán trong miền giá trị phức. Tuy nhiên, kích thước các chip ONN hiện tại nhỏ hơn nhiều so với mạng nơ-ron hồi quy và độ phức tạp của việc hiệu chuẩn chip cho ONN nhất quán làm tăng khó khăn trong việc đạt độ chính xác số học cao. Do đó, học sâu hồi quy chất lƣợng cao vẫn còn là một thách thức trong lĩnh vực ONN.
Chương 3 đề xuất cấu trúc mạng nơ-ron trong lĩnh vực quang, mạng nơ- ron toàn quang có thể mang lại lợi ích về tốc độ cao, thuật toán học sâu tiết kiệm năng lƣợng, băng thông lớn và tính toán song song cao [162, 163]. Mạng nơ-ron quang đƣợc đề xuất trong cơ sở lí thuyết ban đầu, nhƣng các cấu trúc bị hạn chế do yêu cầu về độ phức tạp phần cứng do phải dựa vào hiệu ứng phi tuyến, tiêu thụ công suất cao, dùng sợi quang, không có khả năng tích hợp.
Trong chương 3, Luận án trình bày một bộ xử lý tích chập quang mới dựa trên phép nhân ma trận đồng bộ (coherent) sử dụng cấu trúc giao thoa đa mode (MMI) với các ưu điểm đặc biệt như kích thước nhỏ, suy hao thấp, dễ chế tạo, dung sai lớn và băng thông cao. Cấu trúc này phù hợp cho các nhiệm vụ học sâu phức tạp. Ngoài ra, sử dụng cấu trúc MMI có thể mang lại lợi ích băng thông cao, dung sai chế tạo lớn, tính toán chính xác và mất mát thấp.
Ống dẫn sóng silic được sử dụng cho dẫn sóng quang, vì vậy nó tương thích với công nghệ CMOS hiện tại. Cấu trúc có thể đƣợc sử dụng để xây dựng
89
mạng nơ-ron giá trị thực thay vì chỉ mạng giá trị. Cấu trúc Luận án đƣợc xác minh bằng cách sử dụng các mô phỏng số dựa trên phương pháp miền thời gian sai phân hữu hạn FDTD (Finite-Difference Time-Domain). Cấu trúc mạng nơ-ron quang mới đƣợc ứng dụng để nhận dạng nhãn BPSK trong mạng thông tin toàn quang được đề xuất trong Chương 3 của Luận án. Luận án đề xuất một phương pháp mới để thực hiện một bộ xử lý quang trên chip cho các thuật toán phép nhân ma trận dựa trên cấu trúc MMI, phù hợp với các nhiệm vụ học sâu phức tạp.