Khối ngẫu nhiên hoá

Một phần của tài liệu THIẾT KẾ HỆ THỐNG MIMOOFDM SDM TRÊN NỀN FPGA (Trang 88 - 98)

6

Như đã biết, nhiệm vụ khối Ngẫu nhiên hoá nhằm giúp tín hiệu tránh xuất hiện quá nhiều bit 0 hoặc 1 quá nhiều khiến việc phân bố công suất khi điều chế số không đồng đều, và khó đồng bộ. Tại Hình 6.1 trên, là dữ liệu trước khi qua khối ngẫu nhiên hoá, ta thấy tần suất bit 0 và bit 1 xuất hiện liên tục nhiều, tuy nhiên sâu khi qua khối ngẫu nhiên hoá, tần suất này đã giảm lại đáng kể, hình bên dưới.

6.1. Khối mã hoá kênh

Dữ liệu đi vào khối mã hoá kênh là luồng đơn (bit 0/1) trong hình (a), sau khi qua khối mã hoá nhân chập với tỉ lệ mã ½, dữ liệu ngõ ra là luồng kép trong hình (b) và (c), luồng kép này tiếp tục qua khối đan xen khối, như vậy dữ liệu trong hình (c) và (d) chính là dữ liệu cuối cùng sau khi được xử lý

Hình 6.2: Kết quả dữ liệu tại khối mã hoá kênh

Hình 6.3, cho ta thấy hiệu quả của khối đan xen, đối với hình trên là dữ liệu trước khi qua khối đan xen, lỗi chùm xuất hiện với số lượng lớn, với lỗi chùm này, khối giải mã nhân chập sẽ làm việc không hiệu quả, tuy nhiên, dữ liệu sau khi qua khối đan xen (hình dưới) ta thấy lỗi chùm đã được chuyển thành lỗi rời rạc nhằm tăng khả năng sửa lỗi cho hệ thống.

Hình 6.3: Hiệu quả của khối đan xen khối.

6.2. Khối điều chế và giải điều chế số.

Hình 6.4: Kết quả dữ liệu khối điều chế số 16QAM

(a) Dữ liệu ngõ vào (4 bit) (b) dữ liệu sau khi điều chế 16QAM (trục I và Q)

6.3. Khối phân tập an-ten

Hình 6.5 (a) là dữ liệu ngõ vào với thời gian 1 đơn vị dữ liệu là gọi T, hình (b) và (c) là dữ liệu sau khi phân tập cho an-ten 1 và an-ten 2 với thời gian cho 1 đơn vị dữ liệu là 2T.

Hình 6.5: Kết quả dữ liệu khối phân tập an-ten

6.4. Ghép symbol OFDM

Hình 6.6: Kết quả dữ liệu khối ghép Symbol OFDM

Hình 6.6 cho ta thấy kết quả của khối chèn 45 zero và 31 pilot vào dữ liệu. Dữ liệu ngõ ra của khối Ghép symbol OFDM tiếp tục được cho qua khối IFFT như Hình 6.7 và khối chèn khoản bảo vệ ở hình 5.11.

Hình 6.7: Kết quả dữ liệu sau khi qua khối IFFT

Hình 6.8: Kết quả dữ liệu khi xử lý thêm khoảng bảo vệ

6.5. Khối tạo nhiễu:

Trong hình bên dưới, hình thứ nhất và thứ 3 là nhiễu AWGN, hình thứ 2 và 4 là tín hiệu sau khi đã cộng nhiễu

Hình 6.9: Kết quả dữ liệu khi cộng nhiễu AWGN

6.6. Khối ước lượng kênh.

Dựa vào dữ liệu từ các vị trí pilot (b), hệ bộ ước lượng kênh có thể tính được hệ số kênh truyền (c) tại thời điểm xác định (Hình 6.10)

6.7. Khối giải mã MMSE

Dựa vào hệ số kênh truyền nhận được, khối MMSE Decoder đã có thể khôi phục lại dữ liệu như ban đầu, trong khối này có tích hợp sẵn bộ giải phân tập, nên ngõ ra là dữ liệu của 2 luồng. (Hình 6.11)

Hình 6.11: Kết quả khối giải mã MMSE

6.8. Tỉ lệ lỗi của hệ thống với nhiễu AWGN:

Nhìn vào kết quả tại Hình 6.12 đề tài đã chứng minh được kết quả khi thực hiện trên ngôn ngữ phần cứng hoàn toàn phù hợp với kết quả thực hiện trên mô hình mô phỏng bằng Matlab Simulink (chương 3). Hệ thống MIMO-OFDM SDM mà đề tài thực hiện, nếu có sử dụng Channel Coding sẽ không còn lỗi đối với nhiễu AWGN có SNR trên 20 dB.

6.9. Tài nguyên phần cứng của hệ thống.

Sau khi sử dụng chương trìng Synplify của hang Synopsys để tổng hợp, các tài nguyên phần cứng mà hệ thống MIMO-OFDM SDM sử dụng được chỉ ra tại Bảng 6.1. Tổng tài nguyên chiếm dụng nếu sử dụng Board Statix IV (EP4S100G5F 45C2ES1) không vượt quá khả năng của Board, như vậy, hệ thống hoàn toàn có thể thực hiện trên thực tế nếu có board phù hợp.

Bảng 6.1: Tài nguyên phần cứng của hệ thống MIMO-OFDM SDM trên board Statix V

Tên khối ALUTs Register Tối đa: 424960 ALMs Tối đa: 212480 Memory Tối đa: 1280 (M9Ks) DS block Tối đa: 128 Điều khiển Controller 334 319 (0%) 213 (0%) 11 (0%) 0 Phía phát Data TX 80 158 (0%) 81 (0%) 0 0 Randomizer 14 42 (0%) 24 (0%) 0 0 Channel Coding 1152 1122 (0%) 768 (0%) 80 (6%) 0 Modulation 58 44 (0%) 51 (0%) 0 0 De-MUX 6 256 (0%) 132 (0%) 0 0 Symbol OFDM 9928 12898 (3%) 9523 (4%) 57 (4%) 9 (7.03%) Kênh truyền Channel 360 291 (0%) 326 (0%) 0 3 (2,34%) Phía thu OFDM Data 9916 12576 (2%) 9406 (4%) 49 (3%) 9 (7.03%) Estimation 3678 7312 (1%) 5918(2%) 12 (0%) 2 (1,56%) SDM Decoder 48087 258 (0%) 25372 (11%) 0 20 (15.63%) De-Modulation 32 44 (0%) 39 (0%) 0 0 Channel De-Coder 8132 4356 (1%) 4645 (2%) 125 (9%) 0 De-Randomizer 14 42 (0%) 24 (0%) 0 0 Tổng cộng 81791 39718 (9,31%) 56522 (26,6%) 334 (26,09%) 43 (33,59%)

7 CHƯƠNG 6: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN

Đây là chương tổng kết các kết quả của đề tài và đánh giá các kết quả đã đạt được. Đồng thời, chương này trình bày các hướng nghiên cứu để phát triển đề tài.

7.1. Kết luận

Đề tài đã hoàn thành được mục tiêu đề ra ban đầu là nghiên cứu và thiết kế một hệ thống MIMO-OFDM SDM bằng phần mềm Synopsys trên nền Matlab Simulink.

Hệ thống MIMO-OFDM SDM hoàn chỉnh của đề tài gồm các khối randomizer – de-randomizer, mã hoá chập - giải mã bằng thuật toán Viterbi kết hợp đan xen và giải đan xen khối, ánh xạ chòm sao bằng phương pháp 16 QAM, khối tạo và tách symbol OFDM, khối tạo tín hiệu OFDM bằng phép biến đổi IFFT, khối thêm và bỏ cyclic prefix, khối phân tập và giải phân tập an-ten, khối ước lượng kênh truyền và khối giải mã SDM sử dụng cả 2 phương pháp MMSE và Zero- Forcing.

Hệ thống OFDM hoàn chỉnh có thể đạt được tốc độ 70 Mbps nếu áp dụng tại kênh truyền SUI1 và 400 Mbps nếu áp dụng kênh truyền TGn-B, convolutional code ½ kết hợp đan xen khối, sử dụng 16-QAM, phép FFT/IFFT 256 điểm, cyclic prefix là ¼. Với các tham số trên, thời gian trễ từ bên truyền đến bên nhận là 8331 xung clock. Thời gian trễ này phần lớn tập trung ở phép biến đổi IFFT/FFT, bộ giải mã viterbi và bộ đan xen/giải đan xen khối. Linh kiện được lựa chọn để sử dụng lấy thông số cho việc biên dịch là FPGA Stratix IV với tài nguyên sử dụng: ALMs 56522 (26,6%), Memory 334 (26,09%) và 43 khối DSP (33,59%). Điều này cho thấy khả năng ứng dụng các linh kiện khả trình trong nghiên cứu và thử nghiệm các hệ thống truyền thông ở dải gốc.

Kết quả kiểm tra rất phù hợp với hệ thống theo lý thuyết được thiết kế trên Matlab Simulink.

Đề tài có nhiều đóng góp trong việc chuyển các cơ sở lý thuyết thành các thiết kế trên phần cứng cho một hệ thống MIMO-OFDM SDM hoàn chỉnh trên phần cứng. Khi thiết kế trên phần cứng, ngoài yêu cầu về thuật toán còn cóyêu cầu về kiểm soát và quản lý dữ liệu giữa các khối có độ phức tạp cao. Việc thiết kế trên phần cứng nhằm mở ra khả năng nghiên cứu các hệ thống truyền dẫn số tiên tiến trên phần cứng. Các nghiên cứu về lĩnh vực thiết kế các hệ thống truyền dẫn số trên phần cứng sẽ góp phần vào sự phát triển lĩnh vực thiết kế SoC hoặc SoPC còn mới mẻ tại Việt Nam. Đây cũng là cơ sở để hướng đến thiết kế vi mạch tích hợp cho viễn thông. Tuy nhiên, do lĩnh vực nghiên cứu của đài tài khá rộng, nên đề tài chưa thể đề nghị ra các thuật toán cải tiến hệ thống dù đây không phải là yêu cầu chính đặt ra.

7.2. Hướng phát triển

Mục đích cuối cùng mà đề tài mong muốn đạt được đó là thử nghiệm trên phần cứng, tuy nhiên vì lý do khách quan là không có thiết bị: board FPGA đủ mạnh, các thành phần RF và thiết bị đo,…nên đề tài chỉ dừng lại ở mức thiết kế bằng ngôn ngữ phần cứng và biên dịch hệ thống. Chính vì vậy mục tiêu đầu tiên sau khi báo cáo đề tài là tìm cách nạp lên mạch để kiểm chứng các kết quả đã đạt được.

Ngoài ra, như các đánh giá kết quả mô hình trên lý thuyết ở chương 3 và và thật tế ở chương 5, hiệu quả của bộ ước lượng kênh chưa thật sự hiệu quả do sử dụng phương pháp nội suy tuyến tính, vì vậy để nâng cao chất lượng hơn nữa, cần phải nâng cấp lên các phương pháp nội suy tiến bộ khác.

Về kỹ thuật mã hoá sửa sai, trong đề tài chỉ mới sử dụng mã hoá chập kết hợp đan xen khối, tuy nhiên vẫn tồn tại các trường hợp lỗi chùm khiến việc sửa lỗi không hiệu quả, do đó đề tài cũng đề nghị sẽ nâng cấp lên mã hoá Turbo để đạt hiệu quả tốt nhất

Đối với hệ thống OFDM nói riêng, 1 vấn đề lớn nhất đó là hiện tượng PAR (công suất đỉnh trên trung bình) lớn, làm dữ liệu tại đó sẽ bị sai hoàn toàn, nên đề tài cũng mong muốn áp dụng các kỹ thuật giảm hiện tượng này, ngày nay có rất

nhiều nghiên cứu về vấn đề này, nên hướng đi này là 1 hướng rất rộng nếu đề tài muốn phát triển tiếp.

Cuối cùng, hướng phát triển sớm nhất mà đề tài sẽ thực hiện đó là nâng cấp số lượng an-ten thu và phát để tăng tốc độ truyền cũng như nâng cấp hệ thống SDM bình thường lên hệ thống E-SDM để đạt chất lượng truyền tốt nhất.

Một phần của tài liệu THIẾT KẾ HỆ THỐNG MIMOOFDM SDM TRÊN NỀN FPGA (Trang 88 - 98)